KR20080088021A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080088021A
KR20080088021A KR1020070030332A KR20070030332A KR20080088021A KR 20080088021 A KR20080088021 A KR 20080088021A KR 1020070030332 A KR1020070030332 A KR 1020070030332A KR 20070030332 A KR20070030332 A KR 20070030332A KR 20080088021 A KR20080088021 A KR 20080088021A
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
crystal display
circuit
timing controller
Prior art date
Application number
KR1020070030332A
Other languages
English (en)
Other versions
KR100870498B1 (ko
Inventor
민웅기
최병진
송홍성
장수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070030332A priority Critical patent/KR100870498B1/ko
Priority to JP2007341171A priority patent/JP4750780B2/ja
Priority to US12/003,584 priority patent/US8289258B2/en
Priority to CN2007101606945A priority patent/CN101266762B/zh
Publication of KR20080088021A publication Critical patent/KR20080088021A/ko
Application granted granted Critical
Publication of KR100870498B1 publication Critical patent/KR100870498B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 콘트롤 인쇄회로보드(Printed Circuit Board ;이하 "PCB"라 함)를 시스템 보드(System Board)에 통합시켜 제조 비용을 절감하도록 한 액정표시장치에 관한 것이다.
이 액정표시장치는 제1 및 제2 데이터라인군을 포함하고 다수의 액정셀들이 매트릭스 형태로 배치된 액정표시패널; 상기 제1 및 제2 데이터라인군을 제어하기 위한 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러, 및 외부로부터 입력되는 영상 데이터를 상기 액정표시패널의 해상도에 맞게 변환하고 신호보간과 이미지처리를 실시하는 그래픽 처리회로가 실장된 시스템 보드; 상기 제1 데이터라인군에 공급될 데이터전압을 발생하는 제1 데이터 IC들을 포함한 제1 데이터 회로군; 상기 제1 데이터 회로군이 접속된 제1 소스 PCB; 상기 제2 데이터라인군에 공급될 데이터전압을 발생하는 제2 데이터 IC들을 포함한 제2 데이터 회로군; 상기 제2 데이터 회로군이 접속된 제2 소스 PCB; 및 상기 시스템 보드를 상기 제1 및 제2 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.
도 2는 싱글 소스 PCB를 가지는 액정표시장치를 나타내는 도면.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 4는 본 발명의 제1 실시예에 따른 타이밍 콘트롤러와 데이터 IC들의 접속 구조를 상세히 나타내는 도면.
도 5는 도 3 및 도 4에 도시된 타이밍 콘트롤러의 데이터 처리부를 상세히 나타내는 블록도.
도 6 및 도 7은 도 5에 도시된 데이터 변조부의 출력 예를 나타내는 파형도.
도 8은 도 4에 도시된 타이밍 콘트롤러와 데이터 IC들 사이의 신호 전송경로를 나타내는 도면.
도 9는 도 4에 도시된 데이터 IC를 상세히 나타내는 블록도.
도 10은 도 9에 도시된 감마보상전압 발생부를 상세히 나타내는 회로도.
도 11은 도 9에 도시된 DAC를 상세히 나타내는 회로도.
도 12는 본 발명의 제2 실시예에 따른 타이밍 콘트롤러와 데이터 IC들의 접속 구조를 상세히 나타내는 도면.
도 13은 도 12에 도시된 소스 COF에 형성된 더미 배선들과 액정표시패널의 기판 상에 형성된 LOG 배선들을 나타내는 평면도.
도 14는 도 12에 도시된 타이밍 콘트롤러와 데이터 IC들 사이의 신호 전송경로를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
30 : 액정표시패널 31 : 타이밍 콘트롤러
32 : 데이터 구동회로 33 : 게이트 구동회로
40 : 시스템 보드 41A, 41B : 소스 PCB
42 : 소스 COF 43A, 43B, 43C, 143 : FFC
45 : LOG 배선 61 : 2 포트 확장부
62 : 데이터 변조부 63 : 싱글 출력포트
91 : 쉬프트 레지스터 92 : 데이터 복원부
93, 94 : 래치 95 : 감마전압 발생부
96 : DAC 97: 차지쉐어회로
98 : 출력회로 101 : P-디코더
102 : N-디코더 103 : 멀티플렉서
본 발명은 액정표시장치에 관한 것으로, 특히 콘트롤 인쇄회로보드(Printed Circuit Board ;이하 "PCB"라 함)를 시스템 보드(System Board)에 통합시켜 제조 비용을 절감하도록 한 액정표시장치에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor 이하 "TFT"라 함)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'DL'은 데이터전압이 공급되는 데이터라인, 그리고 'GL'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.
액정표시장치는 최근의 텔레비젼이나 모니터가 대화면화되면서 소형뿐만 아니라 중대형 모델로 그 개발이 진행되고 있다. 이러한 액정표시장치는 도 2와 같이 시스템 보드(18), 콘트롤 PCB(20), 소스 PCB(22), 시스템 보드(18)와 콘트롤 PCB(20)에 연결된 와이어 케이블(19), 소스 PCB(22)와 콘트롤 PCB(20)에 연결된 케이블(21), 소스 PCB(22)와 액정표시패널(25)에 연결된 다수의 소스 COF(Chip on film : 24)를 구비한다.
시스템 보드(18)는 아날로그-디지털 변환기(Analog to Digital Convertor), 스케일러(Scaler), 신호보간회로(Signal Interpolation Circuit) 등을 포함하여 인 터페이스회로(Interface Circuit)를 통해 외부로부터 공급되는 데이터를 액정표시패널(30)의 해상도에 맞게 변환하고 해상도 변환에 따른 화질저하를 신호보간법으로 보상한다.
콘트롤 PCB(20)에는 제어회로와 데이터 전송회로 등이 실장된다. 이 콘트롤 PCB(20)는 와이어 케이블(19)을 통해 시스템 보드(18)로부터 공급되는 데이터를 소스 PCB(22)의 데이터 IC(23)에 공급함과 아울러 데이터 IC(23)의 동작을 제어하기 위한 타이밍 제어신호들을 생성하여 이를 소스 PCB(22)에 공급한다. 케이블(21)은 데이터 및 타이밍 제어신호들의 전송을 위해 사용된다.
소스 COF(24)는 소스 PCB(22)와 액정표시패널(25)의 데이터패드들에 전기적으로 접속된다. 이 소스 COF(24)에는 데이터 집적회로(Integrated Circuit 이하 "IC"라 함)(23)가 실장된다.
소스 PCB(22)에는 콘트롤 PCB(20)로부터의 디지털 비디오 데이터들과 타이밍 제어신호들을 전송하기 위한 신호배선들이 형성된다.
도 2와 같은 액정표시장치에서 액정표시패널(25)이 커지게 되면 그 만큼 데이터라인들과 소스 COF들(24)이 많아지고 그 결과, 소스 PCB(22)도 커지게 된다. 이 경우에, 소스 PCB(22)와 소스 COF(24)의 정렬(align)이 어렵게 된다. 소스 PCB(22)가 커지면 기존 SMT(Surface Mount Technology) 장비와 같은 자동화 실장장치는 상대적으로 작은 크기의 소스 PCB(22)를 기준으로 설계되었기 때문에 큰 소스 PCB(22)를 다룰 수 없다. 또한, 액정표시장치가 대형화될 수록 메모리와 같은 회로소자들이 많아지고 출력핀수가 증가함으로써 콘트롤 PCB(20) 제작시 단가가 상승 하는 문제점이 있다.
더욱이, 도 2와 같은 종래 액정표시장치의 제조공정에서는 콘트롤 PCB(20)와 시스템 보드(18)를 별도의 공정으로 제작하고, 와이어 케이블(19)를 통해 이들을 전기적으로 연결하는 공정을 추가적으로 수행함으로써 공정시간이 길어지고 제조비용이 증가하며 액정표시장치의 박형화에 불리한 문제점이 있다.
따라서, 본 발명의 목적은 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 소스 PCB를 분할하고 콘트롤 PCB를 시스템 보드에 통합시킴과 아울러 시스템 보드의 크기와 출력핀 수를 줄여 제조비용을 저감하도록 한 액정표시장치를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치는 제1 및 제2 데이터라인군을 포함하고 다수의 액정셀들이 매트릭스 형태로 배치된 액정표시패널; 상기 제1 및 제2 데이터라인군을 제어하기 위한 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러, 및 외부로부터 입력되는 영상 데이터를 상기 액정표시패널의 해상도에 맞게 변환하고 신호보간과 이미지처리를 실시하는 그래픽 처리회로가 실장된 시스템 보드; 상기 제1 데이터라인군에 공급될 데이터전압을 발생하는 제1 데이터 IC들을 포함한 제1 데이터 회로군; 상기 제1 데이터 회로군이 접속된 제1 소스 PCB; 상기 제2 데이터라인군에 공급될 데이터전압을 발생하는 제2 데이터 IC들을 포함한 제2 데이터 회로군; 상기 제2 데이터 회로군이 접속된 제2 소스 PCB; 및 상기 시스템 보드를 상기 제1 및 제2 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비한다.
상기 시스템 보드는, 상기 액정표시패널의 구동에 필요한 구동전압을 발생하기 위한 전원발생회로를 더 구비한다.
상기 제1 및 제2 데이터 회로군 각각은, 상기 타이밍 제어신호, 상기 데이터, 상기 구동전압을 전송하기 위한 더미 배선이 형성된 COF(Chip on film) 및 TCP(Tape Carrier Package) 중 어느 하나를 구비한다.
상기 그래픽 처리회로는, 상기 외부로부터의 영상 데이터를 디지털 데이터로 변환하는 아날로그-디지털 변환기; 상기 변환된 디지털 데이터를 상기 액정표시패널의 해상도에 맞게 변환하는 스케일러; 및 상기 해상도 변환에 따른 화질저하를 보상하기 위한 이미지 처리회로를 구비한다.
상기 연결부는, 상기 타이밍 콘트롤러의 싱글 출력포트와 상기 전원발생회로의 출력단자가 접속되는 공통 입력단; 상기 제1 소스 PCB가 접속되는 제1 출력단; 및 상기 제2 소스 PCB가 접속되는 제2 출력단을 구비한다.
상기 타이밍 콘트롤러는, 입력 주파수로 입력되는 상기 데이터를 기수 화소 데이터와 우수 화소 데이터로 분리하여 그 데이터들을 상기 입력 주파수의 1/2 주파수로 출력하는 2 포트 확장부; 및 상기 2 포트 확장부로부터의 데이터들을 변조하여 상기 싱글 출력포트를 통해 출력되는 데이터의 스윙폭을 줄이고 상기 입력 주 파수 대비 2배 높은 주파수로 상기 데이터를 출력하는 데이터 변조부를 구비한다.
상기 데이터 변조부는, mini LVDS(low-voltage differential signaling) 방식과 RSDS(Reduced Swing Differential Signaling) 방식 중 어느 하나로 상기 데이터를 변조한다.
상기 데이터 IC들 각각은, 상기 변조된 데이터를 복원하는 데이터 복원부를 구비한다.
본 발명의 제2 실시예에 따른 액정표시장치는 제1 및 제2 데이터라인군과, 상기 데이터라인군들과 분리된 LOG 배선을 포함한 액정표시패널; 상기 제1 및 제2 데이터라인군을 제어하기 위한 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러, 및 외부로부터의 영상 데이터를 상기 액정표시패널의 해상도에 맞게 변환하고 신호보간과 이미지처리를 실시하는 그래픽 처리회로가 실장된 시스템 보드; 상기 타이밍 제어신호 및 상기 데이터를 상기 제1 데이터라인군에 공급하기 위한 제1 데이터 IC들을 포함한 제1 데이터 회로군; 상기 제1 데이터 회로군이 접속된 제1 소스 PCB; 상기 LOG 배선을 통해 공급되는 상기 타이밍 제어신호 및 상기 데이터를 상기 제2 데이터라인군에 공급하기 위한 제2 데이터 IC들을 포함한 제2 데이터 회로군; 상기 제2 데이터 회로군이 접속되는 제2 소스 PCB; 및 상기 시스템 보드를 상기 제1 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비한다.
이하, 도 3 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(30), 타이밍 콘트롤러(31), 데이터 구동회로(32), 및 게이트 구동회로(33)를 구비한다.
액정표시패널(30)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(30)은 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.
액정표시패널(30)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다. 이 액정표시패널(30)의 하부 유기기판에는 후술하는 소스 COF들 사이에서 데이터, 데이터 타이밍 제어신호, 구동전압 등을 전송하는 라인 온 글라스(Lines On Glass 이하, "LOG"라 함) 배선들이 형성된다.
액정표시패널(30)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(30)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
타이밍 콘트롤러(31)는 시스템 보드로부터 수직/수평 동기신호(H.V sync), 데이터인에이블(DE), 클럭신호(DCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(32)와 게이트 구동회로(33)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등의 게이트 타이밍 제어신호들을 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 신호(GOE)는 게이트 구동회로(33)의 출력을 지시한다. 또한, 타이밍 제어신호들은 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL) 등을 포함한 데이터 타이밍 제어신호들을 포함한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(32) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(32)의 출력을 지시한다. 극성제어신호(Polarity : POL)는 액정표시패널(30)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 또한, 타이밍 콘트롤러(31)는 시스템 보드로부터의 디지털 비디오 데이터(RGB)를 기수 화소 데이터들(RGBodd)과 우수 화소 데이터들(RGBeven)로 분리하고 그 데이터들을 데이터 구동회로(32)에 공급한다. 데이터의 전송경로 상에서 EMI와 데이터전압의 스윙폭을 줄이기 위하여, 타이밍 콘트롤러(31)는 데이 터를 mini LVDS(low-voltage differential signaling) 방식 또는 RSDS(Reduced Swing Differential Signaling) 방식으로 변조하여 데이터 구동회로(32)에 공급한다.
데이터 구동회로(32)는 타이밍 콘트롤러(31)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBeven)를 래치한다. 그리고 데이터 구동회로(32)는 디지털 비디오 데이터를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.
게이트 구동회로(33)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 IC들로 구성된다. 이 게이트 구동회로(33)는 스캔펄스들을 순차적으로 출력한다. 이러한 게이트 구동회로(33)의 IC들은 COF 또는 TCP(Tape Carrier Package)에 실장되어 ACF(anisotropic conductive film)로 액정표시패널(30)의 하부 유리기판에 형성된 게이트 패드들에 접속된다. 또한 게이트 구동회로(33)는 게이트 인 패널(Gate In Panel) 공정을 이용하여 화소 어레이에 형성된 데이터라인(D1 내지 Dm), 게이트라인(G1 내지 Gn) 및 TFT들과 동시에 액정표시패널(30)의 하부 유리기판 상에 직접 형성될 수 있다. 또한, 게이트 구동회로(33)의 IC는 칩온글래스(Ghip On Galss) 방식으로 액정표시패널(30)의 하부 유리기판 상에 직접 접착될 수도 있다.
도 4는 본 발명의 제1 실시예에 따른 액정표시패널(30), 데이터 구동회로(32) 및 타이밍 콘트롤러(31)의 조립상태를 나타낸다.
도 4를 참조하면, 데이터 구동회로(32)는 다수의 제1 및 제2 데이터 IC들(32a,32b)을 포함한다.
다수의 데이터 IC들(32a,32b)은 소스 COF(42)에 각각 실장된다. 소스 COF(42)는 소스 TCP(Tape Carrier Package)로 대신될 수 있다. 소스 COF(42)들은 두 개로 분할된 제1 및 제2 소스 PCB들(41A, 41B)에 나누어 연결된다. 소스 COF들(42)의 입력단자들은 제1 및 제2 소스 PCB들(41A, 41B)의 출력단자들에 전기적으로 접속되고, 소스 COF들(42)의 출력단자들은 ACF를 통해 액정표시패널(30)의 하부 유리기판에 형성된 데이터 패드들에 전기적으로 접속된다. 제1 및 제2 소스 PCB들(41A, 41B)에는 디지털 비디오 데이터들(RGBodd, RGBeven)이 전송되는 버스배선들, 캐리신호를 포함한 데이터 타이밍 제어신호들이 전송되는 버스배선들, 구동전압들이 전송되는 버스배선들이 형성된다.
제1 소스 PCB(41A)의 입력단자들은 Y형 FFC(Flexible Flat Cable)의 제1 출력단(43A)과 Y형 FFC의 공통 입력단(43C)를 경유하여 시스템 보드(40)와 전기적으로 접속된다. 제2 소스 PCB(41B)의 입력단자들은 Y형 FFC(Flexible Flat Cable)의 제2 출력단(43B)과 Y형 FFC의 공통 입력단(43C)를 경유하여 시스템 보드(40)와 전기적으로 접속된다.
시스템 보드(40)상에는 타이밍 콘트롤러(31), EEPROM(31a), 액정표시패널(30)의 구동전압을 발생하기 위한 직류-직류 변환기(DC-DC Converter;38) 등의 회로를 포함하다. 또한, 시스템 보드(40)는 외부기기로부터 입력되는 다양한 속성의 영상 데이터를 공급받기 위한 인터페이스회로(34)를 포함함과 아울러 아날로그-디지털 변환기(Analog-Digital Convetor), 액정표시패널(30)의 해상도에 맞게 입력데이터의 해상도를 변환하기 위한 스케일러(Scaler), 신호보간(Signal Interpolation)과 이미치 처리를 위한 이미지 처리회로 등을 포함한 그래픽 처리회로(36)가 실장된다. 이와 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 도 2와 같은 종래 기술에서 콘트롤 PCB 상에 실장되었던 타이밍 콘트롤러, EEPROM, 및 직류-직류 변환기 등을 시스템 보드(40) 상에 실장하여 기존의 콘트롤 PCB와 시스템 보드를 하나의 보드로 통합한다. 이를 통해 본 발명의 제1 실시예에 따른 액정표시장치는 기존의 콘트롤 PCB와 시스템 보드를 연결하던 와이어 케이블을 제거할 수 있으므로 제조비용의 절감, 공정시간의 감소 및 액정표시장치의 박형화를 가능하게 한다.
인터페이스회로(34)는 DVD, CD 및 HDD 등의 저장매체, TV 수신회로 등으로부터의 다양한 속성의 영상 데이터를 그래픽 처리회로(36)로 연계한다.
그래픽 처리회로(36)는 아날로그-디지털 변환기(Analog to Digital Convertor), 스케일러(Scaler), 이미지 처리회로 등을 포함한다. 아날로그-디지털 변환기는 인터페이스회로(34)를 통해 공급되는 아날로그 영상 데이터를 디지털 데이터로 변환한다. 스케일러(Scaler)는 아날로그-디지털 변환된 영상 데이터를 액정표시패널(30)의 해상도에 맞게 변환하여 타이밍 콘트롤러(31)에 공급한다. 이미지 처리회로는 해상도 변환에 따른 화질저하를 신호보간법을 통해 보상함으로써 입력 영상의 이미지를 처리한다. 또한, 그래픽 처리회로(36)는 인터페이스회로(34)로부터의 영상 데이터를 이용하여 복합 영상신호를 추출하고, 추출된 복합 영상신호를 이용하여 액정표시패널(30)의 해상도에 맞는 동기신호(H.V sync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 생성하여 타이밍 콘트롤러(31)에 공급한다.
EEPROM(31a)은 타이밍 콘트롤러(31)로부터 생성되는 타이밍 제어신호들에 대한 파형 옵션정보가 다수의 모드별로 저장되어 사용자로부터의 명령에 따라 해당 모드에서 파형 정보를 타이밍 콘트롤러(31)에 공급한다. 타이밍 콘트롤러(31)는 EEPROM(31a)으로부터의 파형 옵션정보에 따라 각각의 모드에서 서로 다른 형태로 타이밍 제어신호들을 생성한다.
직류-직류 변환기(38)는 액정표시패널(30)에서 필요로 하는 구동전압을 발생한다. 직류-직류 변환기(38)에서 발생되는 구동전압은 게이트하이전압(Vgh), 게이트로우전압(Vgl), 공통전압(Vcom), 고전위전원전압(Vdd), 저전위전원전압(Vss), 고전위전원전압(Vdd)과 저전위전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압(Gamma reference voltages) 등을 포함한다. 감마기준전압들은 디지털 비디오 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수만큼 데이터 IC들(32a,32b) 내에서 각 계조에 해당하는 아날로그 감마보상전압으로 세분화된다. 게이트하이전압(Vgh), 게이트로우전압(Vgl)은 스캔펄스의 스윙전압이다.
시스템 보드(40)와 제1 및 제2 소스 PCB(41A,41B)를 전기적으로 접속하는 FFC는 도시된 바와 같이 Y 형상을 갖는다. 이 Y형 FFC의 공통 입력단(43C)를 경유 하여 타이밍 콘트롤러(31)로부터 생성된 디지털 비디오 데이터들(RGBodd, RGBeven) 및 타이밍 제어신호들과 , 직류-직류 변환기(38)로부터 생성된 구동전압들은 제1 및 제2 소스 PCB(41A,41B)의 데이터 IC들(32a,32b)에 전달된다.
도 5는 타이밍 콘트롤러(31)에서 데이터 처리부분을 나타내는 도면이다.
도 5를 참조하면, 타이밍 콘트롤러(31)는 2 포트 확장부(61)와 데이터 변조부(62)를 구비한다.
2 포트 확장부(61)는 그래픽 처리회로(36)로부터 소정의 입력 주파수(f)로 입력되는 디지털 비디오 데이터(RGB)를 기수 화소 데이터(RGBodd)와 우수 화소 데이터(RGBeven)로 분리하여 그 데이터들(RGBodd, RGBeven)을 1/2 주파수(1/2 f)로 데이터 변조부(62)에 공급한다. 여기서, 주파수를 1/2로 감소시키는 이유는 EMI(Electromagnetic Interference)를 줄이기 위함이다. 2 포트 확장부(61)로부터 출력되는 데이터들(RGBodd, RGBeven)의 스윙폭은 TTL(transistor-to-transistor) 레벨인 3.3V 정도로 비교적 높다.
데이터 변조부(62)는 mini LVDS 방식으로 데이터를 변조하여 2 포트 확장부(61)로부터의 데이터들(RGBodd, RGBeven)의 스윙폭을 300mV~600mV 정도로 낮추고 4 배속 mini LVDS 클럭에 따라 데이터의 주파수를 입력 주파수(f) 대비 2배(2f)로 높인다. 데이터 변조부(62)로부터 출력되는 데이터의 주파수가 입력 주파수(f) 대비 2배(2f)로 높아지더라도 데이터들(RGBodd, RGBeven)의 스윙폭이 상술한 바와 같이 300mV~600mV 정도로 대폭적으로 낮아지므로 EMI는 거의 발생되지 않는다. 변조된 데이터들은 타이밍 콘트롤러(31)의 싱글 출력포트(63)를 통해 출력된다. 여기 서, 타이밍 콘트롤러(31)의 출력포트를 싱글포트로 구성하는 이유는 결과적으로, 소스 PCB를 분리하는 경우에 타이밍 콘트롤러와 그 출력핀 수를 줄이고 콘트롤 PCB의 크기를 줄이기 위해서는 타이밍 콘트롤러의 출력포트를 싱글포트로 구성하는 것이 바람직하다.
데이터 변조부(62)로부터 출력되는 신호들은 3쌍(RGB)의 기수 화소 데이터들(RGBodd), 3쌍의 우수 화소 데이터(RGBeven) 및 1쌍의 mini 클럭(mini CLK)을 포함한다. 각 쌍들은 정극성 신호와 부극성 신호를 포함한다. 한편, 데이터 변조부(62)는 RSDS 방식으로 데이터를 변조할 수도 있다.
도 6 및 도 7은 데이터 변조부(62)로부터 출력되는 데이터의 일예를 나타내는 것으로, mini LVDS 방식으로 변조된 데이터의 일예이다.
도 6에서, "Data CLK"은 그래픽 처리회로(36)으로부터 생성되는 데이터 클럭이며, "mini LVDS CLK"은 데이터 변조부(62)로부터 생성되어 데이터와 함께 전송되는 클럭이다. 그리고 "mini LVDS RGB"는 리셋파형을 포함하여 데이터 변조부(62)에 의해 변조된 정극성 데이터파형이다. 데이터 변조부(62)는 정극성 데이터파형의 역위상으로 부극성 데이터파형을 생성하고, 각각 도 7과 같이 정극성 데이터파형(P)과 부극성 데이터파형(N)을 포함한 6 쌍의 데이터들과 한 쌍의 mini LVDS 클럭을 데이터 IC들(32a,32b)에 전송한다. 첫 번째 데이터를 샘플링하는 데이터 IC는 리셋파형에 이어서 발생하는 스타트펄스(start)를 데이터 샘플링시작 시점으로 인식하여 스타트펄스(start)에 이어서 공급되는 데이터들을 샘플링하기 시작한다. 따라서, 타이밍 콘트롤러(31)는 별도의 배선을 통해 소스 스타트 펄스(Source Start Pulse, SSP)를 발생하지 않는다.
도 8은 타이밍 콘트롤러(31)와 데이터 IC(32a,32b)들 사이의 신호전송 경로를 나타낸다.
도 8을 참조하면, 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 디지털 비디오 데이터들 중에서 우측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 일측(43A)을 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 우측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 우반부 화면에 표시될 데이터들이다. 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 좌측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 타측(43B)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다. 좌측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 좌반부 화면에 표시될 데이터들이다.
타이밍 콘트롤러(31)에서 발생되는 데이터 타이밍 제어신호들은 데이터와 함께 타이밍 콘트롤러(31)의 싱글 출력포트(63), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 일측(43A)을 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 데이터 타이밍 제어신호들은 타이밍 콘트롤러(31)의 싱글 출력포트(63), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 타측(43B)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다.
첫 번째 데이터를 샘플링하는 최좌측의 데이터 IC(32b)는 도 6 및 도 7에서 스타트펄스 이후의 데이터를 자신의 출력채널 수만큼 샘플링한 후에 그 다음 데이터의 샘플링 타이밍을 지시하는 캐리신호(carry)를 발생하여 우측으로 바로 이웃하는 데이터 IC(32b)에 공급한다. 마찬가지로, 캐리신호(carry)는 이웃한 데이터 IC들(32b)에 순차적으로 전달된다. 제1 및 제2 소스 PCB들(41A,41B) 사이에서 캐리신호(carry)는 Y형 FFC의 타측(43B), Y형 FFC의 일측(43A)을 경유하여 전송된다. 한편, 데이터 IC들(32a,32b)의 데이터 샘플링방향은 반대로 조정될 수 있다. 이 경우, 제1 및 제2 소스 PCB들(41B) 사이에서 캐리신호(carry)는 반대방향으로 전송된다.
시스템 보드(40) 상에 실장된 직류-직류 변환기(38)로부터 발생되는 구동전압들은 직류-직류 변환기의 출력단자(73), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 일측(43A)을 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 구동전압들은 직류-직류 변환기의 출력단자(73), Y형 FFC의 싱글 포트(43C), 및 Y형 FFC의 타측(43B)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다.
도 9 내지 도 11은 제1 데이터 IC(32a)를 상세히 나타내는 회로도이다.
도 9 내지 도 11을 참조하면, 제1 데이터 IC(32a) 각각은 쉬프트 레지스터(91), 데이터 복원부(92), 제1 래치 어레이(93), 제2 래치 어레이(94), 감마보상전압 발생부(95), 디지털/아날로그 변환기(이하, "DAC"라 한다)(96), 차지쉐어회로(Charge Share Circuit)(97) 및 출력회로(98)를 포함한다.
데이터 복원부(92)는 타이밍 콘트롤러(31)에 의해 분리된 기수 화소 데이 터(RGBodd)와 우수 화소 데이터(RGBeven)를 일시 저장하고 타이밍 콘트롤러(31)에 의해 변조방식에 대응하는 복조방식으로 변조된 데이터를 복원한다. 예컨대, 데이터 복원부(92)는 도 7과 같이 정극성 데이터가 하이 논리일 때 '1'을 발생하고, 정극성 데이터가 로우 논리일 때 '0'을 발생하여 데이터를 복원한다. 그리고 데이터 복원부(92)는 복원된 데이터들(RGBodd,RGBeven)을 제1 래치 어레이(93)에 공급한다.
쉬프트레지터(91)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지지터(91)는 제1 래치 어레이(93)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다. 첫 번째 데이터를 샘플링하는 제1 데이터 IC(32a)의 쉬프트레지스터(91)는 데이터버스를 통해 데이터에 앞서 공급되는 리셋신호와 스타트펄스에 이어서 공급되는 데이터를 첫 번째 샘플링할 데이터로 판단한다.
제1 래치 어레이(93)는 쉬프트 레지스터(91)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 복원부(92)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘플링하고, 그 데이터들(RGBeven, RGBodd)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.
제2 래치 어레이(94)는 제1 래치 어레이(93)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 IC들의 제2 래치 어레이(94)와 동시에 래치된 디지털 비디오 데이터들(RGBeven, RGBodd)을 출력한다.
감마보상전압 발생부(95)는 도 10과 같이 공통전압(Vcom)을 사이에 두고 고전위 전원전압(Vdd)과 저전위 전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압들을 디지털 비디오 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수(i) 만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH0 내지 VGH(i-1))과 부극성 감마보상전압들(VGL0 내지 VGL(i-1))을 발생한다. 이를 위해 감마보상전압 발생부(95)는 고전위 전원전압(Vdd)과 저전위 전원전압(Vss) 사이에서 서로 직렬로 접속된 다수의 분압용 저항들(R01 내지 Ri1, R02 내지 Ri2)을 포함하는 저항 스트링(String)을 구비한다.
DAC(96)는 도 11과 같이 정극성 감마보상전압(VGH)이 공급되는 P-디코더(PDEC)(101), 부극성 감마보상전압(VGL)이 공급되는 N-디코더(NDEC)(102), 극성제어신호들(POL)에 응답하여 P-디코더(101)의 출력과 N-디코더(102)의 출력을 선택하는 멀티플렉서(103)를 포함한다. P-디코더(101)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGBeven, RGBodd)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더(122)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGBeven, RGBodd)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서(103)는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.
차지쉐어회로(97)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 차지쉐 어전압으로 출력하거나, 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다.
출력회로(98)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.
한편, 제2 데이터 IC(32b)는 제1 데이터 IC(32a)와 실질적으로 동일한 구성을 가진다.
도 12는 본 발명의 제2 실시예에 따른 액정표시패널(30), 데이터 구동회로(32) 및 타이밍 콘트롤러(31)의 조립상태를 나타낸다. 도 13은 도 12의 소스 COF에 형성된 더미 배선들과 액정표시패널(30)의 기판 상에 형성된 LOG 배선들을 나타낸다.
도 12 및 도 13을 참조하면, 데이터 구동회로(32)는 다수의 제1 및 제2 데이터 IC들(32a,32b)을 포함한다.
다수의 데이터 IC들(32a,32b)은 소스 COF(42)에 각각 실장된다. 소스 COF(42)는 소스 TCP(Tape Carrier Package)로 대신될 수 있다. 소스 COF(42)들은 두 개로 분할된 제1 및 제2 소스 PCB들(41A, 41B)에 나누어 연결된다. 소스 COF들(42)의 입력단자들은 제1 및 제2 소스 PCB들(41A, 41B)의 출력단자들에 전기적으로 접속되고, 소스 COF들(42)의 출력단자들은 ACF를 통해 액정표시패널(30)의 하부 유리기판에 형성된 데이터 패드들에 전기적으로 접속된다. 소스 COF들(42)에는 도 13과 같이 디지털 비디오 데이터(RGBodd, RGBeven)와 캐리신호를 포함한 데이터 타이밍 제어신호를 전송함과 아울러 고전위 전원전압(Vdd), 저전위 전압전원(Vss), 및 감마기준전압(Gamma reference voltages) 등의 구동전압을 전송하는 더미배선들(51)이 형성된다. 제1 소스 PCB(41A)에 연결된 소스 COF들(42) 중에서 제2 소스 PCB(41B)와 이웃하는 소스 COF(42)와, 제2 소스 PCB(41B)에 연결된 소스 COF들(42) 중에서 제1 소스 PCB(41A)와 이웃하는 소스 COF들(42) 사이에서, 액정표시패널(30)의 하부 유리기판에는 그 소스 COF들(42) 사이에서 데이터, 캐리신호를 포함한 데이터 타이밍 제어신호 및 구동전압을 전송하는 LOG 배선들(45)이 형성된다. 본 발명의 제2 실시예에 따른 액정표시장치는 이 LOG 배선들(45)을 이용하여 하나의 FFC를 제거함으로써 소스 PCB(41A,41B)와 시스템 보드(40)의 접속 구조를 단순화할 수 있고 부품 수를 줄일 수 있다.
제1 및 제2 소스 PCB들(41A, 41B)에는 디지털 비디오 데이터들(RGBodd, RGBeven)이 전송되는 버스배선들, 데이터 타이밍 제어신호들이 전송되는 버스배선들, 구동전압들이 전송되는 버스배선들이 형성된다.
제1 소스 PCB(41A)의 입력단자들은 FFC(143)를 경유하여 시스템 보드(40)와 전기적으로 접속된다. 제2 소스 PCB(41B)는 시스템 보드(40)에 연결되지 않는다. 분할된 소스 PCB들(41A, 41B)은 LOG 배선들(45)과 소스 COF들(42)을 경유하여 전기적으로 접속된다. 따라서, 제1 소스 PCB(41A)는 FFC(143)를 경유하여 시스템 보드(40)로부터 디지털 비디오 데이터(RGBodd, RGBeven), 데이터 타이밍 신호 및 구동전압들을 공급받고, 제2 소스 PCB(41B)는 LOG 배선들(45)과 소스 COF들(42)을 경유하여 제1 소스 PCB(41A)로부터 디지털 비디오 데이터(RGBodd, RGBeven), 데이터 타이밍 신호 및 구동전압들을 공급받는다.
시스템 보드(40)상에는 타이밍 콘트롤러(31), EEPROM(31a), 액정표시패널(30)의 구동전압을 발생하기 위한 직류-직류 변환기(DC-DC Converter;38) 등의 회로를 포함하다. 또한, 시스템 보드(40)는 외부기기로부터 입력되는 다양한 속성의 영상 데이터를 공급받기 위한 인터페이스회로(34)를 포함함과 아울러 아날로그-디지털 변환기(Analog-Digital Convetor), 액정표시패널(30)의 해상도에 맞게 입력데이터의 해상도를 변환하기 위한 스케일러(Scaler), 신호보간(Signal Interpolation)과 이미치 처리를 위한 이미지 처리회로 등을 포함한 그래픽 처리회로(36)가 실장된다. 이와 같이, 본 발명의 제1 실시예에 따른 액정표시장치는 도 2와 같은 종래 기술에서 콘트롤 PCB 상에 실장되었던 타이밍 콘트롤러, EEPROM, 및 직류-직류 변환기 등을 시스템 보드(40) 상에 실장하여 기존의 콘트롤 PCB와 시스템 보드를 하나의 보드로 통합한다. 이를 통해 본 발명의 제1 실시예에 따른 액정표시장치는 기존의 콘트롤 PCB와 시스템 보드를 연결하던 와이어 케이블을 제거할 수 있으므로 제조비용의 절감, 공정시간의 감소 및 액정표시장치의 박형화를 가능하게 한다.
인터페이스회로(34)는 DVD, CD 및 HDD 등의 저장매체, TV 수신회로 등으로부터의 다양한 속성의 영상 데이터를 그래픽 처리회로(36)로 연계한다.
그래픽 처리회로(36)는 아날로그-디지털 변환기(Analog to Digital Convertor), 스케일러(Scaler), 이미지 처리회로 등을 포함한다. 아날로그-디지털 변환기는 인터페이스회로(34)를 통해 공급되는 아날로그 영상 데이터를 디지털 데 이터로 변환한다. 스케일러(Scaler)는 아날로그-디지털 변환된 영상 데이터를 액정표시패널(30)의 해상도에 맞게 변환하여 타이밍 콘트롤러(31)에 공급한다. 이미지 처리회로는 해상도 변환에 따른 화질저하를 신호보간법을 통해 보상함으로써 입력 영상의 이미지를 처리한다. 또한, 그래픽 처리회로(36)는 인터페이스회로(34)로부터의 영상 데이터를 이용하여 복합 영상신호를 추출하고, 추출된 복합 영상신호를 이용하여 액정표시패널(30)의 해상도에 맞는 동기신호(H.V sync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 생성하여 타이밍 콘트롤러(31)에 공급한다.
EEPROM(31a)은 타이밍 콘트롤러(31)로부터 생성되는 타이밍 제어신호들에 대한 파형 옵션정보가 다수의 모드별로 저장되어 사용자로부터의 명령에 따라 해당 모드에서 파형 정보를 타이밍 콘트롤러(31)에 공급한다. 타이밍 콘트롤러(31)는 EEPROM(31a)으로부터의 파형 옵션정보에 따라 각각의 모드에서 서로 다른 형태로 타이밍 제어신호들을 생성한다.
직류-직류 변환기(38)는 액정표시패널(30)에서 필요로 하는 구동전압을 발생한다. 직류-직류 변환기(38)에서 발생되는 구동전압은 게이트하이전압(Vgh), 게이트로우전압(Vgl), 공통전압(Vcom), 고전위전원전압(Vdd), 저전위전원전압(Vss), 고전위전원전압(Vdd)과 저전위전원전압(Vss) 사이에서 분압되는 다수의 감마기준전압(Gamma reference voltages) 등을 포함한다. 감마기준전압들은 디지털 비디오 데이터들(RGBodd, RGBeven)의 비트수로 표현 가능한 계조 수만큼 데이터 IC들(32a,32b) 내에서 각 계조에 해당하는 아날로그 감마보상전압으로 세분화된다. 게이트하이전압(Vgh), 게이트로우전압(Vgl)은 스캔펄스의 스윙전압이다.
FFC(143)는 시스템 보드(40)와 제1 소스 PCB(41A)를 전기적으로 접속한다. 이 FFC(143)는 타이밍 콘트롤러(31)로부터 생성된 디지털 비디오 데이터들(RGBodd, RGBeven) 및 타이밍 제어신호들과 , 직류-직류 변환기(38)로부터 생성된 구동전압들을 제1 소스 PCB(41A)의 데이터 IC들(32a)에 전달한다.
타이밍 콘트롤러(31)의 세부 구성은 도 5와 같다. 타이밍 콘트롤러(31)는 도 6 및 도 7과 같이 mini LVDS 방식으로 데이터를 변조한다. 이에 대해서는 도 5 내지 도 7을 이용하여 상술했으므로 이하에서는 생략하기로 한다.
도 14는 타이밍 콘트롤러(31)와 데이터 IC(32a,32b)들 사이의 신호전송 경로를 나타낸다.
도 14를 참조하면, 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 디지털 비디오 데이터들 중에서 우측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63) 및 FFC(143)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 우측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 우반부 화면에 표시될 데이터들이다. 타이밍 콘트롤러(31)에 의해 mini LVDS 방식 또는 RSDS 방식으로 변조된 좌측 데이터들(RGBodd, RGBeven)은 타이밍 콘트롤러(31)의 싱글 출력포트(63), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51) 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다. 좌측 데이터들(RGBodd, RGBeven)은 액정표시패널(30)의 좌반부 화면에 표시될 데이터들이다.
타이밍 콘트롤러(31)에서 발생되는 데이터 타이밍 제어신호들은 데이터와 함께 타이밍 콘트롤러(31)의 싱글 출력포트(63) 및 FFC(143)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 데이터 타이밍 제어신호들은 타이밍 콘트롤러(31)의 싱글 출력포트(63), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51) 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다.
첫 번째 데이터를 샘플링하는 최좌측의 데이터 IC(32b)는 도 6 및 도 7에서 스타트펄스 이후의 데이터를 자신의 출력채널 수만큼 샘플링한 후에 그 다음 데이터의 샘플링 타이밍을 지시하는 캐리신호(carry)를 발생하여 우측으로 바로 이웃하는 데이터 IC(32b)에 공급한다. 마찬가지로, 캐리신호(carry)는 이웃한 데이터 IC들(32b)에 순차적으로 전달된다. 제1 및 제2 소스 PCB들(41B) 사이에서 캐리신호(carry)는 액정표시패널(30)에 형성된 LOG 배선(45)을 통해 전송된다. 한편, 데이터 IC들(32a,32b)의 데이터 샘플링방향은 반대로 조정될 수 있다. 이 경우, 제1 및 제2 소스 PCB들(41B) 사이에서 캐리신호(carry)는 반대방향으로 전송된다.
시스템 보드(40) 상에 실장된 직류-직류 변환기(38)로부터 발생되는 구동전압들은 직류-직류 변환기의 출력단자(73) 및 FFC(143)를 경유하여 제1 소스 PCB(41A)에 접속된 제1 데이터 IC들(32a)에 전송된다. 또한, 구동전압들은 직류-직류 변환기의 출력단자(73), 제1 소스 PCB(41A), 소스 COF(42)의 더미배선(51), 및 액정표시패널(30)의 LOG 배선(45)을 경유하여 제2 소스 PCB(41B)에 접속된 제2 데이터 IC들(32b)에 전송된다.
데이터 IC(32a,32b)의 상세 회로는 도 9 내지 도 11과 실질적으로 동일하다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 소스 PCB를 분할하고 콘트롤 PCB를 시스템 보드에 통합시킴과 아울러 시스템 보드에 실장되는 회로소자, 특히 타이밍 콘트롤러의 출력포트를 싱글 출력포트로 구성하여 시스템 보드의 크기와 출력핀 수를 줄임으로써 공정시간의 감축, 제조비용의 저감 및 액정표시장치의 박형화를 가능하게 한다.
나아가, 본 발명에 따른 액정표시장치는 액정표시패널에 형성된 LOG 배선을 이용하여 하나의 FFC를 제거함으로써 소스 PCB와 시스템 보드의 접속 구조를 단순화할 수 있고 부품 수를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (15)

  1. 제1 및 제2 데이터라인군을 포함하고 다수의 액정셀들이 매트릭스 형태로 배치된 액정표시패널;
    상기 제1 및 제2 데이터라인군을 제어하기 위한 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러, 및 외부로부터 입력되는 영상 데이터를 상기 액정표시패널의 해상도에 맞게 변환하고 신호보간과 이미지처리를 실시하는 그래픽 처리회로가 실장된 시스템 보드;
    상기 제1 데이터라인군에 공급될 데이터전압을 발생하는 제1 데이터 IC들을 포함한 제1 데이터 회로군;
    상기 제1 데이터 회로군이 접속된 제1 소스 PCB;
    상기 제2 데이터라인군에 공급될 데이터전압을 발생하는 제2 데이터 IC들을 포함한 제2 데이터 회로군;
    상기 제2 데이터 회로군이 접속된 제2 소스 PCB; 및
    상기 시스템 보드를 상기 제1 및 제2 소스 PCB에 전기적으로 연결하기 위한 연결부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 시스템 보드는,
    상기 액정표시패널의 구동에 필요한 구동전압을 발생하기 위한 전원발생회로 를 더 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 데이터 회로군 각각은,
    상기 타이밍 제어신호, 상기 데이터, 상기 구동전압을 전송하기 위한 더미 배선이 형성된 COF(Chip on film) 및 TCP(Tape Carrier Package) 중 어느 하나를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 그래픽 처리회로는,
    상기 외부로부터의 영상 데이터를 디지털 데이터로 변환하는 아날로그-디지털 변환기;
    상기 변환된 디지털 데이터를 상기 액정표시패널의 해상도에 맞게 변환하는 스케일러; 및
    상기 해상도 변환에 따른 화질저하를 보상하기 위한 이미지 처리회로를 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 연결부는,
    상기 타이밍 콘트롤러의 싱글 출력포트와 상기 전원발생회로의 출력단자가 접속되는 공통 입력단;
    상기 제1 소스 PCB가 접속되는 제1 출력단; 및
    상기 제2 소스 PCB가 접속되는 제2 출력단을 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    입력 주파수로 입력되는 상기 데이터를 기수 화소 데이터와 우수 화소 데이터로 분리하여 그 데이터들을 상기 입력 주파수의 1/2 주파수로 출력하는 2 포트 확장부; 및
    상기 2 포트 확장부로부터의 데이터들을 변조하여 상기 싱글 출력포트를 통해 출력되는 데이터의 스윙폭을 줄이고 상기 입력 주파수 대비 2배 높은 주파수로 상기 데이터를 출력하는 데이터 변조부를 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 데이터 변조부는,
    mini LVDS(low-voltage differential signaling) 방식과 RSDS(Reduced Swing Differential Signaling) 방식 중 어느 하나로 상기 데이터를 변조하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 데이터 IC들 각각은,
    상기 변조된 데이터를 복원하는 데이터 복원부를 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제1 및 제2 데이터라인군과, 상기 데이터라인군들과 분리된 LOG 배선을 포함한 액정표시패널;
    상기 제1 및 제2 데이터라인군을 제어하기 위한 타이밍 제어신호와 데이터를 싱글 출력포트를 통해 출력하는 타이밍 콘트롤러, 및 외부로부터의 영상 데이터를 상기 액정표시패널의 해상도에 맞게 변환하고 신호보간과 이미지처리를 실시하는 그래픽 처리회로가 실장된 시스템 보드;
    상기 타이밍 제어신호 및 상기 데이터를 상기 제1 데이터라인군에 공급하기 위한 제1 데이터 IC들을 포함한 제1 데이터 회로군;
    상기 제1 데이터 회로군이 접속된 제1 소스 PCB;
    상기 LOG 배선을 통해 공급되는 상기 타이밍 제어신호 및 상기 데이터를 상기 제2 데이터라인군에 공급하기 위한 제2 데이터 IC들을 포함한 제2 데이터 회로군;
    상기 제2 데이터 회로군이 접속되는 제2 소스 PCB; 및
    상기 시스템 보드를 상기 제1 소스 PCB에 전기적으로 연결하기 위한 연결부 를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 시스템 보드는,
    상기 액정표시패널의 구동에 필요한 구동전압을 발생하기 위한 전원발생회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 데이터 회로군 각각은,
    상기 타이밍 제어신호, 상기 데이터, 상기 구동전압을 전송하기 위한 더미 배선이 형성된 COF(Chip on film) 및 TCP(Tape Carrier Package) 중 어느 하나를 구비하는 것을 특징으로 하는 액정표시장치.
  12. 제 9 항에 있어서,
    상기 그래픽 처리회로는,
    상기 외부로부터의 영상 데이터를 디지털 데이터로 변환하는 아날로그-디지털 변환기;
    상기 변환된 디지털 데이터를 상기 액정표시패널의 해상도에 맞게 변환하는 스케일러; 및
    상기 해상도 변환에 따른 화질저하를 보상하기 위한 이미지처리회로를 구비 하는 것을 특징으로 하는 액정표시장치.
  13. 제 9 항에 있어서,
    상기 타이밍 콘트롤러는,
    입력 주파수로 입력되는 상기 데이터를 기수 화소 데이터와 우수 화소 데이터로 분리하여 그 데이터들을 상기 입력 주파수의 1/2 주파수로 출력하는 2 포트 확장부; 및
    상기 2 포트 확장부로부터의 데이터들을 변조하여 상기 싱글 출력포트를 통해 출력되는 데이터의 스윙폭을 줄이고 상기 입력 주파수 대비 2배 높은 주파수로 상기 데이터를 출력하는 데이터 변조부를 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 데이터 변조부는,
    mini LVDS(low-voltage differential signaling) 방식과 RSDS(Reduced Swing Differential Signaling) 방식 중 어느 하나로 상기 데이터를 변조하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 데이터 IC들 각각은,
    상기 변조된 데이터를 복원하는 데이터 복원부를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020070030332A 2007-03-16 2007-03-28 액정표시장치 KR100870498B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070030332A KR100870498B1 (ko) 2007-03-28 2007-03-28 액정표시장치
JP2007341171A JP4750780B2 (ja) 2007-03-16 2007-12-28 液晶表示装置
US12/003,584 US8289258B2 (en) 2007-03-16 2007-12-28 Liquid crystal display
CN2007101606945A CN101266762B (zh) 2007-03-16 2007-12-29 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030332A KR100870498B1 (ko) 2007-03-28 2007-03-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080088021A true KR20080088021A (ko) 2008-10-02
KR100870498B1 KR100870498B1 (ko) 2008-11-26

Family

ID=40150381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030332A KR100870498B1 (ko) 2007-03-16 2007-03-28 액정표시장치

Country Status (1)

Country Link
KR (1) KR100870498B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100127955A (ko) * 2009-05-27 2010-12-07 엘지디스플레이 주식회사 액정표시장치
KR20110066507A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 액정표시장치
KR101325362B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296662B1 (ko) * 2009-06-12 2013-08-14 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319196B1 (ko) * 1999-04-09 2001-12-29 윤종용 액정 패널을 갖는 평판 디스플레이 시스템
KR20030058732A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 구동 회로
KR20040100756A (ko) * 2003-05-24 2004-12-02 삼성전자주식회사 액정표시장치 및 액정표시장치의 조립 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325362B1 (ko) * 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치
KR20100127955A (ko) * 2009-05-27 2010-12-07 엘지디스플레이 주식회사 액정표시장치
KR20110066507A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100870498B1 (ko) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100874639B1 (ko) 액정표시장치
KR100864926B1 (ko) 액정표시장치
US8289258B2 (en) Liquid crystal display
KR101286541B1 (ko) 액정표시장치
CN106842656B (zh) 显示装置及测量显示装置的接触电阻的方法
US8009130B2 (en) Liquid crystal display device and method of driving the same
KR101363136B1 (ko) 액정표시장치
US20040125068A1 (en) Connector and apparatus of driving liquid crystal display using the same
KR101351381B1 (ko) 액정표시장치와 그 구동방법
JPH10340070A (ja) 液晶表示装置
KR101361956B1 (ko) 액정표시장치
KR101633103B1 (ko) 액정표시장치
KR100870498B1 (ko) 액정표시장치
KR100870499B1 (ko) 액정표시장치와 그 구동방법
KR100864976B1 (ko) 액정표시장치
KR100855502B1 (ko) 액정표시장치와 그 구동방법
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR100870515B1 (ko) 액정표시장치
KR101588897B1 (ko) 액정표시장치
KR101629515B1 (ko) 액정표시장치
KR101502370B1 (ko) 액정표시장치
KR20120041457A (ko) 액정표시장치
KR20090093180A (ko) 액정표시장치
KR101862604B1 (ko) 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치
KR20120065169A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 12