KR101862604B1 - 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치 - Google Patents

Abstract

데이터 신호의 반사파에 의한 전송 신호 왜곡 현상을 개선하여 데이터를 안정적으로 전송할 수 있는 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치가 제공된다. 액정표시장치용 인쇄회로기판은 액정패널을 구동하기 위한 다수의 부품이 실장되며, 외부로부터 제공되는 데이터 신호가 전송되는 제1 및 제2 데이터 전송 라인, 상기 제1 및 제2 데이터 전송 라인 사이에 배치되는 데이터 안정화 라인 및 상기 제1 및 제2 데이터 전송 라인의 끝단에 배치되는 터미네이션 저항을 포함하는 제1 회로층 및 상기 제1 회로층과 전기적으로 연결되는 제2 회로층을 포함한다.

Description

액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치{Printed circuit board for liquid crystal display device and liquid crystal display device comprising the same}

본 발명은 액정표시장치용 인쇄회로기판에 관한 것으로, 보다 상세하게는 데이터 신호의 반사파에 의한 전송 신호 왜곡 현상을 개선하여 데이터를 안정적으로 전송할 수 있는 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치에 관한 것이다.

최근 노트북 및 개인 휴대 통신 장치와 같은 휴대용 전자장치의 보급 증가와 더불어 디지털 가전기기 및 개인용 컴퓨터의 시장 증가는 꾸준히 지속되고 있다. 이러한 장치들과 사용자 사이의 최종 연결 매체인 디스플레이 장치들은 경량화 및 저전력화 기술을 요구하고, 이에 따라 기존의 CRT (Cathode Ray Tube)가 아닌 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), OELD(Organic Electro-Luminescence Display)와 같은 평판 디스플레이(FPD) 장치들이 일반화되는 추세이다.

상기한 바와 같이, 현재 일반화된 FPD 시스템의 경우, 실제 디스플레이를 하는데 사용되는 패널을 구동하기 위해서는 타이밍 제어부(timing controller)와 패널 구동용 게이트 드라이버 IC와 데이터 드라이버 IC를 필요로 한다. 그런데, 전자기파 및 고주파에 의해 전자 장치에서 유발되는 장해를 일컫는 전자기파 간섭(EMI : electromagneticinterference) 또는 고주파 간섭(RFI)(이하, 통칭하여 "EMI"라 한다) 등이, 타이밍 제어부와 패널 구동용 게이트 드라이버 IC 또는 데이터 드라이버 IC 사이의 데이터 신호를 전송하는 배선에서 가장 많이 발생하게 되는 문제점이 있다.

또한, 현재의 FPD 시스템의 경우 지속적으로 대화면 및 고해상도를 추구하고 있으며, 특히 고해상도 패널의 경우, 게이트 라인 수 역시 수백에서 2천 개에 이르므로, 이들 각각의 라인을 구동하는 게이트 드라이버 IC의 입력으로는 고속의 데이터 전송 기술이 요구되게 된다.

상기한 바와 같이, EMI의 규격 등이 최근에 강해지고, 또한 고속으로 신호를 전송하는 기술이 더욱 필요로 하게 되는 상황이므로, 그 결과, RSDS(Reduced Swing Differential Signaling) 또는 LVDS(low-voltage differential signaling)와 mini-LVDS와 같은 소 신호 차동 시그널링(differential signaling) 방식들이 타이밍 제어부(timing controller)와 패널을 연결하는 인트라 패널(intra-panel) 디스플레이에 많이 사용되는 추세이다.

한편, 타이밍 제어부는 인쇄회로기판(printed circuit board)에 실장되어 있으며, 외부로부터 제공되는 클럭과 데이터는 인쇄회로기판의 커넥터를 통해 타이밍 제어부로 제공된다. 이때, 커넥터와 타이밍 제어부 사이에 데이터 안정화부와 데이터 처리부가 위치하며, 데이터 신호의 반사파에 의한 왜곡과 전압 레벨이 강하되는 것을 방지하기 위해 데이터는 데이터 안정화부를 통해 데이터 신호의 타이밍 보정 및 동기화 등과 같은 처리를 수행한다. 여기서, 데이터 안정화부는 예를 들면, 리피터(repeater) IC일 수 있는데, 부품 단가가 고가이므로, 리피터를 사용하게 되면, 비용이 증가하는 문제점이 있다.

또한, 커넥터와 데이터 안정화부의 데이터 전송은 LVDS 방식을 사용하는데, 데이터 안정화부와 데이터 처리부 및 타이밍 제어부의 스펙(SPEC)의 한계에 따라 클럭 주파수의 사용에 한계가 있으며, 이에 따라 데이터 전송량에 한계가 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 반사파에 의한 전송 신호 왜곡 현상을 개선하여 데이터를 안정적으로 전송할 수 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치를 제공함에 있다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치용 인쇄회로기판은 액정패널을 구동하기 위한 다수의 부품이 실장되며, 외부로부터 제공되는 데이터 신호가 전송되는 제1 및 제2 데이터 전송 라인, 상기 제1 및 제2 데이터 전송 라인 사이에 배치되는 데이터 안정화 라인 및 상기 제1 및 제2 데이터 전송 라인의 끝단에 배치되는 터미네이션 저항을 포함하는 제1 회로층 및 상기 제1 회로층과 전기적으로 연결되는 제2 회로층을 포함한다.

상기 제1 및 제2 데이터 전송 라인은 T 또는 Y 형태로 분기된다.

상기 데이터 안정화 라인에는 접지전압이 인가된다.

상기 제1 회로층은 상기 외부로부터 수신된 상기 데이터 신호를 TTL 레벨의 신호로 변환하고, 상기 변환된 데이터 신호를 재구성하는 데이터 처리부 및 상기 재구성된 데이터 신호를 수신 받아 상기 액정패널의 구동에 적합하도록 상기 데이터 신호를 정렬하고, 상기 액정패널을 구동하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부를 포함한다.

상기 데이터 신호는 상기 제1 및 제2 데이터 전송 라인과 상기 데이터 처리부 및 상기 타이밍 제어부를 통해 상기 액정패널로 전송된다.

상기 제2 회로층은 상기 데이터 신호가 전송되는 제3 및 제4 데이터 전송 라인을 포함한다.

상기 제1 및 제2 데이터 전송 라인은 상기 다수의 홀에 의해 상기 제3 및 제4 데이터 전송 라인과 전기적으로 연결된다.

상기 제1 데이터 전송 라인에는 제1 데이터 신호가 전송되고, 상기 제2 데이터 전송 라인에는 상기 제1 데이터 신호와 반대의 극성을 갖는 제2 데이터 신호가 전송된다.

상기 데이터 안정화 라인은 상기 데이터 신호의 반사파에 의한 왜곡과 상기 데이터 신호의 전압 레벨이 강하되는 것을 방지한다.

상기 제1 및 제2 데이터 전송 라인을 통해 전송되는 상기 데이터 신호는 LVDS 신호이다.

또한, 본 발명의 일 실시예에 따른 액정표시장치는 화상을 표시하는 액정패널 및 상기 액정패널과 전기적으로 연결되고, 상기 액정패널을 구동하기 위한 다수의 부품이 실장되며, 외부로부터 제공되는 데이터 신호가 전송되는 제1 및 제2 데이터 전송 라인, 상기 제1 및 제2 데이터 전송 라인 사이에 배치되는 데이터 안정화 라인 및 상기 제1 및 제2 데이터 전송 라인의 끝단에 배치되는 터미네이션 저항을 포함하는 제1 회로층 및 상기 제1 회로층과 전기적으로 연결되는 제2 회로층을 포함하는 액정표시장치용 인쇄회로기판을 포함한다.

상기 제1 및 제2 데이터 전송 라인은 T 또는 Y 형태로 분기된다.

상기 데이터 안정화 라인에는 접지전압이 인가된다.

상기 제1 회로층은 상기 외부로부터 수신된 상기 데이터 신호를 TTL 레벨의 신호로 변환하고, 상기 변환된 데이터 신호를 재구성하는 데이터 처리부 및 상기 재구성된 데이터 신호를 수신 받아 상기 액정패널의 구동에 적합하도록 상기 데이터 신호를 정렬하고, 상기 액정패널을 구동하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부를 포함한다.

상기 데이터 신호는 상기 제1 및 제2 데이터 전송 라인과 상기 데이터 처리부 및 상기 타이밍 제어부를 통해 상기 액정패널로 전송된다.

상기 제2 회로층은 상기 데이터 신호가 전송되는 제3 및 제4 데이터 전송 라인을 포함한다.

상기 제1 및 제2 데이터 전송 라인은 상기 다수의 홀에 의해 상기 제3 및 제4 데이터 전송 라인과 전기적으로 연결된다.

상기 제1 데이터 전송 라인에는 제1 데이터 신호가 전송되고, 상기 제2 데이터 전송 라인에는 상기 제1 데이터 신호와 반대의 극성을 갖는 제2 데이터 신호가 전송된다.

상기 데이터 안정화 라인은 상기 데이터 신호의 반사파에 의한 왜곡과 상기 데이터 신호의 전압 레벨이 강하되는 것을 방지한다.

상기 제1 및 제2 데이터 전송 라인을 통해 전송되는 상기 데이터 신호는 LVDS 신호이다.

상술한 바와 같이, 본 발명에 따른 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치는 데이터 전송 라인 사이에 데이터 안정화 라인을 배치함으로써 데이터 신호의 반사파에 의한 신호 왜곡 현상을 개선하여 데이터 신호를 안정적으로 전송할 수 있는 효과를 제공한다.

그리고, 본 발명에 따른 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치는 데이터 안정화시키는 리피터(repaeater) IC를 사용하지 않음으로 인해 액정표시장치의 제조 비용을 절감할 수 있는 효과를 제공한다.

또한, 본 발명에 따른 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치는 데이터 안정화시키는 리피터(repaeater) IC를 사용하지 않음으로 인해 인쇄회로기판의 크기를 줄일 수 있는 효과를 제공한다.

아울러, 본 발명에 따른 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치는 데이터 안정화시키는 리피터(repaeater) IC를 사용하지 않음으로 인해 데이터 전송 라인 끝단에서 높은 터미네이션 저항 값을 사용할 수 있으므로, 데이터 신호가 높은 전압 레벨을 갖게 되어 데이터 신호의 검출이 용이할 수 있는 효과를 제공한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 액정표시장치용 인쇄회로기판을 나타내는 도면.
도 3a 내지 도 3c는 LVDS 전송부와 제1 및 제2 데이터 처리부 사이의 데이터 신호의 파형도를 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 액정표시장치용 상부 인쇄회로기판의 설계 도면.
도 5는 도 4의 상부 인쇄회로기판을 제작한 상태를 나타내는 도면.
도 6은 본 발명의 일 실시예에 따른 액정표시장치용 하부 인쇄회로기판의 설계 도면.
도 7은 도 6의 하부 인쇄회로기판을 제작한 상태를 나타내는 도면.
도 8은 본 발명의 일 실시예에 따른 제1 및 제2 데이터 처리부의 내부 블록도.
도 9는 본 발명의 일 실시예에 따른 타이밍 제어부의 내부 블록도.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치용 인쇄회로기판 및 이를 포함하는 액정표시장치의 바람직한 실시예를 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타내는 도면이다.

도 1을 참조하면, 액정패널(10)은 등가 회로로 볼 때 다수의 표시 신호 라인(GL, DL)과 이에 연결되어 있으며, 매트릭스(matrix) 형태로 배열된 다수의 단위 화소(pixel)를 포함한다.

여기서, 표시 신호 라인(GL, DL)은 게이트 신호를 전달하는 다수의 게이트 라인(GL)과 데이터 신호를 전달하는 데이터 라인(DL)을 포함한다. 게이트 라인(GL)은 행방향으로 뻗어 있으며 서로가 거의 평행하고 데이터 라인(DL)은 열방향으로 뻗어 있으며 서로가 거의 평행하다.

각 단위 화소는 표시 신호 라인(GL, DL)에 연결된 스위칭 소자(TFT)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(TFT)는 TFT 기판에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 제공 단자는 각각 게이트 라인(GL) 및 데이터 라인(DL)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 유지 커패시터(Cst)에 연결되어 있다.

액정 커패시터(Clc)는 TFT 기판의 화소 전극과 컬러 필터 기판의 공통 전극을 두 단자로 하며 두 전극 사이의 액정층은 유전체로서 기능한다. 화소 전극은 스위칭 소자(TFT)에 연결되며 공통 전극은 컬러 필터 기판의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 여기에서, 공통 전극이 TFT 기판에 구비되는 경우도 있으며 이때에는 두 전극이 모두 선형 또는 막대형으로 만들어진다.

유지 커패시터(Cst)는 TFT 기판에 구비된 별개의 신호 라인(도시하지 않음)과 화소 전극이 중첩되어 이루어지며 이 별개의 신호 라인에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다. 그러나, 유지 커패시터(Cst)는 화소 전극이 절연체를 매개로 바로 위의 전단 게이트 라인과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 단위 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극에 대응하는 영역에 적색, 녹색, 또는 청색의 컬러 필터를 구비함으로써 가능하다. 여기에서, 컬러 필터는 컬러 필터 기판의 해당 영역에 형성할 수 있으며, 또한, TFT 기판의 화소 전극 위 또는 아래에 형성할 수도 있다.

액정패널(10)의 TFT 기판 및 컬러 필터 기판 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착된다.

게이트 구동부(20)는 액정패널(10)의 게이트 라인(GL)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트 라인(GL)에 인가한다.

데이터 구동부(30)는 액정패널(10)의 데이터 라인(DL)에 연결되어 있으며, 감마 전압 발생부(미도시)로부터 제공된 다수의 감마 전압에 기초하여 다수의 계조 전압을 생성하고, 생성된 계조 전압을 선택하여 데이터 신호로서 단위 화소에 인가하며 통상 다수의 집적 회로로 이루어진다.

타이밍 제어부(40)는 게이트 구동부(20) 및 데이터 구동부(30) 등의 동작을 제어하는 제어 신호(CONT1, CONT2)를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(20) 및 데이터 구동부(30)에 제공한다.

도면에 도시하지 않았으나, 구동 전압 발생부 다수의 구동 전압을 생성한다. 예를 들어, 구동 전압 발생부는 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 공통 전압(Vcom)을 생성한다.

이하에서 액정표시장치의 표시 동작에 대하여 좀더 상세하게 설명한다.

타이밍 제어부(40)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 제공 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 타이밍 제어부(40)는 제공 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정패널(10)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(20)로 제공하고 데이터 제어 신호(CONT2)와 처리된 영상 신호(DAT)를 데이터 구동부(30)로 제공한다.

여기서, 게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다. 이 중, 출력 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 구동 전압 발생부로 제공된다.

데이터 제어 신호(CONT2)는 영상 데이터(DAT)의 제공 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터 라인(DL)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 '공통 전압에 대한 데이터 전압의 극성'을 줄여 '데이터 전압의 극성'이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.

데이터 구동부(30)는 타이밍 제어부(40)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 단위 화소에 대응하는 영상 데이터(DAT)를 차례로 제공받고, 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한다.

게이트 구동부(20)는 타이밍 제어부(40)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인(GL)에 인가하여 이 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 턴온시킨다.

하나의 게이트 라인(GL)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(TFT)가 턴온되어 있는 동안[이 기간을 '1H' 또는 '1 수평 주기(horizontal period)'이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(30)는 각 데이터 전압을 해당 데이터 라인(DL)에 공급한다. 데이터 라인(DL)에 공급된 데이터 전압은 턴온된 스위칭 소자(TFT)를 통해 해당 단위 화소에 인가된다.

액정 분자들은 화소 전극과 공통 전극이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 TFT 기판 및 컬러 필터 기판에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트 라인(GL)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 단위 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 단위 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(30)에 인가되는 반전 신호(RVS)의 상태가 제어된다('프레임 반전'). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터 라인을 통하여 흐르는 데이터 전압의 극성이 바뀌거나('라인 반전'), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다('도트 반전').

도 2는 본 발명의 일 실시예에 따른 액정표시장치용 인쇄회로기판을 나타내는 도면이고, 도 3a 내지 도 3c는 LVDS 전송부와 제1 및 제2 데이터 처리부 사이의 데이터 신호의 파형도를 나타내는 도면이고, 도 4는 본 발명의 일 실시예에 따른 액정표시장치용 상부 인쇄회로기판의 설계 도면이고, 도 5는 도 4의 상부 인쇄회로기판을 제작한 상태를 나타내는 도면이고, 도 6은 본 발명의 일 실시예에 따른 액정표시장치용 하부 인쇄회로기판의 설계 도면이고, 도 7은 도 6의 하부 인쇄회로기판을 제작한 상태를 나타내는 도면이고, 도 8은 본 발명의 일 실시예에 따른 제1 및 제2 데이터 처리부의 내부 블록도이고, 도 9는 본 발명의 일 실시예에 따른 타이밍 제어부의 내부 블록도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치용 인쇄회로기판(100)은 LVDS 전송부(50), 제1 및 제2 데이터 처리부(60, 70) 및 타이밍 제어부(40)를 포함한다.

여기서, 도면에 도시하지 않았으나, 액정표시장치용 인쇄회로기판(100)은 액정 패널을 구동하기 위한 다수의 부품들이 실장되어 있으며, 구동 전압 발생부, 감마 전압 발생부 및 메모리 등이 실장될 수 있다.

LVDS 전송부(50)는 외부 즉, 컴퓨터 본체(미도시) 내부의 그래픽 제어기로부터 데이터 신호와 제어 신호들을 제공받아 제1 및 제2 데이터 전송 라인(90, 92)을 통해 TTL 레벨의 데이터 신호를 제1 및 제2 데이터 처리부(60, 70)로 전송한다. 이때, 데이터 신호는 게이트 제어 신호 및 데이터 제어 신호를 생성하기 위한 다수의 제어 신호를 포함한다.

LVDS 전송부(50)로 제공되는 각 신호들은 소정 수의 채널의 LVDS 신호로 변환된다.

도 2 및 도 3a 내지 도 3c를 참조하면, 본 발명의 일 실시예에 따른 제1 및 제2 데이터 전송 라인(90, 92)은 A에서와 같이 T 또는 Y 형태로 분기될 수 있다. 제1 데이터 전송 라인(90)에는 제1 데이터 신호(DS1)가 전송되며, 제2 데이터 전송 라인(92)에는 제2 데이터 신호(DS1')가 전송되며, 이때에 제2 데이터 신호(DS1')는 제1 데이터 신호(DS1)와 반대의 극성을 갖는 데이터 신호이다.

이렇게 T 또는 Y 형태로 분기되는 제1 데이터 전송 라인(90)은 제3 데이터 전송 라인(90_1)과 제4 데이터 전송 라인(90_2)으로 나누어지며, 제2 데이터 전송 라인(92)도 제5 데이터 전송 라인(92_1)과 제6 데이터 전송 라인(92_2)으로 나누어진다. 이때, 제1 데이터 신호(DS1)가 제3 및 제4 데이터 전송 라인(90_1, 90_2)에 나누어지면서 제3 및 제4 데이터 전송 라인(90_1, 90_2)을 통해 전송되는 제1 데이터 신호(DS1)의 전압 레벨이 1/2로 감소하게 된다.

여기서, 제3 내지 제4 데이터 전송 라인(90_1, 90_2)에는 제1 데이터 신호(DS1)가 전송되는 반대 방향으로 제1 및 제2 반사 신호(RS2, RS3)가 발생되고, 제5 내지 제6 데이터 전송 라인(92_1, 92_2)에는 제2 데이터 신호(DS1')가 전송되는 반대 방향으로 제3 및 제4 반사 신호(RS2', RS3')가 발생된다. 제1 반사 신호(RS2)는 분기된 제1 데이터 신호(DS2)보다 1/4T 주기가 앞서고, 제3 반사 신호(RS2')는 분기된 제2 데이터 신호(DS2')보다 1/4T 주기가 앞선다.

제1 및 제2 데이터 처리부(60, 70)에서는 도 3b 및 도 3c에서와 같이 원래 제1 및 제2 데이터 신호(DS1, DS1')에 제1 내지 제4 반사 신호(RS2, RS3, RS2', RS3')가 더해진 데이터 신호(LVDS Rx+, LVDS Rx-)를 수신하게 된다.

여기서, 제1 및 제2 데이터 전송 라인(90, 92)를 하나의 라인으로 도시하였으나, 도 4에서와 같이 제1 및 제2 데이터 전송 라인(90, 92)은 각각 다수의 데이터 전송 라인(90a 내지 90c, 92a 내지 92c)을 포함한다.

종래 기술에서는 외부로부터 제공되는 데이터 신호와 제어 신호를 제1 및 제2 데이터 처리부(60, 70)로 전송하기 위해 LVDS 전송부(50)와 제1 및 제2 데이터 처리부(60, 70) 사이에 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지하기 위해 데이터를 안정화시키는 리피터(repeater) IC를 사용하였다.

그러나, 본 발명의 일 실시예에서 LVDS 전송부(50)와 제1 및 제2 데이터 처리부(60, 70) 사이에 리피터(repeater) IC를 사용하지 않고, 별도의 라인이 추가되며, LVDS 전송부(50)로부터 제공되는 데이터 신호와 제어 신호는 리피터(repeater) IC를 거치지 않고 바로 제1 및 제2 데이터 처리부(60, 70)로 제공된다.

이를 위에 본 발명의 일 실시예에서는 도 4에 도시된 바와 같이, LVDS 전송부(50)와 제1 및 제2 데이터 처리부(미도시) 앞에 배치되는 터미네이션(termination) 저항(R, 80) 사이에 데이터 신호를 전송하기 위한 제1 데이터 전송 라인(90a 내지 90c) 및 제2 데이터 전송 라인(92a 내지 92c)이 배치된다.

또한, 제1 데이터 전송 라인(90a 내지 90c)과 제2 데이터 전송 라인(92a 내지 92c) 사이에는 별도의 라인 즉, 데이터 안정화 라인(94a 내지 94d)이 배치된다. 이때, 데이터 안정화 라인(94a 내지 94d)은 리피터(repeater) IC과 같은 역할을 하여 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지한다. 여기서, 데이터 안정화 라인(94a 내지 94d)에는 접지전압(GND)이 인가된다.

그리고, 본 발명의 일 실시예에서는 도 4에서와 같이, 리피터(repeater) IC를 사용하지 않음으로 인해 제1 데이터 전송 라인(90a 내지 90c)과 제2 데이터 전송 라인(92a 내지 92c)의 끝단에서 높은 값을 갖는 터미네이션 저항(80)을 설정할 수 있다. 예를 들어, 제1 및 제2 데이터 전송 라인(90, 92)에 100mA의 전류가 흐르고 있다고 가정한다면, 도 2의 A에서와 같이 분기점에서 제1 및 제2 데이터 처리부(60, 70)로 각각 나누어지면서 데이터 신호의 전압 레벨이 1/2로 감소되어 제2 및 제3 데이터 신호(DS2, DS3)가 흐르는 데이터 전송 라인(90_1, 90_2)에 각각 50mA의 전류가 흐르게 된다.

따라서, LVDS 전송부(50)와 제1 및 제2 데이터 처리부(60, 70) 사이에 리피터(repeater) IC가 있는 경우, 제3 및 제5 데이터 전송 라인(90_1, 92_1)의 끝단에 배치되는 터미네이션 저항 값이 100Ω이라고 한다면, 본 발명의 일 실시예에서와 같이 리피터(repeater) IC를 사용하지 않는 경우, 제1 및 제2 데이터 처리부(60, 70)의 앞단에 배치되는 터미네이션 저항(80) 값은 200Ω으로 설정할 수 있다.

도 5는 본 발명의 일 실시예에 따른 액정표시장치용 상부 인쇄회로기판(110)을 제작한 상태를 보여주고 있으며, 액정표시장치용 상부 인쇄회로기판(110)에는 종래 기술에서와 같이 리피터(repeater) IC를 사용하지 않고, 제1 데이터 전송 라인(90a 내지 90c)과 제2 데이터 전송 라인(92a 내지 92c) 사이에는 데이터 안정화 라인(94a 내지 94d)이 형성되어 있다.

또한, 액정표시장치용 상부 인쇄회로기판(110)에는 LVDS 송신부(50)에서 전송되는 데이터 신호를 전달해 주는 커넥터(112)가 구비되어 있으며, 도면에 도시하지 않았으나, 액정패널(10)을 구동하기 위한 다수의 부품들이 실장되어 있다.

본 발명의 일 실시예에서는 제1 데이터 전송 라인(90a 내지 90c)과 제2 데이터 전송 라인(92a 내지 92c) 사이에 데이터 안정화 라인(94a 내지 94d)을 배치함으로써 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에서는 액정표시장치용 상부 인쇄회로기판(110) 제작시 리피터(repeater) IC 대신 액정표시장치용 상부 인쇄회로기판(110) 상에 데이터 안정화 라인(94a 내지 94d)만으로 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지할 수 있으므로 액정표시장치용 인쇄회로기판 제작시 제조 비용을 절감할 수 있다.

아울러, 본 발명의 일 실시예에서는 액정표시장치용 인쇄회로기판 제작시 리피터(repeater) IC를 사용하지 않음으로 인해 인쇄회로기판의 크기를 줄일 수 있다.

도 6 및 도 7은 본 발명의 일 실시예에 따른 액정표시장치용 하부 인쇄회로기판의 설계 도면과 액정표시장치용 상부 인쇄회로기판(110)을 제작한 상태를 보여주고 있다.

여기서, 액정표시장치용 하부 인쇄회로기판(120)에는 도 4의 액정표시장치용 상부 인쇄회로기판(110)과 전기적으로 연결하기 위한 다수의 홀(96a 내지 96d)이 형성되어 있다. 이에 따라 액정표시장치용 상부 인쇄회로기판(110)에 형성된 제1 데이터 전송 라인(90a 내지 90c)과 제2 데이터 전송 라인(92a 내지 92c)과 액정표시장치용 하부 인쇄회로기판(120) 상에 형성된 제1 데이터 전송 라인(90a’ 내지 90c’)과 제2 데이터 전송 라인(92a’ 내지 92c’)과 전기적으로 연결된다. 또한, 제1 데이터 전송 라인(90a’ 내지 90c’)과 제2 데이터 전송 라인(92a’ 내지 92c’) 사이에는 데이터 안정화 라인(94a’ 내지 94d’)이 형성되어 있다.

도 2 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 제1 및 제2 데이터 처리부(60, 70)는 내부에 LVDS 수신부(62)와 프레임 레이트 컨트롤부(64)를 각각 포함한다.

LVDS 수신부(62)는 제1 및 제2 데이터 전송 라인(90, 92)를 통해 전송되는 LVDS 신호를 수신 받으며, 수신된 LVDS 신호를 TTL 레벨의 신호로 변환한다. 이때, LVDS 신호의 각 채널별 정보는 TTL 레벨 신호의 각 비트별 신호로 변환된다.

프레임 레이트 컨트롤부(64)는 LVDS 수신부(62)에서 제공되는 TTL 레벨의 신호를 수신 받아 수신된 n 비트의 데이터 신호 중에서 데이터 구동부(30)에서 처리 가능한 비트 수인 (n-d)비트만을 이용하여 표시 가능하도록 프레임 데이터를 재구성한다. 여기서, d는 상수이며, 입력 R, G, B 데이터의 하위 소정 비트 수를 나타낸다.

좀 더 자세하게 설명하면, 연속하는 2^d 개의 프레임 동안, 각 프레임에서 R, G, B 데이터의 하위 d 비트를 이용하여 R, G, B 데이터의 (n-d)비트가 나타내는 계조 값 "A"와 그 바로 상위 계조인 "A+1"의 프레임별 발생 빈도가 조정되도록 프레임 데이터를 변환한다. 이와 더불어, 프레임 내의 소정 화소 단위, 예를 들면, 4 ×2의 화소 단위로도 상기 두 계조 "A"와 "A+1"의 프레임별 발생 빈도가 공간적으로 조절되도록 배치함으로써, 시간적 및 공간적으로 화면 표시를 평균하였을 때, n비트의 R,G,B 데이터에 의해 표시가 이루어지는 것처럼 인식될 수 있다. 즉, 계조 "A"와 "A+1" 사이에 2d개의 계조를 추가로 표시할 수 있으며, 이것은 (n-d) 비트의 RGB 데이터에 d비트를 추가하여 n비트 RGB 데이터에 의해 표시가 이루어지는 것과 동일한 효과를 얻는다.

도 9를 참조하면, 본 발명의 일 실시예에 따른 타이밍 제어부(40)는 프레임 레이트 컨트롤부(64)로부터 제공되는 R, G, B 데이터 데이터 구동부(30)로 제공하는 데이터 가공부(42)와 게이트 제어신호(CONT1)과 데이터 제어신호(CONT2)를 생성하는 제어 신호 생성부(44)를 포함한다.

데이터 가공부(42)는 프레임 레이트 컨트롤부(64)로부터 제공되는 R, G, B 데이터 및 리셋 신호(RESET) 등을 입력 받아 액정패널(10)의 구동에 알맞도록 R, G, B 데이터를 정렬하여 데이터 구동부(30)로 R, G, B 데이터를 공급하고 데이터 극성 반전 신호(REV)를 생성한다.

제어 신호 생성부(44)는 외부로부터 제공되는 도트 클럭 신호(DCLK), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 프리 런닝 방법 선택 신호(RBF)를 이용하여 데이터 제어신호(CONT2)를 생성한다.

이때, 게이트 제어신호(CONT1)로는 제1 내지 제4 게이트 클럭신호(GCLK1 내지 GCLK4), 게이트 구동부(20) 내부의 홀수 및 짝수번째 쉬프트 레지스터들(미도시)에 인가되는 제1 및 제2 전원전압(VDD_E, VDD_O), 게이트 구동부(20) 내부의 홀수 및 짝수번째 게이트 신호의 변조 시작 지점을 제어하는 제1 및 제2 게이트 변조 제어 신호(FLK1, FLK2)가 포함된다. 여기서, 도면에 도시되지 않았으나, 스타트 신호(VST), 게이트 출력 인에이블 신호(GOE), 게이트 스타트 펄스 업 신호(GSPU), 게이트 스타트 펄스 다운 신호(GSPD)가 포함될 수 있다.

또한, 데이터 제어신호(CONT2)로는 소스 출력 인에이블 신호(SOE), 소스 쉬프트 클력 신호(SSC), 소스 스타트 펄스 라이트(SSPR), 소스 스타트 펄스 레프트(SSPL), 극성제어신호(POL)가 포함된다.

아울러, 제어 신호 생성부(154)는 도면에 도시하지 않았으나, 전원관리신호(DPM) 및 인버터 레프트/라이트 신호(UDO)를 생성할 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

10: 액정패널 20: 게이트 구동부
30: 데이터 구동부 40: 타이밍 제어부
42: 데이터 가공부 44: 제어신호 생성부
50: LVDS 송신부 60: 제1 데이터 처리부
62: LVDS 수신부 64: 프레임 레이트 컨트롤부
70: 제2 데이터 처리부 90: 제1 데이터 전송 라인
90_1: 제3 데이터 전송 라인 90_2: 제4 데이터 전송 라인
92: 제2 데이터 전송 라인 92_1: 제5 데이터 전송 라인
92_2: 제6 데이터 전송 라인
94a 내지 94d: 데이터 안정화 라인
110: 액정표시장치용 상부 인쇄회로기판
120: 액정표시장치용 하부 인쇄회로기판

Claims (20)

1. 액정패널을 구동하기 위한 다수의 부품이 실장되며, 외부로부터 제공되는 데이터 신호를 차동 신호(differential signaling) 방식을 사용하여 서로 다른 극성을 갖는 복수의 데이터 신호를 제1 데이터 전송라인과 제2 데이터 전송라인을 통해 출력하는 차동 신호 전송부;
   상기 차동 신호 전송부로부터 제공되는 데이터 신호를 수신하여 TTL 레벨의 신호로 변환하고, 변환된 데이터 신호를 재구성하는 제1 및 제2 데이터 처리부;
   재구성된 데이터 신호를 수신받아 상기 액정패널의 구동에 적합하도록 상기 데이터 신호를 정렬하고, 상기 액정패널을 구동하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부를 포함하여 이루어지는 액정표시장치용 인쇄회로기판에 있어서,
   상기 제1 데이터 전송라인을 통해 제공되는 데이터 신호를 분기하여 상기 제1 및 제2 데이터 처리부에 전송하는 제3 및 제4 데이터 전송라인과,
   상기 제2 데이터 전송라인을 통해 제공되는 데이터 신호를 분기하여 상기 제1 및 제2 데이터 처리부에 전송하는 제5 및 제6 데이터 전송라인을 포함하는 것을 특징으로 하는 액정표시장치용 인쇄회로기판.
2. 제1항에 있어서,
   상기 제1 및 제2 데이터 전송 라인은 T 또는 Y 형태로 분기되는 것을 특징으로 하는 액정표시장치용 인쇄회로기판.
3. 제1항에 있어서,
   상기 제1 및 제2 데이터 전송라인은 각각 복수의 라인으로 구성되며,
   상기 제1 및 제2 데이터 전송라인을 이루는 각각의 복수의 라인의 사이에는 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지하기 위한 데이터 안정화 라인이 각각 배치되고,
   상기 데이터 안정화 라인에는 접지전압이 인가되는 것을 특징으로 하는 액정표시장치용 인쇄회로기판.
4. 삭제
5. 삭제
6. 삭제
7. 제1항에 있어서,
   상기 제1 및 제2 데이터 전송 라인은 다수의 홀에 의해 상기 제3 및 제4 데이터 전송 라인과 제5및 제6 데이터 전송라인에 각각 전기적으로 연결된 것을 특징으로 하는 액정표시장치용 인쇄회로기판.
8. 삭제
9. 삭제
10. 제1항에 있어서,
    상기 제1 및 제2 데이터 전송 라인을 통해 전송되는 상기 데이터 신호는 LVDS 신호인 것을 특징으로 하는 액정표시장치용 인쇄회로기판.
11. 화상을 표시하는 액정패널; 및
    상기 액정패널과 전기적으로 연결되고, 상기 액정패널을 구동하기 위한 다수의 부품이 실장되며, 외부로부터 제공되는 데이터 신호를 차동 신호(differential signaling) 방식을 사용하여 서로 다른 극성을 갖는 복수의 데이터 신호를 제1 데이터 전송라인과 제2 데이터 전송라인을 통해 출력하는 차동 신호 전송부;
    상기 차동 신호 전송부로부터 제공되는 데이터 신호를 수신하여 TTL 레벨의 신호로 변환하고, 상기 변환된 데이터 신호를 재구성하는 제1 및 제2 데이터 처리부;
    상기 제1 데이터 전송라인을 통해 제공되는 데이터 신호를 분기하여 상기 제1 및 제2 데이터 처리부에 전송하는 제3 및 제4 데이터 전송라인;
    상기 제2 데이터 전송라인을 통해 제공되는 데이터 신호를 분기하여 상기 제1 및 제2 데이터 처리부에 전송하는 제5 및 제6 데이터 전송라인; 및
    재구성된 데이터 신호를 수신받아 상기 액정패널의 구동에 적합하도록 상기 데이터 신호를 정렬하고, 상기 액정패널을 구동하기 위한 게이트 제어 신호 및 데이터 제어 신호를 생성하는 타이밍 제어부를 포함하는 액정표시장치용 인쇄회로기판을 포함하는 액정표시장치.
12. 제11항에 있어서,
    상기 제1 및 제2 데이터 전송 라인은 T 또는 Y 형태로 분기되는 것을 특징으로 하는 액정표시장치.
13. 제11항에 있어서,
    상기 제1 및 제2 데이터 전송라인은 각각 복수의 라인으로 구성되며,
    상기 제1 및 제2 데이터 전송라인을 이루는 각각의 복수의 라인의 사이에는 데이터 신호의 반사파에 의한 왜곡과 데이터 신호의 전압 레벨이 강하되는 것을 방지하기 위한 데이터 안정화 라인이 각각 배치되고,
    상기 데이터 안정화 라인에는 접지전압이 인가되는 것을 특징으로 하는 액정표시장치.
14. 삭제
15. 삭제
16. 삭제
17. 제11항에 있어서,
    상기 제1 및 제2 데이터 전송 라인은 다수의 홀에 의해 상기 제3 및 제4 데이터 전송 라인과 제5 및 제6 데이터 전송라인에 각각 전기적으로 연결된 것을 특징으로 하는 액정표시장치.
18. 삭제
19. 삭제
20. 제11항에 있어서,
    상기 제1 및 제2 데이터 전송 라인을 통해 전송되는 상기 데이터 신호는 LVDS 신호인 것을 특징으로 하는 액정표시장치.

Images