KR20080075887A - 열에너지를 전기에너지로 변환하기 위한 장치 - Google Patents

열에너지를 전기에너지로 변환하기 위한 장치 Download PDF

Info

Publication number
KR20080075887A
KR20080075887A KR1020087014932A KR20087014932A KR20080075887A KR 20080075887 A KR20080075887 A KR 20080075887A KR 1020087014932 A KR1020087014932 A KR 1020087014932A KR 20087014932 A KR20087014932 A KR 20087014932A KR 20080075887 A KR20080075887 A KR 20080075887A
Authority
KR
South Korea
Prior art keywords
metal
source
current source
transition metal
filter
Prior art date
Application number
KR1020087014932A
Other languages
English (en)
Other versions
KR101173333B1 (ko
Inventor
투마스 크리사
Original Assignee
크리사 리서치 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리사 리서치 인크. filed Critical 크리사 리서치 인크.
Publication of KR20080075887A publication Critical patent/KR20080075887A/ko
Application granted granted Critical
Publication of KR101173333B1 publication Critical patent/KR101173333B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142Energy conversion devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J45/00Discharge tubes functioning as thermionic generators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N3/00Generators in which thermal or kinetic energy is converted into electrical energy by ionisation of a fluid and removal of the charge therefrom
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Primary Cells (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

전류 소스 및 상기 전류 소스를 생산하기 위한 방법이 제공된다. 상기 전류 소스는 금속 소스와, 버퍼 층과, 필터와, 컬렉터를 포함한다. 금속 층과 반도체 층으로 전기적 연결이 제공되며, 자기장 어플라이어가 또한 제공될 수 있다. 상기 소스 금속은 전도대의 하단에서의 국소 상태와, 확률 증폭을 갖는다. 다양한 층의 상호작용은 자연 전류를 생성한다. 전류 소스를 가로지르는 전하의 움직임이 전압을 생성하며, 이는 균형을 이루는 역 전류가 나타날 때까지 상승된다. 부하가 전류 소스로 연결되는 경우, 전류는 부하를 통과하여 흐르고, 전력이 분산된다. 이에 대한 에너지는 전류소스의 열에너지로부터 기인하며, 장치는 냉각된다.

Description

열에너지를 전기에너지로 변환하기 위한 장치{DEVICE FOR CONVERTING THERMAL ENERGY INTO ELECTRICAL ENERGY}
본 출원은 2005년 12월 14일자 U.S. 가출원 60/750,575로부터 우선권을 주장하며, 상기 가출원은 본원에서 참조로서 인용된다.
본 발명은 전류 소스(current source)에 관한 것이다. 더 세부적으로는, 본 발명은 금속, 반도체 및 절연체를 포함하는 전류 소스에 관한 것이다.
고체에는, 다수의 에너지대(energy band)가 존재한다. 이들 에너지대는 가전자대(valence band)와 전도대(conduction band)를 포함한다. 상기 전도대는 가전자대보다 더 높은 에너지에서 존재한다. 각각의 에너지대는 대전된 캐리어(전자, 또는 홀)가 제공될 수 있는 다수의 상태를 포함한다. 반도체 및 절연체에서, 밴드갭(bandgap)에 의해, 전도대가 가전자대로부터 격리된다. 본질적으로, 상기 밴드갭에는 어떠한 상태(state)도 존재하지 않는다.
반도체 및 절연체에서, 어떠한 여기 조건 없는 0 온도에서, 가전자대의 상태는 전자들로 가득 차는데, 반면에, 전도대의 상태에는 홀(hole)로 가득 찬다, 즉, 전자가 비어있다. 다른 한편으로는, 금속에서, 전도대 및 가전자대가 동일하다. 따라서 금속은 매우 높은 전도성을 띄는데, 왜냐하면, 본질적으로 전자는 찬 상 태(populated state)에서, 빈 상태(unpopulated state)로 자유롭게 이동하기 때문이다. 한편, 이상적으로, 절연체, 또는 도핑되지 않는 반도체에서, 전도율은 상대적으로 낮은데, 왜냐하면, 전자가 가전자대를 완전히 채우고, 따라서 어떠한 상태도 전자가 이동해오기에 유효하지 않기 때문이다. 그러나 열적 여기(thermal excitation)로 인해서, 절연체, 또는 도핑되지 않은 반도체에 유한 전도율이 존재한다. 가전자대의 전자 중 일부는 밴드갭을 가로질러 전이하기에 출분한 에너지를 받는다. 전자가 전도대에 위치하면, 홀이 가전자대에 남겨질 수 있게 됨에 따라서, 이들은 전기를 이끌 수 있다. 밴드갭이 증가하면, 전도율은 기하급수적으로 감소한다. 따라서 전도대와 가전자대가 겹치기 때문에 밴드갭은 금속에서 0이다. 절연체에서의 밴드갭은 약 4eV 이상이며(가령, SiO2에서 8.0eV), 반도체에서는 0 내지 약 4eV이다.
에너지대는 운동량 공간(momentum space)에서 나타난다. 즉, 고체의 에너지대가 에너지의 유효 상태와 운동량 간의 관계로 나타난다. 그 밖의 다른 구조가 고체를 특징짓기에 유용하다. 예를 들어, 고체 물리학에서, 페르미면(fermi surface)은 고체의 다양한 측면을 설명하기 위해 종종 사용된다. 페르미면은 금속, 반금속, 반도체의 열, 전기, 자기, 광학 속성을 특징짓고, 예측하기 위해 사용되는 추상적인 경계, 또는 경계면이다. 상기 페르미면은 결정 고체를 형성하는 격자의 주기성(즉, 격자를 형성하는 요소들 간의 간격)과, 이러한 물질에서의 전자 에너지대의 점거에 관련되어 있다. 상기 페르미면은 운동량 공간에서 일정한 에너지의 면을 형 성한다. 절대 0에서 페르미면은 찬 상태에서 빈 상태를 분리한다. 물질의 전기적 속성은 페르미면의 형태에 의해 결정되는데, 왜냐하면, 전류는 페르미면 근방의 상태의 점거를 변경하기 때문이다.
다수의 전자 및 그 밖의 다른 장치가 금속, 절연체 및 반도체를 이용한다. 이러한 장치의 예로는 전류 소스를 포함한다. 전류 소스는 자신의 단자에 걸린 전압에 독립적으로 일정한 전류를 공급하는 장치이다. 이상적인 전류 소스는 특정 전류를 유지하기 위해 사용되는 전압을 생산한다. 다수의 전자 장치가 전류 소스를 유지하는 회로 배열을 사용한다.
전도대(conduction band), 상기 전도대의 하단에서 국소 상태(localized state) 및 확률 증폭(probability amplification)을 갖는 금속을 포함하는 소스(source)와, 상기 소스와 연결되는 필터(filter)와, 상기 필터를 통해 상기 소스와 연결되는 컬렉터(collector)를 포함하는 것을 특징으로 하는 전류 소스 및 상기 전류 소스를 생성하기 위한 방법이 제공된다.
도 1은 전류 소스의 하나의 실시예를 도시한다.
도 2a, 2b, 2c는 도 1의 소스의 하나의 실시예에서의 전자 전이를 도시한 대 다이어그램이다.
도 3a, 3b는 각각 도 1의 소스의 실시예에서, 여기 대 온도의 비에 대한 그래프, 최소 검출 온도 대 Ni 조성에 대한 그래프이다.
도 4a, 4b 및 4는 각각 도 1의 소스의 실시예에서, W, Pd 및 Ni에 대한 L 대 온도에 대한 그래프이다.
도 5a 및 5b는 도 1의 실시예에서의 소스 및 여러 다른 버퍼의 대 다이어그램이다.
도 6a, 6b, 6c는 서로 다른 전류 소스의 실시예의 대 다이어그램을 도시한다.
도 7a, 7b, 7c는 서로 다른 전류 소스의 실시예의 대 다이어그램 및 이에 연계된 등가 회로와 전류-전압 그래프이다.
도 8은 전류 소스의 하나의 실시예의 소스-버퍼-필터 구역의 대 다이어그램이다.
도 9는 전류 소스의 하나의 실시예의 소스-버퍼-필터 구역의 대 다이어그램이다.
전류 소스를 생산하기 위한 전류 소스 및 방법이 제공된다. 상기 전류 소스는 하나 이상의 금속 층과 반도체 층을 포함한다. 전기 연결은 금속 층과 반도체 층으로 제공되며, 자기장 어플라이어(magnetic field applier)가 제공될 수 있다. 층 간 상호작용이 자연 전류(spontaneous current)를 생산한다. 전류 소스를 가로질르는 전하의 이동이 전압을 생산하며, 이 전압은 균형을 이루는 역 전류가 나타날 때까지 상승된다. 부하가 전류 소스로 연결되는 경우, 전류가 부하를 통해 흐르며, 전력이 분산된다. 이에 대한 에너지는 전류 소스에서의 열에너지로부터 오며, 장치는 냉각된다.
도 1을 참조하여, 하나의 실시예에서, 전류 소스(100)가 4개의 층(102, 104, 106, 108)을 포함한다. 상기 4개의 층은 소스(102), 버퍼(104), 필터(106), 컬렉터(108)이다. 각각의 4개의 층은 하나 이상의 다른 층과 접촉한다. 즉, 소스(102)는 버퍼(104)와 접촉하고, 상기 버퍼(104)는 필터(106)와 접촉하며, 상기 필터는 컬렉터(108)와 접촉한다. 전류가 빠져나올 수 있는 리드(110)가 소스(102) 및 컬렉터(108)로 전기적으로 연결된다. 코일 등의 자기 공급원(120)을 통해, 층(102, 104, 106, 108)에 충분히 수직인 방향으로 자기장(B)이 적용될 수 있다.
층(102, 104, 106, 108)이 단일 층으로서 보여지지만, 이들 층(102, 104, 106, 108) 중 하나 이상은 다수의 층일 수 있다. 소스(102), 버퍼(104), 필터(106) 및 컬렉터(108)의 상호작용이 자연 전류(spontaneous current)를 생성한다. 전류 소스(100)를 가로지르는 전하의 움직임이 전압을 생성하며, 상기 전압은 균형을 이루는 역 전류가 나타날 때까지 상승한다. 부하(112)가 리드(110)를 통해 전류 소스(100)로 연결되는 경우, 전류가 부하(112)를 통해 흐르고, 전력이 분산된다. 이에 대한 에너지는 전류 소스(100)의 열에너지로부터 오며, 전류 소스(100)는 냉각된다.
소스(102)는 전도대의 하단(bottom)에서 국소 상태(localized state)를 갖는 금속, 또는 금속의 혼합물이다. 상기 전도대(202)의 하단(bottom)에서의 국소 상태(204)는 도 2a에서 개략적으로 나타나 있다. 페르미면 근방의 전자와 국소 상태 상에 포착된 국소 전자 사이의 상호작용이 때때로, 도 2b의 전이1로 나타는 바와 같이, 상기 국소 전자를 페르미면으로 올린다. 이 전이에 대한 에너지가 약 1 내지 6eV이며, 상기 국소 전자와 다수의 자유 전자와의 충돌 에너지로부터 온 것이다. 보통의 충돌은 전자를 국소 상태로 되돌리고, 도 2b의 전이2와 도 2c에서 도시된 바와 같이, 페르미면 이상의 과도 전자와 페르미면 이하의 과도 홀을 생산한다. 이들 활성 전자 및 홀이 전류의 소스일 수 있다. 국소 전자와 포논(phonon) 사이의 상호작용이 또한 국소 전자를 페르미면까지로 상승시킬 수 있다. 이러한 경우, 전이에 대한 에너지는 다수의 포논으로부터 온 것이다.
적합한 소스 금속은 둘 이상의 속성을 갖는다. 첫째로, 소스는 자신의 전도대의 하단에서 국소 상태(localized state)를 갖는다. 이들 상태는 전도대의 하단 이하에서, 약 0.01eV < E < 약 0.05eV의 에너지 E를 가져야 한다. 이들 상태의 개수는, 그들의 겹치는 부분이 적도록 충분히 낮아야 한다. 상태의 개수는 준위가 쇠퇴되지 않도록(즉, 전도대와 합쳐지는 불순물대(impurity band)로 확산되지 않도록) 충분히 작아야 한다는 말이다. 하나의 실시예에서, 농도는 약 1000ppm(part per million) 이하이다. 둘째로, 소스에서 도 2b에서 도시된 전이1이 발생하는 확률은 충분히 활성인 전자를 생성하기에 충분히 커야 한다. 금속의 국소 상태가 3가지 방식으로 생성될 수 있는데, 즉, 금속의 무질서화, 또는 작은 양의 불순물, 또는 자기장의 적용(도 1 참조)이 있다.
무질서계 금속(disordered metal)은 2개의 분류, 순금속과 혼합 금속으로 나눠질 수 있다. 전이 금속 및 희토류 금속의 원자가 부분적으로 채워진 d-껍질을 갖는다. 전이 금속은 원자 번호가 증가함에 따르는 내부 d 전자 궤도(또는 껍질)의 채움에 의해 특징 지워지는 원소이다. 전이 금속은 원자 번호 21 내지 30, 39 내지 48, 58 내지 80, 89 내지 112를 갖는 원소, 즉, 티타늄에서 구리까지의 원소와, IUPAC(International Union of Pure and Applied Chemistry) 주기율표에서 그 아래의 세로줄에 놓이는 원소를 포함한다.
전이 금속은 d 껍질의 불완전한 채움으로 인한 임의로 배향되는 자기 모멘트를 갖는다. 이들 껍질의 자기 모멘트의 임의의 배향은 이들 금속에서의 전도 전자에 대한 무질서한 전위를 생성할 수 있다. 특히, 하나의 원자에 대하여 하나의 전도 전자들이 가지게 되는 전위는, 이 원자와, 이 원자에 가장 가까운 이웃(the nearest neighbor)들의 자기 모멘트의 상대적 배향에 따라서 달라질 수 있다. 전이 금속의 대부분은 모든 원자가 12개의 가장 가까운 이웃(the nearest neighbor)을 갖는 결정 구조를 갖는다. 나머지 전이 금속의 대부분은 8개의 가장 가까운 이웃을 갖는 구조를 갖는다. 하나의 원자가 전도대의 하단 아래에서 E > 약 0.01eV를 갖는 국소 상태를 생산하기에 충분히 낮은 전위를 가질 수 있으며, 이 원자의 가장 가까운 이웃 중 9개는 상기 원자의 자기 모멘트와 함께 정렬(align)되는 자기 모멘트를 가지며, 3개는 원자의 자기 모멘트와 반-정렬(anti-align)된다. 임의로 정렬되는 모멘트를 이용하여, 국소 상태를 갖는 원자의 일부분이 앞서 나열된 조건을 만족시키기에 충분히 낮을 수 있다.
대부분의 d-껍질이 셋 이상의 가능한 배향을 갖기 때문에(j>1/2, 이때, j는 각운동량 양자수), 일반적인 상황은 더욱 복잡하다. 그러나 동일한 원리가 적용될 수 있다. Fe, Co 및 Ni의 강자성 금속(ferromagnetic metal)에서, T < Tc(퀴리온도) 동안 이웃의 자기 모멘트의 상대적 배향은 임의가 아니다. T=0에서, 모든 자기 모멘트가 정렬되고, 원자가 평균보다 더 낮은 전위를 가질 어떠한 가능성도 존재하지 않는다. 온도가 증가함에 따라서, 무질서가 증가한다. 임의의 온도 T0에서, 임의의 원자가 국소 상태를 갖는 것이 가능해진다. 온도가 더 증가하면, 국소 상태의 개수가 증가한다.
둘 이상의 금속의 혼합물에서, 서로 다른 원자의 임의의 포지션이 무질서한 전위를 생성할 수 있다. 혼합물은 서로에 대해서 규칙대로 분해되는 금속, 가령, Ni-Cu, Pd-Ag, Pt-Au를 포함할 수 있으며, 상기 금속은 규칙대로 혼합되지는 않지만, 혼합된 상태로 증착될 수 있다. 규칙대로 혼합되지 않는 금속의 예로는 Fe-Co 및 Ti-V가 있다.
무질서계 금속으로부터 불순물을 함유하는 금속으로 전환하면, 특정 금속의 일부 불순물이 국소 상태를 생성할 수 있다. 비-전이 금속(가령, 새로운 IUPAC 표기법에서의 2번째 세로줄 및 13-17번째 세로줄의 금속)에 대하여, 불순물 금속은 모체와 주기율표의 동일한 세로줄의 금속이어야 하며, 일반적으로 상기 세로줄에서 더 낮은 것이다. 예를 들어, Ga, 또는 In은 Al, 또는 K의 불순물로서 사용될 수 있으며, 또는 Rb가 Na의 불순물로서 사용될 수 있다. 그러나 또한 이러한 법칙에 예외가 있는데, 예를 들자면, Pb에서의 불순물 Bi가 국소 상태를 생성한다. 전이 금속에 대하여, 불순물 금속은 모체와 동일한 세로줄의 금속일 수 있으며, 또는 모체 의 세로줄의 오른쪽 세로줄의 금속일 수 있다. Ni에서의 Cu가 이러한 예가 된다.
불순물 원자의 농도는 1ppm에서부터, 고립된 국소 상태가 겹치고 합쳐져서 무질서한 국소 상태가 되는 값까지를 상한으로 하는 범위를 갖는다. 낮은 농도(<1000ppm)에 대하여, 생성된 활성 전자의 개수가 불순물의 농도에 비례한다.
불순물을 제공하기보다는, 외부 자기장이 적용되어, 전류 소스가 생성될 수 있다. 자기장이 금속에 적용되는 경우, 2차원으로 국소 상태, 이른바 란다우 상태(Landau state)가 전도대의 하단에서 생성된다. 란다우 상태(Landau state)를 생성하기 위해, 금속에는 무질서도가 충분히 제거된다. 예를 들어, 비-전이 금속의 순도가 약 99.9% 이상(가령 10ppm 미만)이어야 한다. 도 1에서 도시된 바와 같이, 소스(102)의 표면에 충분히 수직으로 자기장(B)이 적용된다.
보통, 전도대의 하단에서의 국소 상태에서의 전자가 페르미면까지로 여기되는 것은 극도로 드물게 발생한다. 확률 증폭(probability amplification)이라고 일컬어지는 프로세스를 통해, 이러한 사건의 빈도를 증가시키는 것이 가능하다. 확률 증폭은 전이 금속에서 이웃하는 원자들의 불완전한 d-껍질과 원자 격자(atomic lattice)의 열 진동(포논)의 상호작용의 결과로서 발생할 수 있다. 비-전이 금속에서, 교번 전기장(alternating electric field)과 비-평행 자기장(B)을 적용함으로써, 확률 증폭은 금속의 물리적 표면 가까이에서(가령 약 100Å 내에서) 발생될 수 있다.
주어진 금속에서, 확률 증폭 값이 각각의 대(band)의 전자에 대하여, 그리고 포논(phonon)에 대하여 할당될 수 있다. 예를 들어, S대와 D대를 갖는 전이 금속은 확률 증폭 값 PAS(S-대), PAD(D-대) 및 PAL(포논)을 갖는다. 많은 금속에서, 전자의 내재적 확률 증폭은 외부에서 발생되는 확률 증폭과 크게 비교되어, 적용된 자기장, 적용된 전기장, 온도 및 압력 등의 외부 요인에 본질적으로 독립적인 확률 증폭을 만든다. 하나의 전도대를 갖는 금속에 대하여, 전자에 대한 확률 증폭의 값은 전자가 원자에서 원자로 얼마나 자유롭게 이동하는가에 반비례하여 변한다. S-전자가 가장 자유롭게 이동하는데, 따라서 PAS가 상대적으로 작다. P-전자는 덜 자유롭게 이동하고, 따라서 PAP(P-대의 확률 증폭)는 더 크다. D-전자는 훨씬 덜 자유롭게 이동하며, 따라서 PAD는 훨씬 더 크다. 희토류 금속의 F-전자는 이동하기 매우 어려워서, 이들은 대(band)를 전혀 형성하지 않는다. 따라서 이러한 규칙은 이들에게 적용되지 않는다.
동일한 추세가 금속에서 금속으로 적용된다. Cr, Mo, W 그룹에서, d-전자는 자유롭게 이동하고, 따라서 PAD가 상대적으로 작다. PAD가 가장 큰 Ni, Pd, Pt 그룹에 이를 때까지, 주기율표에서 오른쪽으로 하나씩 이동함에 따라서, d-전자는 이동성을 덜 띄게되고, PAD는 증가하게 된다. 세로줄 내에서 동일한 변화가 존재한다. 5번째 가로줄의 원자의 d-껍질은 4번째, 또는 6번째 가로줄의 원자의 것보다 더 깊은 경향이 있다. 따라서 예를 들면, Pd의 PAD는 Ni, 또는 Pt의 PAD보다 더 크다. 둘 이상의 전도대를 갖는 금속에 대하여, 원자의 여러 다른 껍질의 전자들 간의 상호작용이 하나의 대(band)의 확률 증폭에 영향을 미칠 수 있다. s-껍질과 d-껍질 간의 상호작용 때문에, 전이 금속의 PAS는 비-전이 금속의 PAS보다 더 크다(그러나 PAD는 훨씬 작다). PAS는 가장 큰 PAD를 갖는 전이 금속에서 가장 클 것이 다.
포논 PAL과 전자의 확률 증폭은 외부 인자에 의해 영향을 받을 수 있다. 물리적 표면에 가까이에서(가령, 약 100Å 내에서) PAL이 얻어질 수 있는 한 가지 방법은, 앞서 언급된 바와 같이, 교번 E-장 및 B-장을 적용하는 것이다. 전기장 및 자기장이 서로에 대해 평행하지 않는다.
전기장을 적용하는 한 가지 방법은, 고 밀도의, 광학적으로 활성인 국소 포논 모드(localized phonon mode)를 갖는 물질을 하나 이상의 이웃하는 층(즉, 버퍼 층(104), 또는 필터 층(106))으로 갖는 것이다. 따라서 상기 물질은 진동하고, 교번 전기장을 발생시키는 다수의 대전된 원자를 갖는다. 이 교번 전기장은 소스(102)로의 짧은 간격만큼 침투할 수 있다. 대전된 원자의 진동의 통상적인 주파수는 약 1012 내지 1013㎐이다. 예를 들어, 약 1013㎐의 진동 주파수에 대하여, Cu는 200Å의 표면 깊이(skin depth)를 갖는다. 그 밖의 다른 금속에 대하여, 상기 깊이는 다를 수 있다.
자기장이 외부에서 적용될 수 있다. 여러 다른 실시예에서, 전류 소스(100)를 솔레노이드(120)(도 1에서 도시됨)에 위치시킴으로써, 또는 영국 자석을 근방에 위치시킴으로써, 자기장이 적용될 수 있다. 그 후, 적용되는 자기장의 강도를 변화시킴으로써, 소스(102)의 출력이 제어될 수 있다.
덧붙여, 확률 증폭이 온도와 함께 증가된다. 도 3a에서 도시되는 바와 같이, 낮은 온도에서의, 단위 시간 및 단위 체적 당 여기(excitation)의 횟수(dn/dt)는 검출가능한 한계 이하이다. 유한 턴-온(turn on) 온도 T0에서, dn/dt는 검출가능해지고, 온도에 따라서 빠르게 상승한다. 주어진 금속에 대한 T0의 값이 국소 상태의 속성과 확률 증폭의 효과성에 의해 결정된다. 특정 혼합물의 조성을 변화시킴으로써, 상기 혼합물에 대한 T0의 값은 지정 범위에 걸쳐 지속적으로 변할 수 있다. 예를 들어, Cu-Ni 합금에서, 50%Cu-50%Ni에 근접할 때, 무질서 정도가 가장 크다. Ni 원자만 불완전한 d-껍질을 갖고, 따라서, 확률 증폭은 Ni 함유량이 증감함에 따라 증가한다. 이러한 일련의 합금에 대한 T0 대(vs) 조성의 그래프가 도 3b에서 도시된 형태를 갖는다고 예측된다.
소스(102)의 두께는 수 원자 두께(약 10Å)에서 최대, 전체 전류 소스(100)에서 요망되는 두께까지 변할 수 있다. 약 100Å 이하의 두께에 대하여, 버퍼가 소스(102)의 하나의 측부, 또는 양 측부 상에서 사용될 수 있다.
전이 금속이 무질서와 확률 증폭을 갖기 때문에, 이들 모두는 소스 금속의 후보로서 고려될 수 있다. 전이 금속의 다수는 구현되기에는 너무 높은 턴온(turn on) 온도 T0를 갖는다. 턴온 온도 T0는 일련의 온도에서 열전도율, 전기 전도율 및 써모파워(thermopower)를 이용하여 결정될 수 있다. 더 세부적으로, 상기 턴온 온도 T0는 수식(1)을 이용하여 결정될 수 있다.
Figure 112008044115906-PCT00001
수식(1)에서, k는 금속의 열전도율(thermal conductivity)이며, r은 금속의 전기 저항률(electrical resistivity)이고, S는 금속의 써모파워(thermopower)이다. L은 고온에서 2.443 x 10-8의 값에 근접해야 한다. 이것과 상당한 오차를 갖는 7개의 금속이 Mo, W, Ni, Pd, Pt, Fe 및 Co이다. Pd, W 및 Ni에 대한 데이터가 표 1, 2a 및 2b, 3에서 나타나고, 도 4a, 4b, 4c에서 나타나 있다. 표에서의 ΔK는 측정된 L을 획득하기 위해, 금속에 존재하는 전도 전자로 인한 것에 추가되는 열전도율의 크기이다. 이러한 추가적인 열전도율이 격자 열전도율로부터 기인한 경우, 금속의 Debye 온도보다 더 큰 온도에 대한 그 값은 1/T에 비례해야 한다. 그러나 이들 7개의 금속이 바람직한 소스 금속을 만들 수 있지만, L 대 T 데이터만 홀로 사용하는 것은 사용할 금속을 배제할 수 없다. 국소 상태의 여기가 열 및 전기 전도율에 항상 영향을 미치는 것은 아니다. 금속의 혼합물이 동일한 방식으로 조사될 수 있다, Cu-Ni, Ag-Pd 및 Au-Pt 합금이 바람직한 소스 금속일 수 있다.
표 1 팔라듐(Pd)
Figure 112008044115906-PCT00002
표 2a 텅스턴(W)
Figure 112008044115906-PCT00003
표 2b 텅스턴
Figure 112008044115906-PCT00004
표 3 니켈(Ni)
Figure 112008044115906-PCT00005
표 2b는 일련의 온도 쌍에 대한 온도의 변화분(ΔK)의 비를 나타낼 뿐 아니라, 격자 열전도율에 의해서만 추출된 ΔK의 이론적 비(theoretical ratio)를 도시한다. W에 대하여, T=600K와 T=800K 사이에 상당한 오차가 시작된다. 이는 W, 600<T0<800K에 대한 T0의 적정한 값으로서 취해질 수 있다. 이 T0는 앞서 언급된 확률 증폭의 기법을 이용하여 더 낮아질 수 있다. Pd에 대하여, 모든 T>100K에 대하여 T가 증가함에 따라 ΔK가 증가한다. Pd에 대한 T0의 추정치는 T0<200K이다. Ni에 대하여, T<300K 인 T에 대하여, ΔK는 감소하고, T>300K인 T에 대하여 증가한다. Ni에 대하여 T0는 대략적으로 250<T0<350K로서 취해질 수 있다. Ni가 T=620K 이하에서 강자성을 띄기 때문에, 이러한 T0 값은 앞서 언급한 바와 같이, 국소 상태의 개수를 증가시킴으로써 결정될 수 있다. 370K 근처의 T0(Fe) 및 500K 근처의 T0(Co)를 갖고, Fe와 Co가 동일한 동작을 보여준다. 이들 3개의 강자성 금속의 작은 양의 불순물이 금속의 퀴리 온도(Curie temperature)를 감소시킬 수 있으며, 이는 또한 T0를 감소시킬 것이다. 이들 금속에 대한 T0의 추정치는 내부에 대한 것이다. 표면에 가까운 T0 값은 다를 수 있다, 즉, 일반적으로 표면 근방의 원자에 대한 확률 증폭이 더 낮을 가능성 때문에, 더 높을 수 있다.
전이 금속 가운데 소스 금속의 가장 바람직한 후보자일 수 있는 7개의 금속은 Mo, W, Ni, Pd, Pt, Fe 및 Co이다. 이들 금속에 대한 각각의 L 대 T 데이터가 여기(excitation)의 존재를 나타낸다. 이들 금속 중 하나와 동일한 세로줄에 있지만, 여기에 대한 어떠한 증거도 보여주지 않는 L 대 T 데이터를 갖는 전이 금속이 또한 가능성을 가질 수 있다. 이들 금속은 Cr, Ru, Rh, Os 및 Ir을 포함한다. 나머지 전이 금속은 이미 언급된 금속보다 더 적합하지 않는 후보자일 수 있다.
고립된 불순물 원자(isolated impurity atom)를 갖는 소스 금속이 이미 논의되었다. 호스트 금속(host metal)이 전이 금속인 경우, 확률 증폭은 상기 금속에 내재될 수 있다. 호스트 금속이 무질서를 생성하는 불순물을 갖지 않는 비-전이 금속인 경우, 확률 증폭은 금속의 외부로부터 제공될 수 있다. 자기장에 의해, 국소 상태가 생성되는 경우, 자기장의 적용 없이, 금속에서 본질적으로 무질서가 제거된다. 이 경우, 임의의 순수 비-전이 금속이 사용될 수 있으며, 그 예로는 Al, 또는 Sn이 있다. 란다우 상태(Landau state)를 생성하는 자기장이 확률 증폭에서 사용될 수 있다.
버퍼(104)에 대해 살펴보면, 페르미 에너지로부터 멀리 떨어진 과도 전자(excess electron) 및 과도 홀(excess hole)의 인지할 수 있는 조각이 소스(102)의 표면에 도달하도록, 버퍼(104)에 의해서, 소스(102)에서의 여기 프로세스가 소스(102)의 표면에 충분히 가깝게 발생할 수 있다. 이러한 것이 발생하기 위해서, 국소 상태가 위치하는 소스(102)의 전도대의 하단이 버퍼(104)의 금지대(forbidden band)와 정렬된다. 적합한 버퍼(104)는 금속, 또는 절연체, 또는 반도체일 수 있다. 상기 버퍼(104)는 충분히 얇아서(약 10 내지 50Å), 활성 전하의 실질적 조각(전자, 또는 홀)이 필터(106)를 터널링(tunneling)할 수 있다. 예를 들어, 버퍼(104)가 절연체인 경우, 소스(102)로부터의 전하가 버퍼(104)를 통과해 필터(106)로 관통할 수 있다.
두 가지 경우가 도 5a 및 도 5b에서 설명된다. 도 5a는 특정 소스에 대한 버퍼로서 적합하지 않는 물질의 대(band) 다이어그램을 도시한다. 도 5a에서 도시된 바와 같이, 소스(102)의 전도대의 국소 상태 및 하단이 버퍼(104)의 전도대와 정렬되며, 소스(102)의 전도대의 상단(top)과 버퍼(104)는 에너지(ΔE1)만큼 차이가 난다. 버퍼(104)를 형성하는 물질의 존재가 소스(102)에서 경계부에 가깝게 여기(excitation)가 발생하는 상태를 파괴한다. 이 경우, 그래프에서 나타나는 바와 같이, 활성 전자(energetic electron)의 개수가 경계부로부터의 간격에 따라서 증가한다. 도 5b에서 도시되는 바와 같이, 국소 상태와 소스(102)의 전도대의 하단은 에너지(ΔE2)만큼 차이나며, 소스(102)의 전도대의 상단과 버퍼(104)는 정렬된다. 필터(106)의 대(band)가 소스(102)와 올바르게 정렬되는 경우, 버퍼(104)는 생략될 수 있고, 필터(106)가 버퍼 기능을 수행할 수 있다. 이 경우, 도시되는 바와 같이, 활성 전자의 개수는 경계부로부터의 간격에 따라서, 일정하다.
필터(106)를 다시 참조하면, 필터(106)는 소스(102)로부터의 높은 에너지를 갖는 전하를 전도하고, 페르미면에 가까운 전자의 흐름을 차단하는 기능을 수행한다. 하나의 실시예에서, 필터(106)는 반도체, 가령, 원소 반도체(elemental semiconductor)(예를 들면, Si, 또는 Ge), 또는 화합물 반도체(compound semiconductor)(예를 들어, Ⅲ-Ⅴ 반도체)를 포함한다. 대안적으로, 필터(106)는 SiO2, CaO, 또는 AIN 등의 절연체를 포함할 수 있다. 다양한 실시예에서, 필터(106)는 그 밖의 다른 전하 캐리어는 차단하면서, 높은 에너지의 전자, 또는 홀을 전도할 수 있다. 예를 들어, 하나의 실시예에서, 필터(106)는 높은 에너지의 전자를 전도하고, 그 밖의 다른 모든 전하를 차단한다. 또 다른 실시예에서, 상기 필터(106)는 높은 에너지의 홀을 전도하고, 나머지 모든 전하를 차단한다. 또 다른 실시예에서, 높은 에너지의 전자와 높은 에너지의 홀이 모두 필터(106)를 통과한다. 이 마지막 경우에서, 전류 소스(100)의 출력 전류의 극성(polarity)이 결정되고, 이는 전하 캐리어에 따라 좌우된다. 이들 실시예는 도 6에 관련하여 이하에서 더 상세히 설명된다.
컬렉터(collector, 108)는 금속, 또는 진하게 도핑된 반도체(heavily doped semiconductor)(가령, 약 1017cm-3, 또는 그 이상의 도펀트로 도핑)일 수 있고, 약 10Å 이상의 임의의 두께일 수 있다. 외부 전기 연결이 컬렉터(108)로 만들어지는 경우, 약 1 미크론 이상의 두께를 가져야 한다. 컬렉터(108)는 일부 경우에서, 반도체 필터(106)와의 옴 접합(ohmic contact)을 만들도록 선택할 수 있고, 그 밖의 다른 경우에서, 정류 접합(rectifying contact)을 만들도록 선택할 수 있다. 도 8에서 나타나는 바와 같이, 페르미 준위의 표면 상태 고정((surface state pinning))이 금속과 반도체 간의 장벽의 크기를 결정한다. 이 경우에서, 필터(106)의 컬렉터 측부를 진하게 도핑함으로써, 필터(106)와 컬렉터(108) 간의 옴 접합이 만들어질 수 있다. 도 9에서 도시된 바와 같이, 버퍼 층 측부 상의 반도체를 가볍게 도핑함으로써, 버퍼-필터 경계부에서 정류 접합이 만들어질 수 있다. 이 경우, 컬렉터 금속의 선택은 이웃하는 층과의 화합성(compatibility)을 기초로 하여 이뤄질 수 있다. 예를 들어, Sn이 바람직한 선택일 수 있다.
필터(106)가 Ⅱ-Ⅵ 반도체, 또는 표면 상태 고정(surface state pinning)을 갖지 않는 그 밖의 다른 반도체인 경우, 반도체와 금속 간의 접합의 속성은 금속의 페르미 준위의 상대적 위치와, 반도체의 전도대 및 가전자대 에지(edge)에 의해 결정될 수 있다. 예를 들어, Pd 및 Pt는 ZnO와 정류 접합을 형성한다. Sn 및 Al은 ZnO와 옴 접합을 형성한다.
소스 금속의 여기 프로세스에 의해, 페르미 에너지로부터 멀리 떨어진 곳에서, 균형 상태의 통계적 수단에 의해 예측된 것보다 더 많은 전자 및 홀이 존재할 수 있다. 상기 버퍼(104)에 의해, 이들 활성 전하가 소스(102)의 표면에 도달할 수 있고, 버퍼(104)를 통과하여, 필터(106)에 도달할 수 있다. 필터(106)에 의해, 높 은 에너지의 전하 중 일부가 걸러져서, 컬렉터(108)에 도달할 수 있다. 상기 컬렉터(108)는 일반적인 금속이기 때문에, 필터(106)를 통과할 수 있는 높은 에너지의 전하의 과잉분을 갖지 않는다. 결과적으로, 전하가 컬렉터(108)에 쌓이고, 전기장이 필터(106)에서 전개된다. 상기 전기장은 반대 방향 전개로 균형을 이루는 전류(balancing current)가 흐를 때까지 커진다. 전기장이 너무 커지면, 반도체에서 파괴(breakdown)가 발생하여, 필터링 기능이 망가진다.
덧붙이자면, 필터(106) 및 컬렉터(108)에 의해, 충분한 역 전류(reverse current)가 흘러서, 파괴(breakdown)가 발생하지 않는다. 이는 많은 방법으로 이뤄질 수 있다. 반도체가 충분히 얇은 경우(약 50Å), 컬렉터(108)에서 버퍼(104)(또는 소스(102))로의 터널링(tunneling)이 발생할 수 있다. 반도체가 충분한 결함을 가질 때, 가령 비정질 실리콘, 또는 게르마늄일 때, 금지대의 중앙에서, 결함 상태가 발생할 수 있다. 컬렉터 금속이 필터 층 반도체와 옴 접합을 형성하는 경우, 쇼트키 다이오드(Schottky diode)가 형성된다. 컬렉터에 전하가 쌓일 때, 상기 쇼트키 다이오드는 컬렉터-소스 방향에서 순방향 바이어스되며, 균형을 이루는 역 전류가 전개될 수 있다.
필터(106)의 반도체가 도핑되지 않는 경우, 따라서, 내재적으로 높은 저항값을 갖는 경우, 필터(106)의 두께는, 출력 전류에 불안정함을 유발할 공간-전하 효과(space charge effect)를 방지하도록 약 100 내지 200Å으로 제한된다. 반도체가 도핑되거나, 낮은 저항값을 갖는 경우, 두께는 약 100Å 이상일 수 있다.
가능한 반도체로는 Si, Ge, GaAs, AlAs, AlSb, SnO2 등일 수 있다. 사용될 수 있는 절연체는 MgO 및 CaO를 포함한다. 또한 반도체가 앞서 언급된 바와 같이 확률 증폭을 제공하는 경우, 다수의 국소 포논 모드(localized phonon mode)를 갖는다. 혼합 반도체는, AlxGa1 - xAs, 또는 AlAsxSb1 -x, 또는 ZnOxS1-x를 포함하며, 이때, x는 약 0.25 내지 0.75에서 변할 수 있다. 이들 혼합물은 바람직한 반도체이지만, 다수의 국소 모드(localized mode)를 갖는 무질서한 포논 스펙트럼을 갖는다. 상기모드는, 외부에서 적용되는 자기장과 조합될 때, 소스의 확률 증폭을 제공하는 교번 전기장을 제공한다. 더 복잡한 반도체, 예를 들어, 유기 반도체가 또한 사용될 수 있다.
앞서 언급된 바와 같이, 전류 소스(100)는 일련의 얇은 금속 및 반도체, 또는 절연체의 층(102, 104, 106, 108)을 포함한다. 상기 층(102, 104, 106, 108)들이 서로 접촉하도록, 이들은 진공 증착에 의해 조립될 수 있다. 여러 다른 진공 증착 기법이 전류 소스(100)의 조립에 적합할 수 있다. 이들 진공 증착 기법은 스퍼터링(sputtering), 화학 기상 증착(chemical vapor deposition) 및 전자 빔 증발증착(electron beam evaporation)을 포함한다.
증착은 진공 챔버에서 발생한다. 상기 챔버는 진공상태를 유지토록 할 수 있는 베셀(vessel)을 포함한다. 또한 상기 챔버는 전류가 챔버 내부의 와이어로 유입될 수 있게 해주는 전기적 피드쓰루(electrical feedthrough)와, 진동 튜빙(vacuum tubing)과 진공 펌프로의 밸브를 통해 연결된 베셀 내부의 표적이 이동할 수 있게 해주는 모션 피드쓰루(motion feedthrough)를 갖는다. 상기 진공 챔버는 증착 동안, 약 10-6 torr 이하의 진동 상태를 유지한다. 증발될 물질이, 예를 들어, 텅스턴 필라멘트로 만들어진 원뿔형 바스켓에 위치된다. 증발될 물질이 와이어, 또는 호일의 형태인 경우, 이들은 단순히 텅스턴 필라멘트 둘레에 감길 수 있다. 텅스턴 필라멘트의 하나의 단부가 전기적 피드쓰루로 연결되며, 상기 텅스턴 필라멘트의 나머지 단부는 베셀의 벽으로 연결되어, 전기 접지로서 기능한다. 상기 전기적 피드쓰루에 외부로부터 전압이 적용되는 경우, 필라멘트를 통하는 전류 흐름이 상기 필라멘트와, 상기 필라멘트와 접촉하는 물질을 가열한다. 충분한 전류가 있으면, 상기 물질은 증발하기 충분할 만큼 뜨거워진다. 진공에서 이뤄지기 때문에, 원자가 모든 방향으로 충분히 균일하게 방출된다. 표적은 모션 피드쓰루에 연결되는 캐리어 상에 위치하여, 증발된 물질을 수용하기 위한 적합한 위치로 이동할 수 있다. 대략적으로, 물질이 모든 방향으로 충분히 균일하게 방출되기 때문에, 표적에 충돌하는 양, 즉 층의 두께가, 단순한 기하학과, 바스켓 속의 물질의 양 및 상기 바스켓에서 표적까지의 간격에 대한 지식으로부터 계산되어질 수 있다. 하나의 층의 증착이 완료될 때, 상기 y적이 새로운 위치로 이동되고, 전류가 다음 층을 위한 물질을 갖고 있는 또 다른 바스켓으로 흐르고, 절차가 반복된다. 이러한 방식으로, 경계부에서 많은 양의 불순물이 발생하지 않고, 층이 조립된다. 증착되는 물질이 표적을 불균일하게 코팅할 수 없고, 표적의 상부 상에 고립부(island)를 형성하기 때문에, 인접하는 층을 위한 물질이 세심히 선택된다. 특히 매우 얇은 층에 대하여 그러하다.
예시적인 장치로는 그 위에 층들의 시퀀스가 형성되는 강철 기판이 있다. 이들 층들은 1000Å의 Sn, 100Å의 Ge, 30Å의 Pb 및 1000Å의 Pd를 포함한다. 상기 30Å의 Pb는 버퍼를 형성한다. 상기 시퀀스는 원하는 만큼 여러 번 반복될 수 있다. 이 시퀀스의 요망 횟수만큼의 반복 후에, 1미크론의 Sn의 최종 층이 증착된다. 물질을 재충전하기 위해 진공 상태가 깨지는 경우, 이는 Pd 증착 후에 이뤄질 수 있다. 이는 PdO의 얇은 층(약 20Å의 층)을 Pd 층과 다음 Sn 층 사이로 삽입시킬 것이다. 1000Å의 Sn 층이 컬렉터 층을 형성하고, Ge는 필터를 형성하고, 30Å의 Pb 층이 버퍼를 형성하며, Pd가 소스를 형성한다.
강철 기판은 약 1㎝의 직경을 갖는 종래의 강철 와셔일 수 있다. 예를 들어, 상기 강철 기판은 세정되고, 증류수로 헹궈지며, 질소 기체를 이용하여 건조된다. 또한 강철 기판은 온당한 밝기로 빛나도록, 부드러운 면섬유를 이용하여 버핑(buffing)가공될 수 있다. 단일 층, 예를 들어 Sn이 증착될 수 있다. 이 층이 접착제(가령, 셀로판 테이프(Scotch tape) 조각)에 의해 제거될 수 있는 경우, 상기 기판은 다시 세정된다.
적합한 세정 후에, 캐리어 상으로 디스크(disk)가 위치하고, 증착 물질이 바스켓 속에, 또는 와이어 상에 위치된다. 앞서 언급된 층들을 증착하기 위해, Sn이 바스켓 속에 위치되고, Ge가 바스켓 속에 위치되고, Pb가 바스켓 속에 위치되고, Pd 와이어가 텅스턴 필라멘트 둘레를 감싼다. 이 시스템은 비워지고, 10-6 torr의 진공상태가 얻어질 때까지 지속적으로 펌핑된다. 진공 시스템의 하나의 예시에서, 이는 약 2시간 정도 소요한다.
앞서 언급된 진공상태가 얻어질 때, 증착이 시작될 수 있다. 첫째, 1000Å의 Sn이 증착되고, 100Å의 Ge가 증착되며, 30Å의 Pb가 뒤따른다. 이 단계에서 Ge는 비정질 형태로 존재한다. 30분 동안 기판이 400K까지로 가열되어, 비정질 Ge가 다결정 Ge 층으로 변화될 수 있다. 다결정 Ge 층을 형성한 후, 1000Å의 Pd가 증착되며, 여기서 Pd는 Ag로 도핑된다. 이러한 시퀀스를 반복하기 위해, 챔버가 개방되고, Sn, Ge, Pb 및 Pd로 재충전된다. 상기 챔버는 비워지며, 시퀀스가 반복된다. 완료하기 위해, 1미크론의 Sn 층이 증착된다. 그 후, 전기적 연결을 만들기 위해, 금속 전도체가 디스크의 상부와 하부에, 전도성 에폭시를 이용하여 부착되거나, 또는 납땜된다.
도 6a, 6b, 6c가 서로 다른 전류 소스의 실시예의 대(band) 다이어그램을 도시한다. 이들 각각의 실시예에서, 소스(102)의 전도대의 상단이 컬렉터(108)의 전도대의 상단과 정렬된다. 도 6a에서 도시되는 실시예에서, 소스(102)에서 여기 상태 전자가 버퍼(104)를 터널링(tunneling)하고, 필터(106)를 가로질러 이동하여, 컬렉터(108)의 전도대의 비어 있는 부분에 도달한다. 나타나는 바와 같이, 필터(106)의 가전자대의 상단은 소스(102)의 전도대의 하단 아래에 위치한다(즉, 필터의 가전자대가 소스의 전도대보다 더 낮은 에너지를 갖는다). 다시 말하자면, 반도체, 또는 절연체인 필터(106)의 밴드갭의 하단이 소스(102)의 전도대의 하단 아래에 위치한다. 따라서 필터(106)의 밴드갭에 어떠한 상태도 존재하지 않기 때문 에, 전자의 여기로 인해서 소스(102)에서 발생되는 홀이 소스(102)에 남아 있는다.
그러나 도 6b에서 도시된 실시예에서, 필터(106)의 가전자대가 소스(102)의 전도대의 하단 위로 뻗어 있고, 반면에, 전도대의 하단이 여기 상태의 전자의 에너지보다 더 높은 에너지에서 위치한다. 따라서 소스(102)의 홀이 버퍼(104)를 통과하고, 필터(106)를 가로질러 이동하여, 컬렉터(108)의 전도대의 찬 부분(occupied part)으로 도달하며, 반면에, 필터(106)의 밴드갭에는 어떠한 상태도 존재하지 않기 때문에, 소스(102)에서 발생된 여기 상태의 전자가 소스(102)에 남아 있는다.
도 6c에서 도시된 실시예에서, 소스(102)에서의 여기 상태의 전자와 국소 상태에 남겨진 홀 모두 버퍼(104)를 터널링하여, 필터(106)를 가로질러 이동한다. 전자는 컬렉터(108)의 전도대의 비어 있는 부분에 도달하고, 홀은 컬렉터(108)의 전도대의 찬 부분으로 이동한다. 나타나는 바와 같이, 필터(106)의 가전자대의 상단이 소스(102)의 가전자대의 하단 위에 존재하고, 필터(106)의 전도대의 하단이 소스(102)에서의 여기 상태의 전자의 에너지 준위보다 낮도록, 필터(106)의 밴드갭은 충분히 작다.
도 7a, 7b 및 7c는 여러 다른 전류 소스의 대(band) 다이어그램과, 이에 연계된 등가 회로와 전류-전압 그래프를 도시한다. 도 7a에서 도시되는 바와 같이, 전자는 소스(102)에서 컬렉터(108)의 전도대의 빈 부분으로 이동하여, 순방향 전류 I0를 형성한다. 덧붙이자면, 컬렉터(108)의 전도대의 찬 부분의 전자가 컬렉터(108)에서부터, 필터(106)의 밴드갭을 통해, 소스(102)의 컬렉터로 터널링하며, 이로 인 해서, 역 전류 IT가 형성된다. 역 전류 IT의 크기는, 컬렉터(108)의 전도대의 찬 부분의 상단과 필터(106)의 전도대의 하단의 에너지의 차이인 전류 소스(100)에 걸리는 전압에 비례하며, 필터(106)의 두께가 증가함에 따라 기하급수적으로 감소한다. 전류 소스(100)의 등가 회로 다이어그램이 병렬 연결된 저항(R)(전류 소스(100)의 저항)을 갖는 이상적인 전류 소스처럼 보이기 때문에, 전류 소스(100)에 걸리는 전압이 저항(R)과 선형으로 비례한다. 따라서 순방향 전류 I0가 일정한 동안, 역 전류 IT가 전류 소스(100)에 걸린 전압 V0에 따라서 선형으로 증가한다.
도 7b에서 도시되는 바와 같이, 역 전류를 일으키는 또 다른 수단은 필터(106)의 밴드갭에서의 결함 호핑(hopping)에 의해 발생되는 전류이다. 즉, 가령 필터(106)의 격자의 불완전으로 인해 필터(106)에 결함이 존재하고, 이들 결함이 밴드갭에서 결함 상태(defect state)를 만드는 경우, 결함 전류 ID가 발생될 수 있다. 도 7a와 유사하게, 도 7b의 전류 소스(100)의 등가 회로 다이어그램도 병렬 연결된 저항(R)(전류 소스(100)의 저항)을 갖는 이상적인 전류 소스처럼 보인다. 따라서 순방향 전류 I0가 일정한 동안, 역 전류 ID는 전류 소스(100)에 걸린 전압 V0에 따라 선형으로 증가한다.
도 7c에서 도시된 바와 같이, 역 전류를 일으키는 또 다른 수단은, 소스(102)와 컬렉터(108)가 존재함으로써 필터(106)에서 확립된 내부 전기장에 의해 발생되는 전류이다. 즉, 전류 소스(100)가 조립될 때, 필터(106)의 전도대 및 가전 자대 에지가 컬렉터(108)와 (존재할 경우) 버퍼(104) 사이의 경계부에서 고정될 수 있다. 이로 인해서, 소스(102) 및 컬렉터(108)의 전도대가 정렬되고, 이에 따라서 내부 전기장을 확립할 때, 필터(106)의 전도대 및 가전자대가 휘어질 수 있다. 이 경우, 도 7c의 전류 소스(100)의 등가 회로 다이어그램이 병렬 연결된 다이오드(D)(전류 소스(100)의 저항)를 갖는 이상적인 전류 소스처럼 보인다. 순방향 전류 I0가 일정한 동안, 다이오드의 전류가 전압에 따라서 기하급수적으로 증가하기 때문에, 역 전류 IDIODE가 전류 소스(100)에 걸린 전압 V0에 따라서 선형으로 증가한다.

Claims (40)

  1. - 전도대(conduction band)와, 상기 전도대의 하단에서 국소 상태(localized state)와, 확률 증폭(probability amplification)을 갖는 금속을 포함하는 소스(source),
    - 상기 소스와 연결되는 필터(filter),
    - 상기 필터를 통해 상기 소스와 연결되는 컬렉터(collector)
    를 포함하는 것을 특징으로 하는 전류 소스.
  2. 제 1 항에 있어서, 상기 금속은 무질서계 금속(disordered metal)을 포함하는 것을 특징으로 하는 전류 소스.
  3. 제 2 항에 있어서, 상기 금속은, 여러 다른 금속의 원자가 임의로(randomly) 배치되어 있는 다수의 여러 다른 금속을 포함하는 것을 특징으로 하는 전류 소스.
  4. 제 1 항에 있어서, 상기 금속은 순수 전이 금속(pure transition metal)을 포함하는 것을 특징으로 하는 전류 소스.
  5. 제 1 항에 있어서, 상기 금속은 불순물(impurity)을 포함하는 것을 특징으로 하는 전류 소스.
  6. 제 5 항에 있어서,
    상기 금속이 비-전이 금속(non-transition metal)인 경우, 상기 불순물은 주기율표에서 상기 비-전이 금속과 동일한 세로줄에 속하고,
    상기 금속이 전이 금속인 경우, 상기 불순물은 상기 전이 금속과 동일한 세로줄에 속하거나, 상기 전이 금속이 속한 세로줄의 오른쪽에 위치하는 세로줄에 속하는 것을 특징으로 하는 전류 소스.
  7. 제 5 항에 있어서, 상기 금속은 납을 포함하며, 상기 불순물은 비스무트를 포함하는 것을 특징으로 하는 전류 소스.
  8. 제 1 항에 있어서,
    - 자기장을 소스에 수직으로 적용하기 위한 자기장 소스를 더 포함하며, 이때 금속에서 무질서성(disorder)이 제거되는 것을 특징으로 하는 전류 소스.
  9. 제 8 항에 있어서, 소스에 교번 전기장(alternating electric field)을 적용하기 위한 전기장 소스를 더 포함하며, 이때, 상기 전기장은 상기 자기장과 평행하지 않는 것을 특징으로 하는 전류 소스.
  10. 제 9 항에 있어서, 상기 전기장 소스는 상기 소스에 이웃하는 층을 포함하 며, 이때 상기 이웃하는 층은 고밀도의 광학적 활성 국소 포논 모드(localized phonon mode)를 갖는 것을 특징으로 하는 전류 소스.
  11. 제 1 항에 있어서, 소스와 필터 사이에 위치하는 버퍼를 더 포함하며, 상기 버퍼는 금속, 또는 반도체, 또는 절연체 중 하나 이상을 포함하는 것을 특징으로 하는 전류 소스.
  12. 제 11 항에 있어서, 상기 버퍼의 두께는 10 내지 50Å인 것을 특징으로 하는 전류 소스.
  13. 제 1 항에 있어서, 다수의 구조물이 그 위에 형성되는 기판을 더 포함하며, 이때 각각의 구조물은 소스, 필터 및 컬렉터를 포함하는 것을 특징으로 하는 전류 소스.
  14. 제 1 항에 있어서, 상기 금속은 비-전이 금속이며, 상기 확률 증폭은 상기 금속의 물리적 표면의 100Å 이내에서 생성되는 것을 특징으로 하는 전류 소스.
  15. - 전도대(conduction band)와, 상기 전도대의 하단에서 국소 상태(localized state)와, 확률 증폭(probability amplification)을 갖는 금속을 포함하는 소스(source),
    - 상기 소스에 접촉하는 버퍼(buffer)로서, 대전된 캐리어(charged carrier)를 통과시키기 위한 두께를 갖는 상기 버퍼,
    - 상기 버퍼와 접촉하는 반도체 필터(semiconductor filter), 그리고
    - 상기 필터와 접촉하는 컬렉터(collector)
    를 포함하는 것을 특징으로 하는 전류 소스.
  16. 제 15 항에 있어서, 상기 금속은 무질서계 금속(disordered metal)을 포함하는 것을 특징으로 하는 전류 소스.
  17. 제 16 항에 있어서, 상기 금속은, 여러 다른 금속의 원자가 임의로(randomly) 배치된 다수의 여러 다른 금속을 포함하는 것을 특징으로 하는 전류 소스.
  18. 제 15 항에 있어서, 상기 금속은 순수 전이 금속(pure transition metal)을 포함하는 것을 특징으로 하는 전류 소스.
  19. 제 15 항에 있어서, 상기 금속은 불순물(impurity)을 포함하며,
    상기 금속이 비-전이 금속(non-transition metal)인 경우, 상기 불순물은 주기율표에서 상기 비-전이 금속과 동일한 세로줄에 속하며,
    상기 금속이 전이 금속인 경우, 불순물은 전이 금속과 동일한 세로줄에 속하 거나, 상기 전이 금속의 세로줄의 오른쪽에 위치하는 세로줄에 속하는 것을 특징으로 하는 전류 소스.
  20. 제 15 항에 있어서, 자기장을 상기 소스에 수직으로 적용하기 위한 자기장 소스와, 교번 전기장(alternating electric field)을 적용하기 위한 전기장 소스를 더 포함하며, 이때, 상기 전기장은 상기 자기장과 평행하지 않고, 금속에서 무질서성(disorder)이 제거되는 것을 특징으로 하는 전류 소스.
  21. 제 20 항에 있어서, 상기 버퍼는 고밀도의 광학적 활성 국소 포논 모드(localized phonon mode)를 가지며, 상기 전기장 소스가 상기 버퍼를 포함하는 것을 특징으로 하는 전류 소스.
  22. 제 21 항에 있어서,
    - 다수의 구조물이 그 위에 형성되는 기판
    을 더 포함하며, 이때, 각각의 구조물은 소스, 버퍼, 필터 및 컬렉터를 포함하는 것을 특징으로 하는 전류 소스.
  23. 전류 소스(current source)를 형성하는 방법에 있어서, 상기 방법은
    - 소스(source)를 기판 상에 증착하는 단계로서, 이때 상기 소스는 전도대(conduction band)와, 상기 전도대의 하단에서 1000ppm 이하의 국소 상 태(localized state)와, 확률 증폭(probability amplification)을 갖는 금속을 포함하는 단계,
    - 상기 소스 상에 필터를 증착시키는 단계, 그리고
    - 상기 필터 상에 컬렉터를 증착시키는 단계
    를 포함하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  24. 제 23 항에 있어서,
    - 필터를 증착시키기에 앞서서, 상기 소스 상에 버퍼를 증착시켜서, 상기 버퍼를 상기 소스와 상기 필터 사이에 배치시키는 단계
    를 더 포함하며, 상기 버퍼는 반도체, 또는 절연체 중 하나 이상을 포함하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  25. 제 23 항에 있어서, 상기 금속은 무질서계 금속(disordered metal)을 포함하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  26. 제 25 항에 있어서, 상기 금속은, 여러 다른 금속의 원자가 임의로(randomly) 배치된 다수의 여러 다른 금속을 포함하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  27. 제 23 항에 있어서, 상기 금속은 순수 전이 금속(pure transition metal)인 것을 특징으로 하는 전류 소스를 형성하는 방법.
  28. 제 23 항에 있어서, 상기 금속은 불순물(impurity)을 포함하며,
    상기 금속이 비-전이 금속(non-transition metal)인 경우, 상기 불순물은 주기율표에서 상기 비-전이 금속과 동일한 세로줄에 속하며,
    상기 금속이 전이 금속인 경우, 불순물은 전이 금속과 동일한 세로줄에 속하거나, 상기 전이 금속의 세로줄의 오른쪽에 위치하는 세로줄에 속하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  29. 제 23 항에 있어서,
    - 자기장을 소스에 수직으로 적용하기 위한 자기장 소스를 제공하는 단계
    를 더 포함하며, 이때, 상기 금속에서 무질서성(disorder)이 제거되는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  30. 제 29 항에 있어서, 상기 소스에 이웃하는 층은 교번 전기장(alternating electric field)을 상기 소스로 적용하는 전기장 소스를 포함하며, 이때, 상기 전기장은 상기 자기장과 평행하지 않고, 상기 이웃하는 층은 고밀도의 광학적 활성 국소 포논 모드(localized phonon mode)를 갖는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  31. 제 23 항에 있어서, 상기 금속은 비-전이 금속이며, 확률 증폭은 금속의 물리적 표면의 100Å 이내에서 생성되는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  32. 제 23 항에 있어서, 소스, 필터 및 컬렉터의 증착은 진공 챔버의 진공 상태 하에서 수행되는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  33. 제 23 항에 있어서,
    - 기판 상에 다수의 구조물을 증착시키는 단계
    를 더 포함하며, 이때, 각각의 구조물은 소스, 필터 및 컬렉터를 포함하는 것을 특징으로 하는 전류 소스를 형성하는 방법.
  34. - 다수의 층을 포함하는 전류 소스,
    - 상기 층들로 연결되는 부하(load)
    를 포함하는 장치에 있어서, 이때, 상기 층들의 상호작용이 전류 소스의 열에너지에 의해 생성되는 자연 전류(spontaneous current)를 생성하여, 상기 부하를 통해 전류가 흐르고, 전력이 분산되는 것을 특징으로 하는 장치.
  35. 제 34 항에 있어서, 상기 다수의 층들 중, 전하가 열에너지에 의해 생성되는 첫 번째 층은 무질서계 금속(disordered metal)을 포함하는 것을 특징으로 하는 장 치.
  36. 제 35 항에 있어서, 상기 금속은 여러 다른 금속의 원자가 임의로(randomly) 배치되는 다수의 여러 다른 금속을 포함하는 것을 특징으로 하는 장치.
  37. 제 34 항에 있어서, 상기 다수의 층들 중, 열에너지에 의해 전하가 생성되는 첫 번째 층은 순수 전이 금속(pure transition metal)을 포함하는 것을 특징으로 하는 장치.
  38. 제 34 항에 있어서, 상기 다수의 층들 중, 열에너지에 의해 전하가 생성되는 첫 번째 층은 불순물(impurity)을 포함하는 금속을 포함하며,
    상기 금속이 비-전이 금속(non-transition metal)인 경우, 상기 불순물은 주기율표에서 상기 비-전이 금속과 동일한 세로줄에 속하며,
    상기 금속이 전이 금속인 경우, 불순물은 전이 금속과 동일한 세로줄에 속하거나, 상기 전이 금속의 세로줄의 오른쪽에 위치하는 세로줄에 속하는 것을 특징으로 하는 장치.
  39. 제 34 항에 있어서,
    - 자기장 소스와 전기장 소스
    를 더 포함하며, 이때, 상기 다수의 층들 중, 열에너지에 의해 전하가 생성 되는 첫 번째 층은 무질서성(disorder)이 제거된 금속과, 상기 첫 번째 층에 수직으로 자기장을 적용시키기 위한 자기장 소스와, 상기 첫 번째 층으로 교번 전기장(alternating electric field)을 적용시키기 위한 전기장 소스를 포함하며, 상기 전기장은 상기 자기장과 평행하지 않는 것을 특징으로 하는 장치.
  40. 제 39 항에 있어서, 상기 다수의 층들 중, 상기 첫 번째 층과 접촉하는 두 번째 층은 고밀도의 광학적 활성 국소 포논 모드(localized phonon mode)를 포함하며, 상기 전기장 소스는 상기 두 번째 층을 포함하는 것을 특징으로 하는 장치.
KR1020087014932A 2005-12-14 2006-12-12 열에너지를 전기에너지로 변환하기 위한 장치 KR101173333B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US75057505P 2005-12-14 2005-12-14
US60/750,575 2005-12-14
US11/336,354 US8053947B2 (en) 2005-12-14 2006-01-20 Device for converting thermal energy into electrical energy
US11/336,354 2006-01-20
PCT/US2006/047403 WO2007070524A2 (en) 2005-12-14 2006-12-12 Device for converting thermal energy into electrical energy

Publications (2)

Publication Number Publication Date
KR20080075887A true KR20080075887A (ko) 2008-08-19
KR101173333B1 KR101173333B1 (ko) 2012-08-14

Family

ID=38122376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014932A KR101173333B1 (ko) 2005-12-14 2006-12-12 열에너지를 전기에너지로 변환하기 위한 장치

Country Status (12)

Country Link
US (3) US8053947B2 (ko)
EP (1) EP1979957A2 (ko)
JP (1) JP5015170B2 (ko)
KR (1) KR101173333B1 (ko)
CN (1) CN101375422B (ko)
AU (1) AU2006326558B2 (ko)
BR (1) BRPI0619846A2 (ko)
CA (1) CA2633028C (ko)
EA (1) EA015843B1 (ko)
HK (1) HK1128990A1 (ko)
MX (1) MX2008007786A (ko)
WO (1) WO2007070524A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053947B2 (en) * 2005-12-14 2011-11-08 Kriisa Research, Inc. Device for converting thermal energy into electrical energy
JP2012090358A (ja) * 2008-06-16 2012-05-10 Norio Akamatsu 電界効果発電装置
EP2311094B1 (en) * 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
RU2507642C2 (ru) * 2012-05-10 2014-02-20 Открытое акционерное общество "Энергия" Тепловой химический источник тока
US10559864B2 (en) 2014-02-13 2020-02-11 Birmingham Technologies, Inc. Nanofluid contact potential difference battery
CN104796038B (zh) * 2015-02-27 2017-03-15 东南大学 一种基于荷电团簇迁移的动能‑电能转换装置
CN105206736B (zh) * 2015-08-20 2017-12-08 山东大学 一种高优值系数的高温合金热电材料及其制备方法
WO2017038988A1 (ja) * 2015-09-04 2017-03-09 国立大学法人東京工業大学 熱電発電素子及びそれを含む熱電発電モジュール、並びにそれを用いた熱電発電方法
US10439123B2 (en) 2017-06-19 2019-10-08 Massachusetts Institute Of Technology Apparatus, systems, and methods for generating thermopower
US11942879B2 (en) * 2019-08-20 2024-03-26 Calagen, Inc. Cooling module using electrical pulses
US11996790B2 (en) 2019-08-20 2024-05-28 Calagen, Inc. Producing electrical energy using an etalon
US20230041405A1 (en) * 2021-08-03 2023-02-09 Applied Materials, Inc. Characterizing defects in semiconductor layers
WO2024076440A1 (en) * 2022-10-04 2024-04-11 Kriisa United Llc Semiconductor heat management

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169200A (en) 1962-06-22 1965-02-09 Fred N Huffman Thermotunnel converter
US3402074A (en) * 1963-03-22 1968-09-17 Texas Instruments Inc Energy converter
US3333140A (en) * 1963-07-29 1967-07-25 Texas Instruments Inc Thermionic device
JP3388841B2 (ja) * 1993-09-17 2003-03-24 株式会社ワイ・ワイ・エル 熱発電装置
US5644184A (en) * 1996-02-15 1997-07-01 Thermodyne, Inc. Piezo-pyroelectric energy converter and method
US5780954A (en) * 1997-01-22 1998-07-14 Davis; Edwin D. Thermionic electric converters
JP4167761B2 (ja) * 1998-08-14 2008-10-22 本田技研工業株式会社 熱電変換素子及び熱電変換モジュール
US6396191B1 (en) 1999-03-11 2002-05-28 Eneco, Inc. Thermal diode for energy conversion
US6489704B1 (en) 1999-03-11 2002-12-03 Eneco, Inc. Hybrid thermionic energy converter and method
US6779347B2 (en) * 2001-05-21 2004-08-24 C.P. Baker Securities, Inc. Solid-state thermionic refrigeration
US6946596B2 (en) * 2002-09-13 2005-09-20 Kucherov Yan R Tunneling-effect energy converters
JP4939928B2 (ja) 2003-03-13 2012-05-30 マイクロパワー グローバル リミテッド 半導体エネルギー変換器
US8053947B2 (en) * 2005-12-14 2011-11-08 Kriisa Research, Inc. Device for converting thermal energy into electrical energy

Also Published As

Publication number Publication date
WO2007070524A3 (en) 2008-07-10
EA015843B1 (ru) 2011-12-30
JP2009520359A (ja) 2009-05-21
US8581469B2 (en) 2013-11-12
US8053947B2 (en) 2011-11-08
CA2633028C (en) 2012-12-11
CN101375422B (zh) 2010-06-23
AU2006326558B2 (en) 2012-02-09
MX2008007786A (es) 2009-03-04
EP1979957A2 (en) 2008-10-15
EA200801502A1 (ru) 2008-10-30
US20140060603A1 (en) 2014-03-06
US20070131267A1 (en) 2007-06-14
JP5015170B2 (ja) 2012-08-29
CN101375422A (zh) 2009-02-25
WO2007070524A2 (en) 2007-06-21
AU2006326558A1 (en) 2007-06-21
KR101173333B1 (ko) 2012-08-14
CA2633028A1 (en) 2007-06-21
US20120012147A1 (en) 2012-01-19
BRPI0619846A2 (pt) 2011-10-18
HK1128990A1 (en) 2009-11-13

Similar Documents

Publication Publication Date Title
KR101173333B1 (ko) 열에너지를 전기에너지로 변환하기 위한 장치
MX2008007758A (es) Montaje base integrado.
EP0452661A2 (en) Metal-insulator-metal junction structures with adjustable barrier heights and fabrication method therefor
MXPA02008675A (es) Diodo termico para conversion de energia.
US20010001079A1 (en) Electrode structure and method for fabricating the same
CN102959658A (zh) 通过嵌入隧穿纳米结构的高能量存储电容器
EP0804802A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
JP2017120878A (ja) 半導体素子及びそれを用いた電気機器
JP2014209577A (ja) 電界効果トランジスタデバイス
Radtke et al. Multilayer thermoelectric refrigeration in Hg 1− x Cd x Te superlattices
JP6176319B2 (ja) 熱電変換素子
US7342170B2 (en) Thermoelectric module with Si/SiC and B4 C/B9 C super-lattice legs
KR101003059B1 (ko) 솔리드 스테이트 에너지 컨버터
US8367577B2 (en) Thin film of aluminum nitride and process for producing the thin film of aluminum nitride
Kim et al. Realization of high‐performance screen‐printed flexible thermoelectric generator by improving contact characteristics
WO2017110940A1 (ja) 半導体素子及びそれを用いた電気機器
US10686111B2 (en) Thermoelectric conversion element and method of manufacturing the same
US5571391A (en) Electrode structure and method for fabricating the same
KR20120085639A (ko) 나노 개재물 함유 열전재료, 이를 포함하는 열전모듈과 열전 장치
Hirata et al. Capacitor-type thin-film heat flow switching device
KR20090011331A (ko) 금속 나노 입자 형성 방법
Zekry Electronic devices with physical insight
Dennis Electronic components and systems
Roberts et al. Techniques of microminiaturization
WO2022268467A1 (en) Negative differential resistance tunnel diode and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee