KR20080074666A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR20080074666A
KR20080074666A KR1020070014060A KR20070014060A KR20080074666A KR 20080074666 A KR20080074666 A KR 20080074666A KR 1020070014060 A KR1020070014060 A KR 1020070014060A KR 20070014060 A KR20070014060 A KR 20070014060A KR 20080074666 A KR20080074666 A KR 20080074666A
Authority
KR
South Korea
Prior art keywords
solution
cleaning process
semiconductor device
contact hole
spm
Prior art date
Application number
KR1020070014060A
Other languages
Korean (ko)
Inventor
채광기
문옥민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070014060A priority Critical patent/KR20080074666A/en
Publication of KR20080074666A publication Critical patent/KR20080074666A/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D19/00—Gloves
    • A41D19/015—Protective gloves
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B18/00—Fasteners of the touch-and-close type; Making such fasteners
    • A44B18/0069—Details
    • A44B18/0073—Attaching means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D15/00—Hand tools or other devices for non-rotary grinding, polishing, or stropping
    • B24D15/04—Hand tools or other devices for non-rotary grinding, polishing, or stropping resilient; with resiliently-mounted operative surface
    • B24D15/045—Glove-shaped abrasive devices
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D2600/00—Uses of garments specially adapted for specific purposes
    • A41D2600/20—Uses of garments specially adapted for specific purposes for working activities

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to improve a deposition characteristic of a contact plug by preventing generation of a stepped part of a contact hole. An interlayer dielectric is formed on a semiconductor substrate. The interlayer dielectric is composed of a nitride layer and an oxide layer. A contact hole is formed by dry-etching the interlayer dielectric. A cleaning process is performed by using a BOE(Buffered Oxide Etch) solution and a SPM(H2SO4+H2O2) solution to remove a polymer from a surface of the contact hole. The cleaning process using the BOE solution and the SPM solution includes a process for performing the cleaning process using the SPM solution after performing the cleaning process using the BOE solution.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

도 1 및 도 2는 종래의 문제점을 도시한 사진.1 and 2 are photographs showing a conventional problem.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도 및 표.3A to 3E are cross-sectional views and tables according to processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

300 : 반도체 기판 302 : 층간절연막300 semiconductor substrate 302 interlayer insulating film

304 : 스토리지 노드 콘택 플러그 306 : 식각정지용 질화막304: storage node contact plug 306: nitride film for etch stop

308 : 캡산화막 310 : 하드마스크막 308: cap oxide film 310: hard mask film

312 : 마스크패턴 H : 홀312: mask pattern H: hole

본 발명은 반도체 소자의 제조방법에 관한 것으로, 콘택홀 식각시 SPM(Sulfuric Acid Peroxide Mixture) 세정 공정을 이용한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device using a Sulfuric Acid Peroxide Mixture (SPM) cleaning process.

일반적으로, 반도체 소자의 제조 공정에서 층간 절연막은 표면 평탄화를 위해 보론 포스포러스 실리카 글라스를 사용하며, 이 층간 절연막의 선택된 부분을 식각하여 콘택홀을 형성하게 된다. 반도체 소자가 고집적화 되어감에 따라 기존의 건식 식각 기술로는 2.5㎛ 이상의 깊이를 갖으며, 0.3㎛ 이하의 폭을 갖는 콘택홀을 형성할 때, 식각면이 경사지게 형성하기가 불가능하다. 경사가 지지 않은 깊은 버티컬 콘택홀에서 금속을 증착 하게 되면 콘택홀의 상단부가 콘택홀의 하단부보다 더 빠른 속도로 증착 되는 소위 오버-행(over-hang) 이라 불리는 현상이 발생하여 콘택홀의 하단부에 금속이 완전히 채워지기 전에 콘택홀의 상단부가 막혀 콘택의 중앙에 보이드(void)가 형성되게 된다. 이러한 보이드는 소자의 신뢰성을 나쁘게 하여 생산 수율에 치명적인 악영향을 미치는 단점으로 대두된다.In general, in the process of manufacturing a semiconductor device, the interlayer insulating film uses boron phosphor silica glass to planarize the surface, and select portions of the interlayer insulating film are etched to form contact holes. As semiconductor devices have been highly integrated, conventional etching methods have a depth of 2.5 μm or more, and when forming contact holes having a width of 0.3 μm or less, it is impossible to form an inclined etching surface. When metal is deposited in a deep vertical non-sloped contact hole, a phenomenon called so-called over-hang occurs in which the upper end of the contact hole is deposited at a faster rate than the lower end of the contact hole. Before filling, the upper end of the contact hole is blocked so that a void is formed in the center of the contact. These voids emerge as a disadvantage that adversely affects the production yield by deteriorating the reliability of the device.

따라서, 상기와 같은 콘택홀의 문제점을 해결하기 위해 현재 반도체 제조 공정에서는 자연산화막, 산화막, 오염물질 즉 유기물과 금속성 잔류 불순물과 같은 무기물을 제거하기 위한 세정 방법으로 여러 가지 세정 방법을 조합해서 사용한다. Therefore, in order to solve the problem of the above-mentioned contact hole, in the current semiconductor manufacturing process, various cleaning methods are used in combination as a cleaning method for removing inorganic oxides such as natural oxide films, oxide films, contaminants, that is, organic matter and metallic residual impurities.

이하에서는, 공지된 종래의 콘택홀 세정 공정을 간략하게 설명하도록 한다.Hereinafter, a known conventional contact hole cleaning process will be briefly described.

먼저, 1차로 미립자 및 유기물을 제거하기 위하여 황산과 과산화수소수를 혼합한 황산용액이나, 암모니아수와 과산화수소수 및 순수를 혼합한 암모니아용액을 사용하여 세정한 후, QDR(Quick Dump Rinse)방법으로 씻어낸다. First, in order to remove particulates and organics first, a sulfuric acid solution mixed with sulfuric acid and hydrogen peroxide water or an ammonia solution mixed with ammonia water, hydrogen peroxide water and pure water is washed, followed by QDR (Quick Dump Rinse) method. .

그런 다음, 2차로 불산이나 BOE(Buffered Oxide Exchant) 용액으로 산화막 제거를 위한 세정을 한 후 순수를 사용하여 오버플로우(overflow) 방식으로 씻어낸다. Then, the second step is to remove the oxide film with hydrofluoric acid or BOE (Buffered Oxide Exchant) solution, and then rinsed with overflow using pure water.

여기서, 상기 BOE 용액을 사용한 세정은 콘택홀을 형성한 후에 식각 공정시에 발생된 카본-리치 폴리머(carbon-rich polymer)를 제거하기 위한 목적으로 사용 된다.Here, the cleaning using the BOE solution is used to remove the carbon-rich polymer generated during the etching process after forming the contact hole.

이어서, 3차로는 무기물 제거를 위하여 염산과 과산화수소수 및 순수을 혼합한 염산 용액을 사용하여 세정한다. 근래에는 화학약품의 순도가 향상되어 3차 세정은 하지않는 추세이다. 그리고 나서 건조기로 웨이퍼를 건조한다. Subsequently, in order to remove the inorganic substances, the third furnace is washed with a hydrochloric acid solution mixed with hydrochloric acid, hydrogen peroxide solution and pure water. In recent years, the purity of chemicals has improved, and the third cleaning process is not performed. The wafer is then dried in a dryer.

그러나, 자세하게 도시하고 설명하지는 않았지만 BOE 용액을 사용한 콘택홀의 세정 공정은 상기 콘택홀을 형성하기 위한 건식 식각 공정 중 상기 콘택홀의 등방성한 식각을 위해 생성되는 폴리머를 제거해주기 위해 상기 BOE 용액을 사용한 세정을 하게 되는데, 질화막과 산화막의 큰 식각 선택비의 차이로 인해 산화막은 식각이 되고, 질화막은 식각이 되지 않게 되어 산화막의 선폭은 증가하고 질화막은 상기 산화막의 선폭 만큼 변화가 일어나지 않아서 도 1 및 도 2에 도시된 바와 같이 상기 산화막과 질화막간의 단차가 발생하게 된다.However, although not shown and described in detail, the process of cleaning a contact hole using a BOE solution may be performed by using the BOE solution to remove a polymer generated for isotropic etching of the contact hole during a dry etching process for forming the contact hole. The oxide film is etched due to the difference in the etch selectivity between the nitride film and the oxide film, the nitride film is not etched so that the line width of the oxide film is increased and the nitride film is not changed as much as the oxide film. As shown in FIG. 2, a step between the oxide film and the nitride film occurs.

그 결과, 후속의 상기 콘택홀 상에 콘택플러그 물질 증착시 상기 콘택홀의 단차로 인해 스텝 커버리지(step coverage) 문제를 야기하게 된다.As a result, a step coverage problem may occur due to the step difference in the contact hole upon subsequent deposition of the contact plug material on the contact hole.

또한, 상기와 같이 콘택홀의 스텝 커버리지 문제로 인해 콘택 플러그의 증착 특성을 감소시키게 되며, 그에 따른 반도체 소자의 수율이 감소하게 된다.In addition, as described above, due to the step coverage problem of the contact hole, the deposition characteristic of the contact plug is reduced, and thus the yield of the semiconductor device is reduced.

따라서, 본 발명은 콘택홀 세정시 상기 콘택홀을 이루는 막들 간의 단차를 감소시킬 수 있는 반도체 소자의 제조방법을 제공한다.Accordingly, the present invention provides a method of manufacturing a semiconductor device capable of reducing the step difference between the films forming the contact hole during contact hole cleaning.

또한, 본 발명은 콘택플러그 물질 증착시 스텝 커버리지(step coverage) 문제를 방지할 수 있는 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a semiconductor device that can prevent the step coverage (step coverage) problem when depositing contact plug material.

게다가, 본 발명은 콘택 플러그의 증착 특성 및 반도체 소자의 수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a semiconductor device capable of improving the deposition characteristics of the contact plug and the yield of the semiconductor device.

일 실시예에 있어서, 반도체 소자의 제조방법은 반도체 기판 상에 질화막 및 산화막의 적층막으로 이루어진 층간절연막을 형성하는 단계; 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계; 및 상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE(Buffered Oxide Etch) 용액 및 SPM(H2SO4+H2O2) 용액을 이용한 세정공정을 수행하는 단계;를 포함한다.In one embodiment, a method of manufacturing a semiconductor device includes forming an interlayer insulating film made of a laminated film of a nitride film and an oxide film on a semiconductor substrate; Dry etching the interlayer insulating layer to form a contact hole; And performing a cleaning process using a BOE (Buffered Oxide Etch) solution and a SPM (H 2 SO 4 + H 2 O 2 ) solution to remove the polymer generated on the surface of the contact hole.

상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE 용액 및 SPM 용액을 이용한 세정공정을 수행하는 단계는, BOE 용액을 이용한 세정 공정 먼저 수행 후, SPM 용액을 이용한 세정 공정을 수행한다.In the performing of the cleaning process using the BOE solution and the SPM solution to remove the polymer generated on the contact hole surface, the cleaning process using the BOE solution is first performed, followed by the cleaning process using the SPM solution.

상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE 용액 및 SPM 용액을 이용한 세정공정을 수행하는 단계는, SPM 용액을 이용한 세정 공정 먼저 수행 후, BOE 용액을 이용한 세정 공정을 수행한다.In the performing of the cleaning process using the BOE solution and the SPM solution to remove the polymer generated on the contact hole surface, the cleaning process using the SPM solution is first performed, followed by the cleaning process using the BOE solution.

상기 SPM 용액은 H2SO4와 H2O2간의 혼합 비율을 1:0.5∼100으로 하는 것을 특징으로 한다.The SPM solution is characterized in that the mixing ratio between H 2 SO 4 and H 2 O 2 1: 0.5 to 100.

상기 SPM 용액을 이용한 세정 공정은 90∼200℃의 온도로 수행한다.The washing process using the SPM solution is carried out at a temperature of 90 ~ 200 ℃.

상기 SPM 용액을 이용한 세정 공정은 상기 BOE 용액을 이용한 세정 공정시 손실된 산화막의 양만큼 질화막의 손실이 일어나도록 수행한다.The cleaning process using the SPM solution is performed such that the loss of the nitride film occurs by the amount of the oxide film lost during the cleaning process using the BOE solution.

(실시예)(Example)

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

한편, 본 발명의 바람직한 실시예에서는 반도체 소자의 제조방법 중, 스토리지 노드용 콘택홀에 대해 도시하고 설명하도록 한다. Meanwhile, in a preferred embodiment of the present invention, a contact hole for a storage node in a method of manufacturing a semiconductor device will be illustrated and described.

본 발명은 질화막 및 산화막으로 이루어진 층간절연막을 식각하여 스토리지 노드용 콘택홀을 형성한 후, 상기 콘택홀에 대해 BOE 용액을 이용한 세정을 수행하고 나서, 상기 BOE 용액을 이용한 세정이 수행된 콘택홀에 대해 SPM 용액을 이용하여 세정하도록 한다.The present invention forms a contact hole for a storage node by etching an interlayer insulating film made of a nitride film and an oxide film, and then cleaning the contact hole using a BOE solution, and then cleaning the contact hole with the BOE solution. Clean with SPM solution.

이렇게 하면, 상기와 같은 스토리지 노드용 콘택홀 형성의 플라즈마 건식 식각 공정 중에 사용되는 폴리머를 제거하기 위한 BOE 용액의 세정에 의해 손실된 산화막의 손실을, 산화막은 세정되지 않고 질화막 만이 세정되는 SPM 용액의 특성을 이용하여 상기 BOE 용액을 이용한 세정 후 SPM 용액을 이용한 세정을 수행함으로써, BOE 용액에 의해 손실된 산화막 만큼 질화막을 제거하여 그에 따른 콘택홀의 상부 및 하부간 단차의 발생을 방지할 수 있다.In this way, the loss of the oxide film lost by the cleaning of the BOE solution for removing the polymer used during the plasma dry etching process of forming the contact hole for the storage node as described above, the SPM solution in which only the nitride film is cleaned without the oxide film being cleaned. By using the properties to perform the cleaning using the SPM solution after the cleaning using the BOE solution, by removing the nitride film as much as the oxide film lost by the BOE solution it is possible to prevent the occurrence of the step between the upper and lower contact holes.

따라서, 상기와 같이 콘택홀의 상부 및 하부 간의 단차 발생을 방지하여 상기 콘택홀 하부의 선폭도 종래의 그것보다 증가시킬 수 있어, 그에 따른 콘택 플러그의 증착 특성을 향상시킬 수 있다.Therefore, the line width of the lower portion of the contact hole can be increased than that of the conventional one by preventing the occurrence of a step between the upper and lower portions of the contact hole as described above, thereby improving the deposition characteristics of the contact plug.

그 결과, 반도체 소자의 특성 개선 및 그에 따른 반도체 소자의 수율을 향상시킬 수 있다.As a result, it is possible to improve the characteristics of the semiconductor device and thus the yield of the semiconductor device.

자세하게, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.In detail, FIGS. 3A to 3E are cross-sectional views for each process for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 3a를 참조하면, 반도체 기판 상(300)에 공지의 공정에 따라 층간절연막(302) 및 스토리지 노드 콘택 플러그(304)를 형성한다. 이어서, 상기 기판(300) 결과물 상에 식각정지용 질화막(306), 캡산화막(308), 하드마스크막(310) 및 스토리지 노드를 형성하기 위한 마스크패턴(312)을 차례로 형성한다.Referring to FIG. 3A, an interlayer insulating film 302 and a storage node contact plug 304 are formed on a semiconductor substrate 300 according to a known process. Subsequently, an etch stop nitride layer 306, a cap oxide layer 308, a hard mask layer 310, and a mask pattern 312 for forming a storage node are sequentially formed on the substrate 300.

여기서, 상기 캡산화막(308)은 통상 PSG막과 PE-TEOS막의 적층막으로 형성하고, 상기 하드마스크막(310)은 통상 폴리실리콘막으로 형성하는데, 상기 하드마스크막(310)은 후속으로 진행되는 식각 공정시, 마스크패턴(312)만으로는 충분한 선택비가 확보되지 않아 측면이 뭉그러지는 현상이 발생하는 등, 패턴 형성이 어렵기 때문에 이를 보완하기 위해 형성해주는 것이다.Here, the cap oxide film 308 is usually formed of a laminated film of a PSG film and a PE-TEOS film, and the hard mask film 310 is usually formed of a polysilicon film, and the hard mask film 310 proceeds subsequently. During the etching process, the mask pattern 312 is formed only to compensate for the pattern formation because it is difficult to form a pattern, such as a phenomenon that the side is crushed due to insufficient selection ratio.

도 3b를 참조하면, 상기 마스크패턴(312)에 의해 노출된 하드마스크막(310) 부분을 식각하여 하드마스크막(310) 패턴을 형성한 다음, 상기 마스크패턴(312)을 제거한다. 이어서, 산화막과 질화막간의 식각 선택비를 이용하면서 상기 하드마스크막(310) 패턴을 식각마스크로 이용해서 캡산화막(308)을 식각하여 상기 캡산화막(308) 내에 스토리지 노드용 홀(H)을 형성한다.Referring to FIG. 3B, a portion of the hard mask layer 310 exposed by the mask pattern 312 is etched to form a hard mask layer 310 pattern, and then the mask pattern 312 is removed. Subsequently, the cap oxide layer 308 is etched using the hard mask layer 310 pattern as an etch mask while using the etching selectivity between the oxide layer and the nitride layer to form holes H for storage nodes in the cap oxide layer 308. do.

도 3c를 참조하면, 상기 홀(H) 하부의 CD를 확보하기 위해 HF 및 NH4F의 혼합액으로 이루어진 BOE 용액을 이용한 세정 공정을 수행한다. 이때, 상기 세정 공정을 통해 하드마스크막(310)이 함께 제거된다.Referring to FIG. 3C, a washing process using a BOE solution consisting of a mixture of HF and NH 4 F is performed to secure the CD under the hole H. At this time, the hard mask layer 310 is removed together through the cleaning process.

또한, 상기 BOE 용액을 이용한 세정 공정은 상기 홀(H) 형성시 생성된 폴리 머를 제거하기 위한 역할도 수행한다.In addition, the cleaning process using the BOE solution also serves to remove the polymer generated when the hole (H) is formed.

도 3d를 참조하면, 상기 BOE 용액을 이용한 세정 공정 수행 후, 상기 홀(H)에 대해 H2SO4 및 H2O2의 혼합액으로 이루어진 SPM 용액을 이용한 세정 공정을 수행한다.Referring to FIG. 3D, after the cleaning process using the BOE solution, the cleaning process using the SPM solution including a mixture of H 2 SO 4 and H 2 O 2 is performed on the hole H.

이때, 상기 SPM 용액을 이용한 세정 공정은 SPM 용액의 산화막은 제거되지 않고 질화막 만이 제거되는 특성을 이용하여 상기 BOE 용액을 이용한 세정 공정에 의해 손실된 산화막 만큼 질화막을 제거하여 상기 산화막과 질화막 간의 단차가 발생하는 것을 방지하는 역할을 하며, H2SO4와 H2O2간이 1:0.5∼100 정도의 비율로 혼합하여 90∼200℃ 정도의 온도에서 수행하도록 한다.In this case, in the cleaning process using the SPM solution, the nitride film is removed as much as the oxide film lost by the cleaning process using the BOE solution by using the property that the oxide film of the SPM solution is not removed. It serves to prevent the occurrence, and the mixture between H 2 SO 4 and H 2 O 2 in a ratio of about 1: 0.5 to 100 to perform at a temperature of about 90 ~ 200 ℃.

도 3e를 참조하면, 120℃의 온도에서 H2SO4와 H2O2의 비율을 1:4 정도의 조건으로 하여 SPM 용액을 이용하여 세정 공정을 수행하였을 때의 질화막과 산화막 간의 제거되는 양을 도시한 표로서, SPM 용액에 의해 질화막 만이 제거되는 것을 알 수 있다.Referring to FIG. 3E, the amount of removal between the nitride film and the oxide film when the cleaning process is performed using the SPM solution with the ratio of H 2 SO 4 and H 2 O 2 at a temperature of 120 ° C. as about 1: 4. As a table showing, it can be seen that only the nitride film is removed by the SPM solution.

한편, 상기 BOE 용액을 이용한 세정 공정 중, 홀(H) 형성시 폴리머가 많이 발생하는 경우에는 상술한 본 발명의 실시예에서와 같이 BOE 용액을 이용한 세정 공정 수행 후, SPM 용액을 이용한 세정 공정을 수행하고, 폴리머가 많이 발생하지 않을 경우에는 SPM 용액을 이용한 세정을 먼저 수행하고, BOE 용액을 이용한 세정을 수행하도록 한다.On the other hand, during the cleaning process using the BOE solution, if a lot of polymer is generated when forming the hole (H), after the cleaning process using the BOE solution as in the above-described embodiment of the present invention, the cleaning process using the SPM solution If the polymer does not occur much, washing with SPM solution is performed first, followed by washing with BOE solution.

여기서, 본 발명은 상기와 같은 스토리지 노드용 콘택홀 형성의 식각 공정 중에 생성되는 폴리머를 제거하기 위한 BOE 용액의 세정에 의해 손실된 산화막의 손실을, 산화막은 세정되지 않고 질화막 만이 세정되는 SPM 용액의 특성을 이용하여 상기 BOE 용액을 이용한 세정 후 SPM 용액을 이용한 세정을 수행함으로써, BOE 용액에 의해 손실된 산화막 만큼 질화막을 제거하여 그에 따른 콘택홀의 상부 및 하부 간 단차의 발생을 방지할 수 있다.Herein, the present invention relates to the loss of the oxide film lost by the cleaning of the BOE solution for removing the polymer generated during the etching process of forming the contact hole for the storage node, and the SPM solution in which only the nitride film is cleaned without the oxide film being cleaned. By using the property to perform the cleaning using the SPM solution after the cleaning using the BOE solution, by removing the nitride film as much as the oxide film lost by the BOE solution it is possible to prevent the occurrence of the step between the upper and lower contact holes.

따라서, 상기와 같이 콘택 홀의 단차 발생을 방지함으로써 콘택 플러그의 증착 특성을 향상시킬 수 있다.Therefore, the deposition characteristic of the contact plug can be improved by preventing the generation of the stepped hole as described above.

그 결과, 반도체 소자의 특성 개선 및 그에 따른 반도체 소자의 수율을 향상시킬 수 있다.As a result, it is possible to improve the characteristics of the semiconductor device and thus the yield of the semiconductor device.

이상, 여기에서는 본 발명을 스토리지 노드용 콘택홀에 대해서만 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 산화막과 질화막으로 이루어진 모든 반도체 소자의 콘택홀의 세정에 대해서 적용되며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbelow, the present invention has been shown and described with reference to only the contact holes for storage nodes, but the present invention is not limited thereto, and the present invention is applied to cleaning contact holes of all semiconductor devices including oxide and nitride films. It is readily apparent to those skilled in the art that the claims can be variously modified and modified without departing from the spirit and scope of the invention.

이상에서와 같이 본 발명은, 본 발명은 상기와 같은 스토리지 노드용 콘택홀 형성의 식각 공정 중에 생성되는 폴리머를 제거하기 위한 BOE 용액의 세정에 의해 손실된 산화막의 손실을, 산화막은 세정되지 않고 질화막 만이 세정되는 SPM 용액의 특성을 이용하여 상기 BOE 용액을 이용한 세정 후 SPM 용액을 이용한 세정을 수 행함으로써, BOE 용액에 의해 손실된 산화막 만큼 질화막을 제거하여 그에 따른 콘택홀의 상부 및 하부 간 단차의 발생을 방지할 수 있다.As described above, in the present invention, the present invention provides the loss of the oxide film lost by cleaning the BOE solution for removing the polymer generated during the etching process of forming the contact hole for the storage node as described above. By using the characteristics of the SPM solution, which is cleaned only, by performing the cleaning using the SPM solution after the cleaning using the BOE solution, the nitride film is removed as much as the oxide film lost by the BOE solution, resulting in the difference between the upper and lower portions of the contact hole. Can be prevented.

따라서, 본 발명은 상기와 같이 콘택 홀의 단차 발생을 방지함으로써 그에 따른 콘택 플러그의 증착 특성을 향상시킬 수 있다.Therefore, the present invention can improve the deposition characteristics of the contact plug accordingly by preventing the generation of stepped contact holes as described above.

그 결과, 본 발명은 반도체 소자의 특성 개선 및 그에 따른 반도체 소자의 수율을 향상시킬 수 있다.As a result, the present invention can improve the characteristics of the semiconductor device and thus the yield of the semiconductor device.

Claims (6)

반도체 기판 상에 질화막 및 산화막의 적층막으로 이루어진 층간절연막을 형성하는 단계; Forming an interlayer insulating film made of a laminated film of a nitride film and an oxide film on the semiconductor substrate; 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계; 및Dry etching the interlayer insulating layer to form a contact hole; And 상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE(Buffered Oxide Etch) 용액 및 SPM(H2SO4+H2O2) 용액을 이용한 세정공정을 수행하는 단계;Performing a cleaning process using a BOE (Buffered Oxide Etch) solution and a SPM (H 2 SO 4 + H 2 O 2 ) solution to remove the polymer generated on the contact hole surface; 를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE 용액 및 SPM 용액을 이용한 세정공정을 수행하는 단계는, Performing a cleaning process using a BOE solution and SPM solution to remove the polymer generated on the contact hole surface, BOE 용액을 이용한 세정 공정 먼저 수행 후, SPM 용액을 이용한 세정 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.Cleaning process using a BOE solution First, the method of manufacturing a semiconductor device, characterized in that to perform a cleaning process using a SPM solution. 제 1 항에 있어서,The method of claim 1, 상기 콘택홀 표면에 발생된 폴리머가 제거되도록 BOE 용액 및 SPM 용액을 이용한 세정공정을 수행하는 단계는, Performing a cleaning process using a BOE solution and SPM solution to remove the polymer generated on the contact hole surface, SPM 용액을 이용한 세정 공정 먼저 수행 후, BOE 용액을 이용한 세정 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.Cleaning process using SPM solution First, the method of manufacturing a semiconductor device, characterized in that to perform a cleaning process using a BOE solution. 제 1 항에 있어서,The method of claim 1, 상기 SPM 용액은 H2SO4와 H2O2간의 혼합 비율을 1:0.5∼100으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.The SPM solution is a method of manufacturing a semiconductor device, characterized in that the mixing ratio between H 2 SO 4 and H 2 O 2 1: 0.5 to 100. 제 1 항에 있어서,The method of claim 1, 상기 SPM 용액을 이용한 세정 공정은 90∼200℃의 온도로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The cleaning process using the SPM solution is a method of manufacturing a semiconductor device, characterized in that carried out at a temperature of 90 ~ 200 ℃. 제 1 항에 있어서,The method of claim 1, 상기 SPM 용액을 이용한 세정 공정은 상기 BOE 용액을 이용한 세정 공정시 손실된 산화막의 양만큼 질화막의 손실이 일어나도록 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The cleaning process using the SPM solution is a semiconductor device manufacturing method characterized in that to perform the loss of the nitride film by the amount of the oxide film lost during the cleaning process using the BOE solution.
KR1020070014060A 2007-02-09 2007-02-09 Method of manufacturing semiconductor device KR20080074666A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014060A KR20080074666A (en) 2007-02-09 2007-02-09 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014060A KR20080074666A (en) 2007-02-09 2007-02-09 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20080074666A true KR20080074666A (en) 2008-08-13

Family

ID=39883963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014060A KR20080074666A (en) 2007-02-09 2007-02-09 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20080074666A (en)

Similar Documents

Publication Publication Date Title
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
JP2006216854A (en) Manufacturing method for semiconductor device
CN101452879A (en) Cleaning method after opening etching
KR20090100191A (en) Method of fabricating a semiconductor device including a conductive pattern having continuous surface boundaries
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
US7026242B2 (en) Method for filling a hole with a metal
KR100888200B1 (en) Method for fabrication of conduction pattern of semiconductor device
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
KR20080074666A (en) Method of manufacturing semiconductor device
JP4948278B2 (en) Manufacturing method of semiconductor device
JP2005129946A (en) Post plasma clean process for a hardmask
KR20090067596A (en) Method for fabricating semiconductor device
KR100639205B1 (en) Method of manufacturing semiconductor device
KR100881837B1 (en) Method for forming storage node contact in semiconductor
KR100367403B1 (en) Method for forming contact of a semiconductor device
KR101102967B1 (en) Method for manufacturing semiconductor device
KR20070001487A (en) Method for fabricating semiconductor device
KR100505426B1 (en) Method for forming bit line of semiconductor device
KR20050024979A (en) Method of forming capacitor
KR20080039096A (en) Method for cleaning of semiconductor device
KR20000024714A (en) Method for forming cylinder type lower electrode of capacitor
KR20020000822A (en) Method of cleaning in a semiconductor device
KR20020050522A (en) Method for eliminating short paths in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application