KR20080068412A

KR20080068412A - 통신 시스템에서 신호 송수신 장치 및 방법

Info

Publication number: KR20080068412A
Application number: KR1020070006191A
Authority: KR
Inventors: 이종혁; 윤상보; 한승희
Original assignee: 삼성전자주식회사
Priority date: 2007-01-19
Filing date: 2007-01-19
Publication date: 2008-07-23

Abstract

본 발명은 적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 송수신에 관한 것으로, 정보 비트들을 발생하고, 상기 정보 비트들을 일정한 길이의 심벌로 매핑하고, 상기 매핑된 심벌을 송신 안테나의 개수에 상응하게 분할하고, 상기 분할된 신호를 입력받아 미리 설정된 반복 횟수만큼 반복하고, 상기 반복된 신호들을 주파수 공간 블록 부호화하고, 상기 공간 블록 부호화된 신호를 각 수신기에 상응하는 위상 벡터를 곱하고, 상기 송신 신호에 보호 구간을 삽입하고, 상기 보호 구간 삽입된 신호를 아날로그 신호로 변환하고, 상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 송신한다.

SFBC, 송신기, 수신기, 반복기, 신호 처리부, 위상 벡터 곱셈기

Description

통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}

도 1은 일반적인 STBC 전송 시퀀스의 구조를 도시한 도면,

도 2는 단일 송신 안테나 단일 반송파 주파수 영역 등화 송수신기의 구조를 도시한 도면,

도 3은 SFBC 방식을 이용하는 통신 시스템의 송수신기 구조를 개념적으로 도시한 도면,

도 4는 본 발명의 실시예에 따른 통신 시스템의 송신기 구조를 도시한 도면,

도 5는 본 발명의 실시예에 따른 신호 송수신에 따른 주파수 대역을 도시한 도면,

도 6은 본 발명의 실시예에 따른 통신 시스템의 수신기 구조를 도시한 도면.

본 발명은 통신 시스템에 관한 것으로서, 특히 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다.

현재 통신 시스템은 초기의 음성 위주의 서비스를 벗어나, 영상, 무선, 데이터 등의 다양한 정보를 처리하고 전송할 수 있는 고속의 통신 시스템에 대한 활발한 연구가 진행되고 있다. 이를 위해 상기 통신 시스템에서는 적절한 채널 부호화 방식을 사용하여 데이터 송수신에 따른 시스템 효율을 증가하는 것이 필수적이었다.

한편, 상기 통신 시스템 중에서도 무선 통신 시스템의 채널 환경은 유선 통신 시스템의 채널 환경과는 달리 다중 경로 간섭, 쉐도잉, 전파 감쇄, 시변 잡음, 간섭, 및 페이딩 등과 같은 여러 요인들로 인해 오류가 발생하여 정보의 손실이 발생한다. 이러한 무선 채널 환경에서 간섭을 제거하는 기술의 하나로 주파수 영역 등화(FDE: Frequency Domain Equalization, 이하 'FDE'라 칭하기로 한다) 방식이 제안되었다.

또한, 상기 FDE 방식을 기반으로 하는 단일 반송파 주파수 영역 등화(SC-FDE: Single Carrier Frequency-Domain Equalization, 이하 'SC-FDE'라 칭하기로 한다) 방식은 직교 주파수 분할 다중(OFDM: Orthogonal Frequency Division Multiplexing, 이하 'OFDM'이라 칭하기로 한다) 방식과 유사한 구조와 성능을 가지면서 비선형 왜곡이나 반송파의 동기에 강인하고, 송신기, 즉 기지국에서 간단한 신호 처리만으로도 상향링크 데이터 송신에 따른 수신기, 즉 단말기 구조의 복잡도를 간소화하는 것이 가능하다.

한편, 주파수 대역폭이나 전송 전력을 증가시키지 않고, 여러개의 송신 안테나를 공간적으로 배치함으로서 채널 용량 및 링크 신뢰도를 증가할 수 있는 송신 다이버시티 기술이 제안되었다. 이에 송신 다이버시티 이득을 제공하는 시공간 블록 부호화(STBC: Space Time Block Code, 이하 'STBC'라 칭하기로 한다) 방식을 적용한 SC-FDE 방식이 제안되었다. 그러면, 하기에 상기 STBC 방식을 적용한 전송 시퀀스의 구조를 하기에 도 1을 참조하여 살펴보기로 한다.

상기 도 1은 일반적인 STBC 전송 시퀀스의 구조를 도시한 도면이다.

상기 도 1을 참조하면, STBC 방식을 사용한 경우, 일예로 2개의 안테를 사용하여 신호를 송신하는 경우의 전송 시퀀스가 나타나 있다. 상기 전송 시퀀스는 2 개의 안테나들(101, 103)을 통해 전송되며, 심벌 블록들(110, 120, 130, 140)을 시간 영역에서 순차적으로 전송하며, 상기 심벌 블록들(110, 120, 130, 140) 사이에는 보호 구간(guard interval)으로 순환 접두어(CP: Cyclic Prefix, 이하 'CP'라 칭하기로 한다)들(112, 122, 132, 142)을 삽입한다. 이때, 상기 2개의 안테나들(101, 103)을 통해 각각 전송되는 두 심벌 블록, 즉 n 번째 블록들(110, 130) 사이에는 채널 상태가 동일해야 한다.

그러나 단일 전송파 전송 방식, 일예로 SC-FDE 방식에 상기 STBC 방식을 적용하면, 저속의 페이딩 환경에서는 심벌 블록 간의 동일한 채널 상태를 유지함으로 인해서 성능이 보장되나, 고속의 페이딩 환경에서는 성능이 보장되지 못한다는 문제점이 있었다.

또한, 주파수 공간 블록 부호화(SFBC: Space Frequency Block Coding, 이하 'SFBC'라 칭하기로 한다) 방식은 STBC 방식에 비해 페이딩 환경에 강한 장점을 가지는 부호화 방식이나, 이웃하는 부채널 또는 이웃하는 반송파에 블록 부호를 적용 하는 다중 반송파 기법이기 때문에 단일 반송파 전송 방식, 즉 SC-FDE 방식 등에 직접 적용할 수 없다. 그리고, 상기 SFBC 방식을 단일 반송파 전송 방식에 적용하더라도 주파수 비선택적 페이딩 채널에서는 성능이 보장되나, 주파수 선택적 페이딩 채널에서는 성능이 열화된다는 문제점이 있었다.

따라서 본 발명의 목적은 통신 시스템에서 각 단말기별 신호를 단일 반송파를 사용하여 신호 송수신하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 고속의 페이딩 채널과 주파수 선택적 페이딩 채널에서는 성능의 열화가 발생하지 않는 시공간 주파수 블록 부호화 방식의 통신 시스템에서 신호 송수신 장치 및 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 장치는 적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 송신 장치에 있어서, 정보 비트들을 발생하고, 상기 발생된 정보 비트들을 일정한 길이의 심벌로 매핑하여 정보 심벌을 생성하는 정보 심벌 생성기와, 상기 정보 심벌을 송신 안테나의 개수에 상응하게 분할하고, 미리 설정된 반복 횟수만큼 반복하여 주파수 공간 블록 부호화하고, 상기 주파수 공간 블록 부호화된 신호에 각 수신기에 상응하는 위상 벡터를 곱하여 송신 신호를 생성하는 송신 신호 생성부와, 상기 송신 신호에 보호 구간을 삽입한 후 아날로그 신호로 변환하고, 상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 단일 캐리어로 송신하는 신호 송신부를 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 다른 장치는 적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 수신 장치에 있어서, 수신된 신호로부터 보호 구간을 제거하는 보호 구간 제거기와, 상기 보호 구간이 제거된 신호를 병렬 신호열로 변환하는 직렬/병렬 변환기와, 상기 병렬로 출력되는 신호들에 고속 푸리에 변환을 수행하는 고속 푸리에 변환기와, 상기 고속 푸리에 변환된 신호를 짝수 번째 주파수 성분과 홀수 번째 주파수 성분을 검출하는 신호블록 검출기와, 상기 신호블록 검출기에 의해 검출된 주파수 성분들을 역다중화하는 역다중화기와, 상기 역다중화기의 출력 중 짝수 번째 주파수 성분에 대해 역고속 푸리에 변환을 수행하는 제 1 역고속 푸리에 변환기와, 상기 역다중화기의 출력 중 홀수 번째 주파수 성분에 대해 복소 공액 연산을 수행하는 복소 공액 연산기와, 상기 복소 공액 연산을 수행한 신호에 대해 역프리에 변환을 수행하는 제 2 역 고속 푸리에 변환기와, 상기 제1 및 제2역프리에 변환기들의 출력신호를 다중화하여 원본 데이터를 복원하는 다중화기를 포함하며, 상기 제 1 역고속 푸리에 변환기와, 상기 제 2 역고속 푸리에 변환기는 상기 고속 푸리에 변환기의 크기를 상기 송신기에서 정보 심볼을 반복한 횟수로 나눈 크기를 갖는 것을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 방법은 적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 송신 방법에 있어서, 정보 비트들을 발생하는 과정과, 상기 정보 비트들을 일정한 길이의 심벌로 매핑하는 과정과, 상기 매핑된 심벌을 송신 안테나의 개수에 상응하게 분할하는 과정과, 상기 분할된 신호를 입력받아 미리 설정된 반복 횟수만큼 반복하는 과정과, 상기 반복된 신호들을 주파수 공간 블록 부호화하는 과정과, 상기 공간 블록 부호화된 신호를 각 수신기에 상응하는 위상 벡터를 곱하는 과정과, 상기 송신 신호에 보호 구간을 삽입하는 과정과, 상기 보호 구간 삽입된 신호를 아날로그 신호로 변환하는 과정과, 상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 송신하는 과정을 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 다른 방법은 적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 상기 수신기의 신호 수신 방법에 있어서, 수신된 신호로부터 보호 구간을 제거하는 과정과, 상기 보호 구간이 제거된 신호를 병렬 신호열로 변환하는 과정과, 상기 병렬로 출력되는 신호들에 고속 푸리에 변환을 수행하는 과정과, 상기 고속 푸리에 변환된 신호를 짝수 번째 주파수 성분과 홀수 번째 주파수 성분을 검출하는 과정과, 상기 검출된 주파수 성분들을 역다중화하는 과정과, 상기 역다중화기의 출력 중 짝수 번째 주파수 성분에 대해 역고속 푸리에 변환을 수행하는 과정과, 상기 역다중화기의 출력 중 홀수 번째 주파수 성분에 대해 복소 공액 연산을 수행하는 과정과, 상기 복소 공액 연산을 수행한 신호에 대해 역고속 푸리에 변환을 수행하는 과정과, 상기 역고속 푸리에 변환된 신호를 다중화하여 원본 데이터를 복원하는 과정을 포함하고, 상기 역고속 푸리에 변환의 크기는 상기 고속 푸리에 변환 크기를 상기 송신기에서 정보 심볼을 반복한 횟수로 나눈 크기를 갖는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

본 발명은 통신 시스템에서 신호 송수신에 관한 것으로, 주파수 공간 블록 부호화(SFBC: Space Frequency Block Code, 이하 'SFBC'라 칭하기로 한다) 방식을 사용하여 단일 반송파(single carrier)를 사용한 신호의 송수신을 제안한다. 특히, 본 발명은 고속의 페이딩 환경에서 데이터의 왜곡 현상을 보상하고, 송신기, 일예로 기지국의 복잡도의 증가없이 다수개의 수신기, 일예로 단말기로 데이터를 송신하는 것을 특징으로 한다.

도 2는 단일 송신 안테나 단일 반송파 주파수 영역 등화 송수신기의 구조를 도시한 도면이다.

상기 도 2를 참조하면, 단일 반송파 주파수 영역 등화(SC-FDE: Single Carrier-Frequency Domain Equalization, 이하 'SC-FDE'라 칭하기로 한다) 방식의 송수신기의 구조가 도시되어 있으며, 상기 송신기는 비트 발생기(201)와, 심벌 매핑기(symbol mapper)(203)와, 순환 접두어(CP: Cyclic Prefix, 이하 'CP'라 칭하기 로 한다) 삽입기(inserter)(205)와, 디지털/아날로그(D/A: Digital/Analog, 이하 'D/A'라 칭하기로 한다) 변환기(207)와, 무선(RF: Radio Frequency, 이하 'RF'라 칭하기로 한다) 송신기(209)를 포함한다.

또한 상기 수신기는 RF 수신기(211)와, 아날로그/디지털(A/D: Analog/Digital, 이하 'A/D'라 칭하기로 한다) 변환기(213)와, CP 제거기(215)와, 고속 푸리에 변환(FFT: Fast Fourier Transform, 이하 'FFT'라 칭하기로 한다)기(217)와, 주파수 영역 등화(FDE: Frequency Domain Equalization, 이하 'FDE'라 칭하기로 한다)기(219)와, 역 고속 푸리에 변환(IFFT: Inverse Fast Fourier Transform, 이하 'IFFT'라 칭하기로 한다)기(221)와, 심벌 디매핑기(symbol demapper)(223)와, 신호 결정기(225)를 포함한다.

상기 송신기의 동작을 살펴보면, 상기 비트 발생기(201)는 정보 비트들을 발생하며, 상기 정보 비트들을 상기 심벌 매핑기(203)로 출력한다. 상기 심벌 매핑기(203)는 상기 비트 발생기(201)에서 출력되는 비트 열을 일정한 길이의 심벌로 매핑하여 상기 CP 삽입기(205)로 출력한다.

상기 CP 삽입기(205)는 상기 심벌 매핑기(203)에서 출력되는 심벌에 소정의 보호 구간 즉, 순환 접두어를 삽입하고 상기 D/A 변환기(207)로 출력한다. 상기 D/A 변환기(207)는 상기 CP 삽입기(205)로부터 출력되는 디지털 신호를 아날로그 신호로 바꾸어 상기 RF 송신기(209)로 출력한다. 상기 RF 송신기(209)는 상기 D/A 변환기(207)의 아날로그 신호를 무선 주파수에 실어 안테나를 통해 전송한다.

또한 수신기의 동작을 살펴보면, 상기 RF 수신기(211)는 안테나를 통해서 신 호를 수신하고 상기 수신 신호를 상기 A/D 변환기(213)로 출력한다. 상기 A/D 변환기(213)는 상기 RF 수신기(211)에서 출력하는 아날로그 신호를 디지털 신호로 변환하여 상기 CP 제거기(215)로 출력한다. 상기 CP 제거기(215)에서는 상기 A/D 변환기(213)의 디지털 신호로부터 CP를 제거하여 상기 FFT기(217)로 출력한다.

상기 FFT기(217)는 상기 CP 제거기(215)의 출력 신호를 FFT를 수행하여 상기 FDE(219)로 출력한다. 상기 FDE(219)는 상기 FFT기(217)의 출력 신호를 주파수 영역 등화하고 상기 IFFT기(221)로 출력한다. 상기 IFFT기(221)는 상기 FDE(219)의 주파수 영역 등화된 신호를 IFFT를 수행하여 상기 심벌 디매핑기(223)로 출력한다.

상기 심벌 디매핑기(223)는 상기 IFFT기(221)의 출력신호로부터 출력되는 심벌을 비트열로 변환하여 상기 신호 결정기(225)로 출력한다. 상기 신호 결정기(225)는 상기 심벌 디매핑기(223)의 비트열에 대해서 전송 신호를 결정한다.

상기 도 2에서는 SC-FDE 방식의 통신 시스템의 송수신기의 구조를 설명하였으며, 상기한 바와 같은 단일 반송파를 사용하는 통신 시스템에 기존의 OFDM 방식에서 사용하던 SFBC를 직접 적용하기 위한 단일 반송파 전송 시퀀스를 설계하여 사용한다. 그리고 이를 위해 제안된 SFBC 방식을 하기의 도 3에서 설명하기로 한다.

상기 도 3은 SFBC 방식을 이용하는 통신 시스템의 송신기 구조를 개략적으로 도시한 구성이다.

상기 도 3을 참조하면, 일예로 두개의 안테나를 구비하는 송신기는 심벌 매핑기(310)와, 신호 처리부(320)와, CP 삽입기들(331, 333)과, 안테나들(341, 343)을 포함한다.

상기 심벌 매핑기(310)는 상기 도 2에서 설명한 바와 유사한 기능을 수행하는 비트 발생기 등으로부터 입력되는 비트 열을 일정 길이의 심벌로 매핑하여 상기 신호 처리부(320)로 출력한다. 여기서 상기 신호 처리부(320)는 N-포인트(point) FFT를 수행하는 FFT기들(321, 323)과, N-포인트 IFFT를 수행하는 IFFT기들(325, 327)을 포함한다.

이에 상기 신호 처리부(320)는 한 쌍의 상기 FFT기들(321, 323)과 상기 FFT기들(321, 323)들 각각에 대응하는 상기 IFFT기들(325, 327)을 통해서 두 개의 신호열로 출력되고 각 신호열은 상기 CP 삽입기들(331, 333)을 통해서 CP가 삽입된 이후에 각 안테나들(331, 333)을 통해 전송된다. 여기서 상기 신호 처리부의 FFT기들(321, 323)과 IFFT(331, 333)기들은 일예로 상기 안테나의 개수에 따라 일예로 구성된 것으로서 2개 이상의 FFT기들과 IFFT기들을 포함할 수 있다.

여기서 상기 송신기의 신호 전송은 주파수 대역이 아닌 시간 대역에서의 전송을 나타내며, 이와 같이 시간 대역에서 전송 시퀀스를 처리하였으므로 상기 신호 처리부(320)는 SFBC 방식의 이용하여 시간 대역에서 싱글 캐리어 전송 신호를 생성을 개념적으로 도시한 것으로서, 상기한 동작을 수행하는 개념 블록을 나타낸 것이다. 또한 한 쌍의 FFT기들(321, 323) 각각에서 출력되는 두 개의 신호열들 중 제 1 안테나(341)에 대응하는 신호열(즉, X(0), X(1), ... , X(n-2), X(n-1))과 제 2 안테나(343)에 대응하는 신호열(즉, -X^*(0), X^*(1), ... , -X^*(n-2), X^*(n-1))은 상호간에 SFBC의 관계를 갖는다.

또한, 임의의 i번째 안테나에서 송신되는 신호 블록의 n번째 심벌을

이라하면, 첫 번째 안테나인 제 1 안테나(341)를 통해 송신되는 심벌,

과 두 번째 안테나인 제 2 안테나(343)를 통해 송신되는 심벌,

는 하기의 수학식 1과 같이 나타낼 수 있다.

상기 수학식 1에서

와

는 하기의 수학식 2와 같이 정의 되며, 상기

와

는 n상에서 N/2 주기를 갖는다. 또한,

은

으로 정의 된다.

상술한 바와 같이 송신기는 제 1 안테나(341)와, 제 2 안테나(343)를 통해 상기 수학식 1에 나타낸 심벌들을 단일 반송파를 통해 송신하며, 특히 상기 제 2 안테나(343)를 통해 송신되는 심벌들을 통해 상기 통신 시스템이 SFBC 방식을 사용하여 신호를 송신하는 것을 확인할 수 있다.

본 발명에서는 상기 SFBC 방식과 인터리브드 주파수 분할 다중 접속(IFDMA: Interleaved Frequency Division Multiple Access, 이하 'IFDMA'라 칭하기로 한다) 방식을 기반으로 한 송수신 장치 및 방법을 첨부된 도면을 참조하여 설명한다.

상기 도 4는 본 발명의 실시예에 따른 통신 시스템의 송신기 구조를 도시한 도면이다.

상기 도 4를 참조하면, 상기 송신기는 비트 발생기(401), 심벌 매핑기(403), 역다중화기(demultiplexer)(405), 반복기들(407, 409), 신호 처리부들(411, 413), 위상 벡터 곱셈기(phase vector multiplier)들(415, 417), CP 삽입기들(419, 421), D/A 변환기들(423, 425), RF 송신기들(427, 429), 안테나들(431, 433)을 포함한다.

상기 비트 발생기(401)는 정보 비트들을 발생하며, 상기 발생된 정보 비트들을 상기 심벌 매핑기(403)로 출력한다. 상기 심벌 매핑기(403)는 상기 비트 발생기에서 출력되는 정보 비트 즉, 비트열을 일정한 길이의 심벌로 매핑하여 상기 역다중화기(405)로 출력한다.

상기 역다중화기(405)는 상기 심벌 매핑기(403)에서 출력되는 신호를 2개의 신호로 역다중화, 즉 분할하여 상기 반복기들(407, 409)로 각각 출력한다. 예를 들어 상기 심벌 매핑기(403)에서 출력되는 수신기 i의 신호열이

라고 가정하면, 상기 역다중화기(405)는 상기 심벌 매핑기에서 출력되는 신호열을

과

로 분할한다.

상기 제 1 반복기(407)는 상기 역다중화기(405)에서 미리 결정된 횟수에 따라 반복하여 상기 제 1 신호 처리부(411)로 출력한다. 상기 제 1 반복기(407)는 상기 역다중화기(405)에서 출력되는 신호를 미리 설정된 일정 간격으로 이격시키고, 상기 이격된 간격에 다른 정보 심벌들을 삽입할 수 있도록 하는 동작, 즉 신호를 반복한다.

미리 결정된 횟수에 따라 반복하여 상기 제 1 신호 처리부(411)로 출력한다. 상기한 바와 같이 신호의 반복을 통해서 시간축에서 신호는 압축이 된다. 여기서 상기 제 1 반복기(407)는 상기 역다중화기(405)에서 출력되는 심벌이 주파수 대역에서 서로 인접하지 않도록 심벌들을 일정한 간격으로 배열한다. 따라서 상기 제 1 반복기(407)에서 상기 분할된 신호열은 하기의 수학식 3과 같이 나타난다.

상기 수학식 3에서는

가

회 반복되어 출력된다. 이에 상기 신호 열은 N의 길이 즉, N의 FFT 크기(FFT size)를 가지며, N = Q * L의 관계를 갖는다. 여기서 상기 Q는 신호열의 길이이고, 상기 L은 상기 반복기(407)에서 사용된 반복 회수이다.

상기 제 1 신호 처리부(411)는 상기 제 1 반복기(407)에서 출력되는 신호를 주파수 공간 블록 부호화(SFBC)를 수행하여 상기 제 1 위상 벡터 곱셈기(415)로 출력한다. 여기서 상기 주파수 공간 블록 부호화 동작은 상기 도 3의 제 1 신호 처리부(320)와 유사한 동작을 수행하게 되며, 안테나로 출력되기 위한 코딩 블록이 생성된다. 상기 제 1 신호 처리부(411)는 적어도 하나의 FFT기, 적어도 하나의 IFFT기를 포함할 수 있으며, 상기 제 1 신호 처리부(320)에서와 같은 FFT 동작과 IFFT 동작을 수행한다. 본 발명에서는 일예로 2개의 송신 안테나를 사용하였으므로 2개의 안테나로 출력되기 위한 코딩 블록이 상기 신호 처리부들(411, 413) 각각에서 생성된다.

상기 제 1 위상 벡터 곱셈기(415)는 각 수신기별 위상 벡터(phase vector)를 곱하여 다시 하나의 신호열로 만들어 상기 제 1 CP 삽입기(419)로 출력한다. 상기 제 1 CP 삽입기(419)는 상기 제 1 위상 벡터 곱셈기(415)에서 출력되는 신호에 소정의 보호 구간 즉, CP를 삽입하고 상기 제 1 D/A 변환기(423)로 출력한다.

상기 제 1 D/A 변환기(423)는 상기 제 1 CP 삽입기(419)에서 출력되는 디지털 신호를 아날로그 신호로 바꾸어 상기 제 1 RF 송신기(427)로 출력한다. 상기 제 1 RF 송신기(427)는 상기 제 1 D/A 변환기(423)의 아날로그 신호를 무선 처리 즉, 무선 주파수에 실어 상기 제 1 안테나를(431)을 통해 전송한다.

본 발명에 따른 상기 송신기는 정보 심볼 생성부, 송신 신호 생성부, 송신 신호 처리부를 포함할 수 있다. 이에 상기 정보 심볼 생성부는 상기 비트 발생 기(401)와 상기 심벌 매핑기(403)를 포함하여 정보 심벌을 생성한다.

상기 송신 신호 생성부는 상기 제 1 반복기(407), 상기 제 1 신호 처리부(411), 상기 제 1 위상 벡터 곱셈기(415), 상기 제 2 반복기(409), 상기 제 2 신호 처리부(413), 상기 제 2 위상 벡터 곱셈기(417)를 포함하여 적어도 두개의 안테나를 통해 다수의 수신기와 통신이 가능하도록 하는 송신 신호를 생성한다.

상기 송신 신호 처리부는 상기 제 1 CP 삽입기(419), 상기 제 1 D/A 변환기(423), 상기 제 1 RF 송신기(425), 상기 제 2 CP 삽입기(421), 상기 제 2 D/A 변환기(425), 상기 제 2 RF 송신기(429), 상기 제 2 안테나(433)를 포함하여 상기 송신 신호 생성부에서 출력되는 신호를 단일 반송파를 통해 송신한다.

즉, 상기 송신 신호 생성부와 상기 송신 신호 처리부는 상기 송신기의 송신 안테나의 개수에 상응한 모듈들로 병렬 구성된다.

또한, 상기 제 2 반복기(409), 상기 제 2 신호 처리부(413), 상기 제 2 위상 벡터 곱셈기(417), 상기 제 2 CP 삽입기(421), 상기 제 2 D/A 변환기(425), 상기 제 2 RF 송신기(429), 상기 제 2 안테나(433)는 상술한 상기 제 1 반복기(407), 상기 제 1 신호 처리부(411), 상기 제 1 위상 벡터 곱셈기(415), 상기 제 1 CP 삽입기(419), 상기 제 1 D/A 변환기(423), 상기 제 1 RF 송신기(425)와 유사한 동작을 수행함에 따라 그 상세한 설명은 상기 설명을 참조하기로 하며, 여기서는 그 상세한 설명을 생략하기로 한다.

본 발명에서 제안하는 송신 신호 생성기(400)에서 제 1 안테나(431)를 통해 송신할 신호의 생성을 살펴보면 다음과 같다. 상기 제 1 반복기(407)에서 출력되는 신호,

는 상기한 바와 같으며, 상기 제 1 신호 처리부(411)의 출력은 상기

와 동일한 신호가 출력되며, 상기 제 1 위상 벡터 곱셈기(415)의 출력은 하기의 수학식 4에 나타내었다.

상기 수학식 4에서 여기서 상기 N은 FFT 크기를 나타내고, 상기 L은 상기 제 1 반복기(407)에서 사용된 반복 횟수의 절반 즉, 1/2이다. 또한, 상기

은 하기의 수학식 5에 나타내었다.

상기 수학식 5에서 Q는 신호열의 길이이고, 상기 j는 -1의 제곱근(squrt(-1))을 나타낸다. 또한, 상기 수학식 5에서 사용된

값은 주파수 영역에서 수신기의 구분을 위한 부반송파(sub-carrier)의 위치를 결정한다. 예를 들어, 상기 N이 64(FFT 크기는 0-63)이고, 상기 L이 2이고,

이 1인 경우 사용되는 64개의 부반송파(sub-carrier) 중 0, 1, 4, 5, 8, 9, ... , 60, 61을 사용하게 된다.

또한, 상기 송신 신호 생성기(400)에서 상기 제 2 안테나(433)를 통해 송신할 신호의 생성을 살펴보면 다음과 같다. 상기 제 2 반복기(409)에서 출력되는 신호는 상기

와 같다.

상기 제 2 신호 처리부(413)의 출력 신호는 상기 제 2 신호 처리부(413)에 입력되는 신호를 재배열하고, 주파수 공간 블록 부호화를 수행한다. 여기서 상기 제 2 신호 처리부(413)의 출력 신호,

은 하기의 수학식 6에 나타낸 바와 같다.

상기 제 2 위상 벡터 곱셈기(417)는 상기 제 2 신호 처리부(413)의 출력 신호를 상기 제 1 위상 벡터 곱셈기(415)와 같이 각 안테나 별로 주파수 영역에서 단말기 구분을 위한 FFT 크기, N의 위상 벡터를 곱하여 출력한다. 여기서 상기 제 2 위상 벡터 곱셈기(417)의 출력은 하기의 수학식 7에 나타내었다.

상기 수학식 7에서 여기서 상기 N은 FFT 크기를 나타내고, 상기 L은 상기 제 2 반복기(409)에서 사용된 반복 횟수의 절반 즉, 1/2이다. 또한, 상기

은 하기의 수학식 8에 나타내었다.

상기 수학식 8에서 사용된

이 1인 경우 사용되는 64개의 부반송파(sub-carrier) 중 2, 3, 4, 7, 10, 11, ... , 62, 63을 사용하게 된다.

이에 상기 신호 생성 장치(400)에서 상기 제 1 안테나(431)로 출력되는 신호,

는 하기의 수학식 9에 나타내었다.

상기 수학식 9에서

는

을 의미한다. 또한, 신호

에서 부반송파의 위치 결정을 위한 인덱스

을 추가하여 상기 제 1 안테나(431)로 출력되는 신호

을 획득한다. 이때 최종적으로 획득되는 신호

는 하기의 수학식 10에 나타내었다.

다음으로 상기 신호 생성 장치(400)에서 상기 제 2 안테나(433)로 출력되는 신호,

는 상기

을 이산 푸리에 변환(DFT: Discrete Fourier Transform)대칭 특성을 통해 획득할 수 있으며, 이를 하기의 수학식 11에 나타내었다.

상술한 바와 같이 획득한

과

는 상기 인덱스

의 선택을 통해 사용할 부반송파의 위치가 결정된다.

송신기가 수신기로 신호를 송신하는 경우, 예를 들어 상기 송신기가 단말기라 가정하고, 상기 수신기가 기지국이라 가정하기로 한다. 각 단말기들이 기지국으로 신호를 송신 즉, 상향 링크(uplink)에서 제 1 단말기는

을 1로 설정하고, 제 2 단말기는

을 3으로 설정하면 동시에 데이터를 전송하는 것이 가능하다. 그러면, 다음으로 각 단말기들이 기지국으로 데이터를 송신하는 경우를 하기에 도 5를 참조하여 살펴보기로 한다.

상기 도 5는 본 발명의 실시예에 따른 신호 송수신에 따른 주파수 대역을 도시한 도면이다.

상기 도 5를 참조하면, 일예로 2개의 단말기가

을 각각 1과 3을 사용하는 경우의 주파수 대역을 나타낸 것이며, 각 안테나를 통해 송신되는 신호는 주파수 대역에서 도면에 도시된 바와 같이 상호간에 간섭 없이 신호를 송신하는 것이 가능하다. 이때

이 1로 설정된 제 1 단말기의 송신 신호(511)와

이 3으로 설정된 제 2 단말기의 송신 신호(513)가 상기 도 5에 나타나있다.

다음으로 상기 송신기의 신호를 수신하는 수신기의 구조를 하기에 도 6을 참조하여 설명하기로 한다.

상기 도 6은 본 발명의 실시예에 따른 통신 시스템의 수신기 구조를 도시한 도면이다.

상기 도 6을 참조하면, 상기 수신기는 RF 수신기(601), D/A 변환기(603), CP 제거기(605), 직렬/병렬(S/P: Serial to Parallel) 변환기(607), FFT기(609), 신호 검출기(611), 디멀티플렉서(demultiplexer)(617), 제 1 IFFT기(619), 복소 공액 전치기(complex conjugation transpose unit)(621), 제 2 IFFT기(623), 다중화기(mutiplexer)(625)를 포함한다.

상기 RF 수신기(601)는 안테나를 통해서 신호를 수신하고, 상기 수신 신호를 상기 A/D 변환기(603)로 출력한다. 상기 A/D 변환기(603)는 상기 RF 수신기(603)에서 출력하는 아날로그 신호를 디지털 신호로 변환하여 상기 CP 제거기(605)로 출력한다.

상기 CP 제거기(605)는 상기 A/D 변환기(603)의 디지털 신호로부터 CP를 제거하여 상기 직렬/병렬(S/P: Serial/Parallel) 변환기(607)로 출력한다. 상기 SP 변환기(607)는 상기 CP 제거기(603)의 출력 신호를 병렬 신호로 변환하여 상기 FFT기(609)로 출력한다.

상기 FFT기(609)는 상기 S/P 변환기(607)의 출력 신호를 FFT를 수행하여 상기 신호 검출기(611)로 출력한다. 여기서 상기 FFT기의 크기는 N이 된다.

상기 신호 검출기(611)는 선형 결합기(613)와 SC-FDE기(615)를 포함한다. 상 기 선형 결합기는 상기 FFT기(609)의 출력 신호로부터 송신기에서 송신한 송신 신호를 검출하여 상기 역다중화기(617)로 출력한다.

상기 선형 결합기(613)는 최소 평균 자승 오차(MMSE: Minimum Mean Square Error) 기준에 의한 결합 기법을 사용하여 신호를 검출하며, 검출된 신호는 하기의 수학식 12에 나타내었다.

상기 수학식 12에서

과

는 각각 상기 도 4의 제 1 안테나(431)와 제 2 안테나(433)에 대한 채널 행렬들이다. 상기 수학식 12의 r에 푸리에 변환 행렬 W를 곱하여 획득한 주파수 대역 신호를 짝수 번째와 홀수 번째 주파수 성분으로 나누면 각각 하기의 수학식 13과 수학식 14로 나타낼 수 있다.

여기서 상기 홀수 번째 주파수 성분

에 복소 공액을 취하면 하기의 수학식 15를 획득할 수 있다.

여기서, 2개의 인접한 부반송파에 대한 채널 정보가 일치하다고 가정하면, 다시 말해,

와

라고 가정하면, 상기 수학식 13과 수학식 15를 수학식 16의 행렬식으로 다시 나타낼 수 있다.

상기 수학식 16에서 수신 신호를 각 송신 신호들의 선형 결합으로 나타낼 수 있으며, 최소 평균 자승 오차 기준에 의거하여 신호 검출이 수행된다. 이에 최종적으로 구해지는 최적의 두 가지(two branch) 최대비 결합 (maximal ratio combining: MRC)을 이용하는 수신 다이버시티 시스템의 식과 유사한 형태를 가지며 이를 하기의 수학식 17에 나타내었다.

상기 수학식 17에서

은 하기의 2m, 2m+1 번째 부반송파, 즉 임의의 인접 반송파에 해당하는 수신 신호를 의미하고,

은 2m, 2m+1번째 부반송파를 통해서 수신되는 신호의 채널 값을 의미하고,

은

중에서 송신기의 첫 번째 안테나르 통해서 송신되는 신호가 겪게되는 채널값을 의미하고,

은 두 번째 안테나를 통해서 전송되는 신호가 겪게 되는 채널의 값을 의미한다.

상기 선형 결합기(613)와 상기 SC-FDE(615)에 의해 수행되는 채널 등화는 주파수 영역에서 수행되지만, 결정값들은 시간 영역에서 획득할 수 있으므로, 상기 수신부로 송신되는 심벌에 대한 추정치는 하기의 수학식 18과 같이 나타낼 수 있다.

상기 수학식 18을 사용하여 상기 수신기는 두개의 송신 안테나를 통해 송신기가 송신하는 심벌을 추정하고, 상기 심벌 추정값을 상기 역다중화기(617)로 출력한다.

상기 역다중화기(617)는 상기 신호 검출기(611)의 출력 신호를 2개의 신호로 역다중화, 즉 분할하여 상기 제 1 IFFT기(619)와 상기 복소 공액 전치기(621)로 각각 출력한다.

상기 제 1 IFFT기(619)는 N/(2L)의 블록 크기(block size)를 가지며, 상기 역다중화기(617)에서 출력되는 신호 중에서 짝수 번째 주파수 대역 검출 신호에 대해 IFFT하여 상기 다중화기(625)로 출력한다.

상기 복소 공액 전치기(621)는 상기 역다중화기(617)에서 출력되는 신호를 복소 공액 전치 즉,

을 하여 제 2 IFFT기(623)로 출력한다. 여기서 상기 복소 공액 전치기(621)는 일예로, 상기 역 다중화기(617)에서 출력되는 신호 중에서 홀수 번째 주파수 대역 검출 신호에 복소 공액 전치를 수행한다.

상기 제 2 IFFT기(623) 또한 N/(2L)의 블록 크기를 가지며, 상기 복소 공액 전치기(621)에서 출력되는 신호를 IFFT하여 상기 다중화기(625)로 출력한다.

상기 다중화기(625)는 상기 제 1 IFFT기(619)와 상기 제 2 IFFT기(623)의 출 력 신호를 다중화하여 출력한다.

본 발명에서는 상기 송신기의 안테나가 2개인 경우를 일예로 설명하였으나, 2개 이상의 안테나를 사용하는 경우에 본 발명을 적용하는 것도 가능하다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은, 통신 시스템에서 각 단말기별 신호를 단일 반송파를 사용하여 송수신하는 것이 가능하다는 이점을 갖는다. 또한, 고속의 페이딩 채널과 주파수 선택적 페이딩 채널에서는 성능의 열화가 발생하지 않는 시공간 주파수 블록 부호화 방식을 제공하는 것이 가능하다는 이점을 갖는다. 더욱이, 본 발명에서는 송신기가 적어도 두 개, 즉 다수의 수신기와 통신이 가능하다는 이점을 갖는다.

Claims

적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 송신 장치에 있어서,

정보 비트들을 발생하고, 상기 발생된 정보 비트들을 일정한 길이의 심벌로 매핑하여 정보 심벌을 생성하는 정보 심벌 생성기와,

상기 정보 심벌을 송신 안테나의 개수에 상응하게 분할하고, 미리 설정된 반복 횟수만큼 반복하여 주파수 공간 블록 부호화하고, 상기 주파수 공간 블록 부호화된 신호에 각 수신기에 상응하는 위상 벡터를 곱하여 송신 신호를 생성하는 송신 신호 생성부와,

상기 송신 신호에 보호 구간을 삽입한 후 아날로그 신호로 변환하고, 상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 단일 캐리어로 송신하는 신호 송신부를 포함함을 특징으로 하는 신호 송신 장치.
제 1 항에 있어서,

상기 정보 심벌 생성기는,

정보 비트들을 발생하는 비트 발생기와,

상기 정보 비트들을 일정한 길이의 심벌로 매핑하는 심벌 매핑기를 포함함을 특징으로 하는 신호 송신 장치.
제 1 항에 있어서,

송신 신호 생성부는,

상기 정보 심벌을 송신 안테나의 개수에 상응하게 분할하는 역다중화기와,

상기 분할된 신호를 입력받아 미리 설정된 반복 횟수만큼 반복하는 반복기들과,

상기 반복된 신호들을 주파수 공간 블록 부호화하는 신호 처리부들과,

상기 주파수 공간 블록 부호화된 신호에 각 수신기에 상응하는 위상 벡터를 곱하는 위상 벡터 곱셈기들을 포함하는 것을 특징으로 하는 신호 송신 장치.
제 1 항에 있어서,

상기 송신 신호 처리부는,

상기 송신 신호에 보호 구간을 삽입하는 보호 구간 삽입기들과,

상기 보호 구간 삽입된 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기들과,

상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 송신하는 무선 송신기를 포함함을 특징으로 하는 신호 송신 장치.
제 1 항에 있어서,

상기 송신 신호 생성부와 상기 송신 신호 처리부는 상기 송신 안테나의 개수에 상응하여 병렬 처리를 수행하는 구조를 가짐을 특징으로 하는 신호 송신 장치.
제 1 항에 있어서,

상기 송신기의 제 1 안테나를 통해 송신되는 신호는 하기의 수학식 19로 나타나는 것을 특징으로 하는 신호 송신 장치.

N은 고속 푸리에 변환의 크기를 나타내고,
은 부반송파의 위치 결정을 위한 인덱스이고,
은
이고, 상기 L은 상기 송신기의 반복 횟수의 절반이고,
는
과
임.
제 6 항에 있어서,

상기 송신기의 제 2 안테나를 통해 송신되는 신호는 제 1 안테나를 통해 송신되는 신호를 하기의 수학식 20에 나타난 이산 푸리에 변환 대칭 특성을 갖는 것을 특징으로 하는 신호 송신 장치.
적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 신호 수신 장치에 있어서,

수신된 신호로부터 보호 구간을 제거하는 보호 구간 제거기와,

상기 보호 구간이 제거된 신호를 병렬 신호열로 변환하는 직렬/병렬 변환기와,

상기 병렬로 출력되는 신호들에 고속 푸리에 변환을 수행하는 고속 푸리에 변환기와,

상기 고속 푸리에 변환된 신호를 짝수 번째 주파수 성분과 홀수 번째 주파수 성분을 검출하는 신호블록 검출기와,

상기 신호블록 검출기에 의해 검출된 주파수 성분들을 역다중화하는 역다중화기와,

상기 역다중화기의 출력 중 짝수 번째 주파수 성분에 대해 역고속 푸리에 변환을 수행하는 제 1 역고속 푸리에 변환기와,

상기 역다중화기의 출력 중 홀수 번째 주파수 성분에 대해 복소 공액 연산을 수행하는 복소 공액 연산기와,

상기 복소 공액 연산을 수행한 신호에 대해 역프리에 변환을 수행하는 제 2 역 고속 푸리에 변환기와,

상기 제1 및 제2역프리에 변환기들의 출력신호를 다중화하여 원본 데이터를 복원하는 다중화기를 포함하며,

상기 제 1 역고속 푸리에 변환기와, 상기 제 2 역고속 푸리에 변환기는 상기 고속 푸리에 변환기의 크기를 상기 송신기에서 정보 심볼을 반복한 횟수로 나눈 크기를 갖는 것을 특징으로 하는 신호 수신 장치.
적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 상기 송신기의 신호 송신 방법에 있어서,

정보 비트들을 발생하는 과정과,

상기 정보 비트들을 일정한 길이의 심벌로 매핑하는 과정과,

상기 매핑된 심벌을 송신 안테나의 개수에 상응하게 분할하는 과정과,

상기 분할된 신호를 입력받아 미리 설정된 반복 횟수만큼 반복하는 과정과,

상기 반복된 신호들을 주파수 공간 블록 부호화하는 과정과,

상기 공간 블록 부호화된 신호를 각 수신기에 상응하는 위상 벡터를 곱하는 과정과,

상기 송신 신호에 보호 구간을 삽입하는 과정과,

상기 보호 구간 삽입된 신호를 아날로그 신호로 변환하는 과정과,

상기 아날로그 변환된 신호를 무선 처리한 후 안테나를 통해 송신하는 과정을 포함함을 특징으로 하는 신호 송신 방법.
제 9 항에 있어서,

상기 분할된 신호는 분할된 신호별로 각각 병렬 처리하는 것을 특징으로 하는 신호 송신 방법.
제 9 항에 있어서,

상기 송신기의 제 1 안테나를 통해 송신되는 신호는 하기의 수학식 21로 나타나는 것을 특징으로 하는 신호 송신 방법.

N은 고속 푸리에 변환의 크기를 나타내고,
은 부반송파의 위치 결정을 위한 인덱스이고,
은
이고, 상기 L은 상기 송신기의 반복 횟수의 절반이고,
는
과
임.
제 11 항에 있어서,

상기 송신기의 제 2 안테나를 통해 송신되는 신호는 제 1 안테나를 통해 송신되는 신호를 하기의 수학식 22에 나타난 이산 푸리에 변환 대칭 특성을 갖는 것을 특징으로 하는 신호 송신 방법.
적어도 두개의 송신 안테나를 통해 신호를 송신하는 송신기와 적어도 하나의 수신 안테나를 사용하여 신호를 수신하는 수신기를 포함하는 통신 시스템에서 상기 수신기의 신호 수신 방법에 있어서,

수신된 신호로부터 보호 구간을 제거하는 과정과,

상기 보호 구간이 제거된 신호를 병렬 신호열로 변환하는 과정과,

상기 병렬로 출력되는 신호들에 고속 푸리에 변환을 수행하는 과정과,

상기 고속 푸리에 변환된 신호를 짝수 번째 주파수 성분과 홀수 번째 주파수 성분을 검출하는 과정과,

상기 검출된 주파수 성분들을 역다중화하는 과정과,

상기 역다중화기의 출력 중 짝수 번째 주파수 성분에 대해 역고속 푸리에 변환을 수행하는 과정과,

상기 역다중화기의 출력 중 홀수 번째 주파수 성분에 대해 복소 공액 연산을 수행하는 과정과,

상기 복소 공액 연산을 수행한 신호에 대해 역고속 푸리에 변환을 수행하는 과정과,

상기 역고속 푸리에 변환된 신호를 다중화하여 원본 데이터를 복원하는 과정을 포함하고,

상기 역고속 푸리에 변환의 크기는 상기 고속 푸리에 변환 크기를 상기 송신기에서 정보 심볼을 반복한 횟수로 나눈 크기를 갖는 것을 특징으로 하는 신호 수신 방법.