KR20080064159A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080064159A
KR20080064159A KR1020087011618A KR20087011618A KR20080064159A KR 20080064159 A KR20080064159 A KR 20080064159A KR 1020087011618 A KR1020087011618 A KR 1020087011618A KR 20087011618 A KR20087011618 A KR 20087011618A KR 20080064159 A KR20080064159 A KR 20080064159A
Authority
KR
South Korea
Prior art keywords
semiconductor element
semiconductor device
adhesive tape
semiconductor
conductive member
Prior art date
Application number
KR1020087011618A
Other languages
English (en)
Inventor
류지 노모토
요시타카 아이바
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020087011618A priority Critical patent/KR20080064159A/ko
Publication of KR20080064159A publication Critical patent/KR20080064159A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

점착 테이프(2) 위에, 적어도 하나의 반도체 소자와 복수의 외부 접속용 단자용 도전 부재(6)를 배치하여, 반도체 소자의 전극과 도전 부재(6)를 전기적으로 접속한다. 반도체 소자와 도전 부재(6)를 점착 테이프(2) 위에서 밀봉 수지(12)에 의해 밀봉하고, 점착 테이프(2)를 반도체 장치로부터 박리한다. 도전 부재(6)는 별개로 형성된 펠릿 형상의 도전 부재이며, 밀봉 수지(12)로부터 노출되어 외부 접속용 단자(실장용 단자)로서 기능한다. 반도체 소자의 종류가 달라도, 전용 부품을 사용하지 않고, 도전 부재(6)의 배치를 변경함으로써, 다른 반도체 장치를 제조할 수 있다.
Figure P1020087011618
점착 테이프, 얼라인먼트용 펠릿, 박리 롤러, 커패시터

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 반도체 소자를 탑재하는 기판(다이 스테이지)을 갖지 않는 표면 실장형의 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 휴대 전화 또는 노트형 퍼스널 컴퓨터 등의 휴대형 전자 기기가 더한층 소형화됨에 따라, 이들 전자 기기에서의 전자 회로를 구성하는 반도체 장치도 보다 소형화가 요구되고 있다. 또한, 당해 반도체 장치는, 그 실장 면적을 저감하기 위해서, 소위 표면 실장형 패키지 구조가 적용되고 있다.
이러한 표면 실장형의 반도체 장치에서는, 통일된 패키지 형태·외형 형상이 채용되어 있지 않아, 외부 접속 단자수가 100핀 미만의 반도체 장치에서도, 여러가지 종류의 패키지 구조 및 그 제조 방법이 제안되고 있다.
외부 접속 단자수가 적은 반도체 장치의 제조 방법으로서, 리드 프레임 위에 복수의 반도체 소자를 탑재하고, 당해 반도체 소자의 전극과 리드 프레임의 단자가 되는 부분을 본딩 와이어로 접속하고, 수지 밀봉한 후에, 에칭 등에 의해 리드 프레임의 단자간을 전기적으로 분리하여, 다이싱 등에 의해 패키지를 개편화(個片化) 하는 방법이 있다. 이 제조 방법에서는, 반도체 소자의 종류마다 다른 패턴의 리드 프레임을 준비할 필요가 있어, 리드 프레임에 관한 비용만큼 반도체 장치의 가격이 높아지게 된다.
그래서, 접착 시트 위에 부착한 금속박을 에칭에 의해 패턴 가공하여 단자부를 형성한 후, 당해 접착 시트 위에 반도체 소자를 탑재하고, 반도체 소자의 전극을 접착 시트 위의 금속박으로 이루어지는 전극에 본딩 와이어로 전기적으로 접속하고, 반도체 소자를 수지 밀봉하고 나서 접착 시트를 분리하는 반도체 장치의 제조 방법이 제안되고 있다(예를 들면, 특허문헌 1 참조).
이러한 제조 방법에 의하면, 금속박을 에칭에 의해 패턴 가공하기 위해서, 에칭 공정에 요하는 시간이 크며, 에칭용의 마스크를 반도체 소자의 종류마다 준비하지 않으면 안된다. 또한, 전극으로서 충분한 두께로 하기 위해서 에칭 처리 후의 금속박에 도금을 실시하는 등의 처리가 필요하게 되어, 그만큼 비용이 높아지게 된다.
특허문헌 1에서는, 금속박을 에칭하여 전극을 형성하는 대신에, 미리 프레스 가공한 금속박을 접착 시트에 부착하는 것도 제안되고 있지만, 이 경우도 프레스용의 금형을 반도체 소자의 종류마다 준비하지 않으면 안된다.
한편, 금속성의 유지 기판에 형성된 오목부에 전극 부재와 반도체 소자를 끼워넣어 고정하고, 그 유지 기판 위에서, 반도체 소자의 전극과 전극 부재를 본딩 와이어로 접속하여, 수지 밀봉한 후에 유지 기판을 제거하는 방법이 제안되고 있다(예를 들면, 특허문헌 2 참조). 이 제조 방법에서는 유지 기판 위에서 전극 부 재를 가공할 필요는 없지만, 전극 부재를 끼워넣어 고정하기 위해서 유지 기판에 오목부를 형성해 둘 필요가 있어, 역시 반도체 소자의 종류마다 유지 기판을 준비할 필요가 있다.
특허문헌 1 : 일본국 특허공개 2004-63615호 공보
특허문헌 2 : 일본국 특허공개 평11-3953호 공보
상술한 바와 같이, 특허문헌 1 및 특허문헌 2의 어느 제조 방법에서도, 반도체 소자의 크기, 전극 단자의 수·배치가 다르면, 동일한 금형이나 유지 기판을 사용할 수는 없다. 즉, 탑재하는 반도체 소자의 종류마다 금형 또는 유지 기판을 준비할 필요가 있어, 그만큼 반도체 장치의 제조 비용이 높아진다는 문제가 있다.
본 발명은 상술한 문제를 감안하여 이루어진 것으로, 탑재하는 반도체 소자의 종류가 달라도, 전용 부품을 사용하지 않고 동일 제조 공정으로 제조할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서, 본 발명의 한 면에 의하면, 반도체 소자와, 그 반도체 소자의 전극에 접속된 복수의 펠릿 형상의 도전 부재와, 그 반도체 소자와 그 도전 부재를 밀봉하는 밀봉 수지를 구비하고, 그 도전 부재는, 그 밀봉 수지 중에 매립되고, 또한 그 도전 부재의 표면이 그 밀봉 수지로부터 노출되어, 그 반도체 소자의 외부 접속용 단자로서 기능하는 것을 특징으로 하는 반도체 장치가 제공된다.
또한, 본 발명의 다른 면에 의하면, 점착 테이프 위에, 적어도 하나의 반도체 소자와 펠릿 형상의 도전 부재를 배치하고, 그 반도체 소자의 전극과 그 도전 부재를 접속하고, 그 점착 테이프 위에서, 그 반도체 소자와 그 도전 부재를 수지 밀봉하고, 그 후, 그 점착 테이프를 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명의 다른 면에 의하면, 점착 테이프 위에, 복수의 펠릿 형상의 도전 부재를 배치하고, 그 도전 부재에 반도체 소자의 전극을 접속하고, 그 점착 테이프 위에서, 그 반도체 소자와 그 도전 부재를 수지 밀봉하고, 그 후, 그 점착테이프를 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
(발명의 효과)
본 발명에 의하면, 리드 프레임을 사용하지 않고, 기재(基材)가 되는 점착 테이프 위에, 반도체 소자 및 외부 접속용 단자(실장용 단자)가 되는 펠릿 형상의 도전 부재를 부착하고, 당해 반도체 소자의 전극과 펠릿 형상의 도전 부재 사이를 전기적으로 접속 가능하게 한 후, 밀봉 수지 등에 의해 밀봉함으로써 반도체 장치를 형성할 수 있다. 따라서, 반도체 소자의 종류마다 준비해야 되었던 리드 프레임 등의 구성 부품이 불필요하게 되어, 하나의 제조 공정으로 다른 종류의 반도체 소자에 대응할 수 있다. 즉, 펠릿 형상의 도전 부재의 배치를 변경하는 것만으로, 외부 접속용 단자(실장용 단자)의 위치가 다른 반도체 장치를 제조할 수 있다. 이에 따라, 반도체 장치의 제조 비용을 저감할 수 있다.
또한, 리드 프레임을 적용하지 않기 때문에, 반도체 장치의 두께(높이)를 저감할 수 있어, 보다 박형(薄型)의 반도체 장치를 제공할 수 있다.
또한, 외부 접속용 단자(실장용 단자)가 되는 펠릿 형상의 도전 부재가, 밀봉 수지 내에 매립된 상태이며 밀봉 수지로부터 도전 부재가 돌출되어 있지 않은 점에서도, 반도체 장치의 두께(높이)를 저감할 수 있다.
도 1은 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 공정 중의 상태를 나타낸 도면.
도 2는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 공정의 일부를 나타낸 도면.
도 3은 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 공정의 일부를 나타낸 도면.
도 4는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 공정의 일부를 나타낸 도면.
도 5는 얼라인먼트용 펠릿이 남아있는 반도체 장치의 단면도.
도 6은 2열 배열의 전극을 갖는 반도체 소자를 사용한 경우의 반도체 장치를 나타낸 단면도.
도 7은 반도체 소자 아래에 방열판을 배치한 경우의 반도체 장치를 나타낸 단면도.
도 8은 방열용 펠릿을 반도체 소자 아래에 설치한 반도체 장치를 나타낸 단면도.
도 9는 반도체 소자 위에 반도체 소자를 적층하여 하나의 반도체 장치로 한 예를 나타낸 단면도.
도 10은 도 9에 나타낸 반도체 장치에서, 두께가 큰 펠릿을 설치한 경우를 나타낸 단면도.
도 11은 2개의 반도체 소자를 평면적으로 나열하여 하나의 반도체 장치로 한 예를 나타낸 단면도.
도 12는 도 11에 나타낸 반도체 장치의 제조 공정 중의 상태를 나타낸 사시도.
도 13은 2개의 반도체 소자를 평면적으로 나열하여 하나의 반도체 장치로 하고, 그들 사이에 중계용의 반도체 소자를 배치한 예를 나타낸 단면도.
도 14는 도 13에 나타낸 반도체 장치의 제조 공정 중의 상태를 나타낸 사시도.
도 15는 반도체 소자의 전원 단자간에 접속된 커패시터를 포함하는 반도체 장치의 제조 공정 중의 상태를 나타낸 도면.
도 16은 본 발명의 제 2 실시예에 의한 반도체 장치의 단면도.
도 17은 도 16에 나타낸 반도체 장치에 방열판(30)을 부착한 상태를 나타낸 단면도.
도 18은 도 16에 나타낸 반도체 장치에서, 방열판을 밀봉 수지에 매립한 상태를 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
2 : 점착 테이프 4, 4A, 4B, 4C, 4D : 반도체 소자
6 : 단자용 펠릿 8 : 얼라인먼트용 펠릿
10, 10A, 10B : 본딩 와이어 12 : 밀봉 수지
14, 30, 32 : 방열판 16 : 접착재
20 : IN측 릴 22 : 박리 롤러
24 : OUT측 릴 28 : 커패시터
100 : 반도체 장치
다음에, 본 발명의 제 1 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서, 도면을 참조하면서 설명한다. 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 공정에서, 점착 테이프 위에 반도체 소자를 탑재한 상태를 나타낸다.
즉, 본 발명의 제 1 실시예에 의한 반도체 장치의 제조 방법에서는, 도 1에 나타낸 바와 같이, 지지 부재로서 점착 테이프(2)를 적용하여, 그 한쪽 주면(主面) 위에 반도체 소자(4)를 페이스 업(회로 형성면을 위로 향한 상태)으로 탑재한다. 또한, 반도체 장치의 외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)을, 상기 반도체 소자(4)의 주위에 배치한다. 당해 단자 펠릿은, 예를 들면, 직방체 형상의 금속편 등 펠릿 형상의 도전 부재로 형성된다. 당해 반도체 소자(4) 및 단자용 펠릿(6)은 점착 테이프(2)의 점착성에 의해 점착 테이프(32) 위에 고정된다.
후술하는 바와 같이, 당해 반도체 소자(4)의 전극(4a)과 대응하는 단자용 펠릿(6)은 와이어 본딩법에 의해 접속되어 전기적으로 접속이 가능하게 되고, 또한 당해 반도체 소자(4)와 단자용 펠릿(6)을 점착 테이프(2) 위에서 수지 밀봉함으로 써, 당해 점착 테이프(2) 위에 반도체 장치가 형성된다. 그런 후, 반도체 장치로부터 점착 테이프(2)를 박리하여 양자를 분리함으로써, 수지 밀봉부에 단자용 펠릿(6)의 표면이 노출되어, 당해 단자용 펠릿(6)이 반도체 장치의 외부 접속용 단자(실장용 단자)가 된다.
상기 점착 테이프(2)는 반도체 장치 제조용으로 일반적으로 사용되고 있는 다이싱 테이프 또는 백그라인드 테이프와 같은 점착성을 갖는 테이프를 사용할 수 있다. 즉, 점착 테이프(2)로서는, 수지 테이프 기재의 한쪽 주면 위에 점착재층이 형성된 테이프를 적용할 수 있다. 단, 당해 점착 테이프(2)는 그 위에서 와이어 본딩 처리가 행해지기 때문에, 와이어 본딩시의 열에 의해 변형이 생기지 않고, 또한, 수지 몰드법에 의해 밀봉을 할 때에도 가열에 의해서도 변형이 생기지 않는 내열성을 갖는 것이 필요하다.
한편, 반도체 장치의 외부 접속용 단자(실장용 단자)로서 기능하는 펠릿 형상의 도전 부재, 즉 단자용 펠릿(6)은, 예를 들면, 구리(Cu) 또는 알루미늄(Al)과 같은 금속으로 이루어지며, 와이어 본딩시에 가압되어도 변형되지 않는 두께(예를 들면, O.1mm)를 갖고 있다. 당해 단자용 펠릿(6)의 형상은, 도 1에 나타낸 바와 같이 직방체가 일반적이긴 하지만, 필요에 따라 입방체 형상, 다각형 기둥 형상, 또는 구(球)형상 등으로 할 수 있다.
당해 단자용 펠릿(6)을 구성하는 펠릿 형상의 도전 부재의 표면에는, 미리 예를 들면, 금(Au), 은(Ag) 또는 팔라듐(Pd) 등의 금속 도금을 실시해 두는 것이 바람직하다. 즉, 단자용 펠릿(6)의 점착 테이프(2)에 부착되는 면은, 최종적으로 노출되어 외부 접속용 단자(실장용 단자)로서 기능하므로, 땜납 등에 대한 젖음성을 확보하기 위해 도금 처리를 실시해 두는 것이 바람직하다.
또한, 단자용 펠릿(6)을 점착 테이프(2)에 부착했을 때에, 상측이 되는 면에는 본딩 와이어가 접속되므로, 당해 본딩 와이어가 접속되기 쉽도록 도금 처리를 실시해 두는 것이 바람직하다. 도금 처리는, 단자용 펠릿(6)의 전체 표면에 실시해도 좋지만, 외부 접속용 단자(실장용 단자)로서 노출되는 면 및 본딩 와이어를 접속하는 면에 대해서 실시하는 것으로 해도 좋다. 또한, 단자용 펠릿(6)을 구성하는 펠릿 형상의 도전 부재는 반드시 금속일 필요는 없고, 양호한 도전성을 가지며, 필요한 강성(剛性)을 갖는 재료이면 금속 이외의 재료라도 좋다.
또한, 도 1에 나타낸 구성에서는, 단자용 펠릿(6)의 주위에, 얼라인먼트(위치 맞춤)용 펠릿(8)이 배치된다. 이러한 얼라인먼트용 펠릿(8)은 반도체 소자(4) 및 단자용 펠릿(6)을 점착 테이프(2)에 부착할 때의 기준 위치를 제공한다. 또한, 당해 얼라인먼트용 펠릿(8)은 수지 밀봉 후에 다이싱 처리에 의해 반도체 장치를 개편화할 때의 위치 인식 마크로서도 사용된다. 당해 얼라인먼트용 펠릿(8)은 위치 인식용으로 설치되기 때문에 도전성을 가질 필요는 없다. 따라서, 단자용 펠릿(6)과는 다른 재료를 적용해도 좋지만, 물론 단자용 펠릿(6)과 동일 부재를 적용해도 좋다.
이와 같이, 점착 테이프 부재를 베이스로 하여, 그 한쪽 주면에 반도체 소자 및 단자용 펠릿을 배열 설치하는 제조 방법에 대해서, 도 2 내지 도 4를 참조하면서 상세하게 설명한다. 이하에 설명하는 반도체 장치의 제조 방법에서는, 상기 점 착 테이프(2)는 띠 형상을 가지며, 미리 릴에 감긴 상태로 공급되는 것으로 한다.
우선, 도 2의 (a)에 나타낸 바와 같이, IN측의 릴(20)로부터 풀려서, 평탄한 상태로 된 띠 형상의 점착 테이프(2)에 대해서, 그 한쪽 주면 위 즉, 점착재가 형성된 면 위에, 다이본더(도시 생략)를 이용하여 얼라인먼트용 펠릿(8)을 부착한다.
다음에, 도 2의 (b)에 나타낸 바와 같이, 점착 테이프(2)의 상기 한쪽 주면 위에, 다이본더(도시 생략)를 이용하여 반도체 소자(4)를 부착한다. 이 때, 반도체 소자(4)는 전극 단자(4a)가 형성된 회로 형성면을 상측으로 향하여 소위 페이스 업 상태로 탑재되어, 반도체 소자(4)의 배면이 점착 테이프(2)에 부착된다. 반도체 소자(4)를 부착하는 위치는, 상기 얼라인먼트용 펠릿(8)을 기준으로 하여 결정된다.
다음에, 도 2의 (c)에 나타낸 바와 같이, 반도체 소자(4)의 주위의 점착 테이프(2) 위에, 다이본더(도시 생략)를 이용하여 단자용 펠릿(6)을 부착한다. 당해 단자용 펠릿(6)을 부착하는 위치도, 상기 얼라인먼트용 펠릿(8)을 기준으로 하여 결정된다. 또한, 점착 테이프(2) 위에 반도체 소자(4)와 단자용 펠릿(6)을 탑재 배치하는 순번을 변경할 수도 있다.
그런 후, 도 3의 (a)에 나타낸 바와 같이, 점착 테이프(2) 위에서, 반도체 소자(4)의 전극 단자(4a)와 대응하는 단자용 펠릿(6)을 본딩 와이어(10)에 의해 접속한다.
이어서, 도 3의 (b)에 나타낸 바와 같이, 점착 테이프(2) 위에서의 반도체 소자(4), 단자용 펠릿(6) 및 본딩 와이어(10)를 수지 밀봉한다. 본 실시예에서는, 이 때, 복수 세트의 반도체 소자·단자용 펠릿을 일괄하여 수지 밀봉한다. 수지 밀봉은 점착 테이프(2)의 상측에 금형을 배치하고, 밀봉 수지(12)를 트랜스퍼 몰드함으로써 행할 수 있다. 수지 몰드법이 아니고, 인쇄 밀봉법 또는 포팅 밀봉법을 적용할 수도 있다.
본 실시예에서는, 점착 테이프(2)를 따라 배치된 2개의 반도체 소자(4)와 각각 대응되는 단자용 펠릿(6)을 동시에 일괄하여 수지 밀봉하고 있지만, 수지 밀봉하는 반도체 소자(4)는 2개에 한정되지 않고, 가능하면 3개 이상을 동시에 수지 밀봉해도 좋다. 또한, 점착 테이프(2)의 길이 방향으로 배열된 복수개의 반도체 소자에 대한 것이 아니고, 하나의 점착 테이프(2)의 폭방향으로 나란히 배치된 다른 점착 테이프 위에 탑재된 반도체 소자, 단자용 펠릿과 일괄하여 수지 밀봉해도 좋다.
반도체 소자(4)를 점착 테이프(2) 위에서 수지 밀봉한 후, 도 3의 (c)에 나타낸 바와 같이, 수지 밀봉체(12)로부터 점착 테이프(2)를 박리한다. 점착 테이프(2)의 박리는 박리 롤러(22)에 의해 점착 테이프(2)의 이동 방향을 수지 밀봉체(12)로부터 멀리함으로써 행한다. 분리된 점착 테이프(2)는 OUT측의 릴(24)에 감겨진다.
이상의 공정은, 점착 테이프(2)가 IN측 릴(20)로부터 풀려나와서 OUT측 릴(24)에 감기는 동안에 일련의 공정으로서 행해진다. 당해 점착 테이프(2)는 상시 연속해서 이동하는 것이 아니고, 각 공정에서, 정지한 상태로 반도체 소자·단자 펠릿의 탑재, 와이어 본딩, 수지 밀봉 등이 행해진다.
점착 테이프(2)로부터 분리된 수지 밀봉체(12)는, 도 4의 (a)에 나타낸 바와 같이, 실온에서 방치하거나 가열하여 밀봉 수지의 경화 처리가 이루어진다. 이 상태에서, 수지 밀봉체(12)는 2개의 반도체 소자 및 각각에 대응하는 단자용 펠릿(6), 본딩 와이어(10) 및 얼라인먼트용 펠릿(8)을 포함하고 있다.
밀봉 수지가 경화된 후, 도 4의 (b)에 나타낸 바와 같이, 수지 밀봉체(12)로부터 노출되어 있는 단자용 펠릿(6)에 대해서, 프로브 카드(25)에 설치된 프로브 침(26)을 접촉시켜서, 반도체 장치에 대해서 전기적 특성 시험을 행한다.
전기적 특성 시험 후, 수지 밀봉체(12)를 절삭 블레이드에 의해 절단하여 개편화하고, 도 4의 (c)에 나타낸 바와 같이, 원하는 반도체 장치(100)를 형성한다. 이 때, 다이싱 라인은 수지 밀봉체(12)로부터 노출되어 있는 얼라인먼트용 펠릿(8)에 의거하여 설정한다. 본 실시예에서는, 상기 도 4의 (b)에 나타낸 바와 같이, 다이싱 라인 위에 얼라인먼트용 펠릿(8)을 배치하고 있고, 당해 얼라인먼트용 펠릿(8)은 다이싱시에 제거된다.
이와 같이, 본 실시예에 의한 반도체 장치 및 그 제조 방법에서는, 리드 프레임 등을 사용하지 않고, 반도체 소자(4)와 외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)을 점착 테이프(2)에 부착하고, 당해 반도체 소자와 단자용 펠릿(6)을 접속한 후, 밀봉 수지에 의해 밀봉함으로써 반도체 장치를 형성한다. 따라서, 반도체 소자(4)의 종류마다 준비하지 않으면 안되었던 리드 프레임 등의 구성 부품이 불필요하게 되어, 하나의 제조 공정으로 다른 종류의 반도체 소자에 대응할 수 있다. 이에 따라, 반도체 장치의 제조 비용을 삭감할 수 있다. 또한, 리 드 프레임을 삭제한 만큼, 반도체 장치로서의 두께를 감소시킬 수 있어, 보다 박형의 반도체 장치를 제공할 수 있다.
본 실시예에 의한 제조 방법에 의해 제조한 반도체 장치에서는, 외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)은, 밀봉 수지(12) 내에 거의 전체가 매립된 상태에 있어, 밀봉 수지(12)의 저면(底面)으로부터 당해 단자용 펠릿(6)은 돌출하지 않고, 그 한면이 노출되어 있을 뿐이다. 따라서, 이러한 점에서도 반도체 장치의 두께를 감소시킬 수 있다.
또한, 당해 단자용 펠릿(6)은 반도체 장치의 제조 공정에서 금속판 또는 금속박을 가공하여 복수의 단자로 한 것이 아니라, 미리 펠릿 형상의 도전 부재로서 형성되어 공급된다. 즉, 외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)은 제조 공정에서 형성된 것이 아니다. 이 점에서, 본 실시예에 의한 반도체 장치는 실장 단자의 구성 및 형상이, 종래의 제조 방법에 의해 제조된 반도체 장치의 외부 접속용 단자와는 다르다.
또한, 상기 도 4의 (c)에 나타낸 반도체 장치에서는, 얼라인먼트용 펠릿(8)이 다이싱시에 삭제되고 있지만, 그 얼라인먼트용 펠릿(8)은 반드시 삭제될 필요는 없고, 도 5에 나타낸 바와 같이, 완성된 반도체 장치에 당해 얼라인먼트용 펠릿(8)이 남겨져도 좋다.
다음에, 상술한 실시예에 의한 반도체 장치의 변형예에 대해서 이하에 설명한다.
전극 단자가 2열로 배열된 반도체 소자(4)를 사용한 반도체 장치의 구조를 도 6에 나타낸다.
외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)이, 반도체 소자(4)의 주위에 2열로 배열되어 있다. 이와 같이 외부 접속용 단자(실장용 단자)의 수가 많아, 반도체 소자(4)의 주위에 일렬로 단자용 펠릿(6)을 배치할 수 없는 경우에는, 와이어 본딩을 행할 수 있는 범위에서, 단자용 펠릿(6)을 복수열 배치함으로써 대응할 수 있다.
한편, 반도체 소자(4)의 하면에, 방열판(14)을 배열 설치한 반도체 장치의 구조를 도 7에 나타낸다.
당해 방열판(14)은 점착 테이프(2) 위의 반도체 소자(4)가 탑재되는 개소에, 당해 반도체 소자(4)에 선행하여 부착되고, 반도체 소자(4)는 당해 방열판(14) 위에 접착제(16)에 의해 고정된다.
또한, 도 8에 나타낸 바와 같이, 방열판(14) 대신에, 방열용으로서 복수개의 펠릿(18)을 반도체 소자(4)의 아래에 배열 설치해도 좋다. 당해 방열용 펠릿(18)은 열전도성이 좋은 재료로 형성할 필요가 있지만, 단자용 펠릿(6) 또는 얼라인먼트용 펠릿(8)이 열전도성이 좋으면, 그들과 동일 재료로 구성할 수 있다.
다음에, 복수개의 반도체 소자를 하나의 반도체 장치로 일체로 구성한 예에 관하여 설명한다.
도 9는 제 1 반도체 소자(4A) 위에 제 2 반도체 소자(4B)를 적층해서 하나의 반도체 장치로 한 예를 나타낸다. 반도체 소자(4B)는 반도체 소자(4A)의 회로 형성면 위에 배치되기 때문에, 반도체 소자(4B)는 반도체 소자(4A)보다 작다. 반도 체 소자(4B)의 본딩 와이어(10B)와, 반도체 소자(4A)의 본딩 와이어(10A)가 접촉할 우려가 있는 경우에는, 도 10에 나타낸 바와 같이, 반도체 소자(4B)로부터의 본딩 와이어(10B)가 접속되는 단자용 펠릿(6)을 높게 (두께를 크게)함으로써, 본딩 와이어간의 클리어런스를 확보하여, 본딩 와이어끼리의 접촉을 방지할 수 있다.
도 11은 2개의 반도체 소자를 동일 평면상에 나열하여 하나의 반도체 장치로 한 예를 나타내고, 도 12는 당해 도 11에 나타낸 반도체 장치의 제조 공정 중의 상태를 나타낸다. 당해 반도체 장치에서는, 반도체 소자(4A), 반도체 소자(4B)는 점착 테이프(2) 위에 나란히 배치되고, 그들 사이에 단자용 펠릿(6)이 배열 설치된다. 이 단자용 펠릿(6)을 통해서 반도체 소자(4A)의 전극 단자와 이것에 대응하는 반도체 소자(4B)의 전극 단자가 서로 접속되고, 또한 대응하는 전위에의 접속이 공통화된다.
도 13은 2개의 반도체 소자를 평면적으로 나열하여, 그들 사이에 중계용의 반도체 소자를 배치한 예를 나타내고, 또한, 도 14는 당해 도 13에 나타낸 반도체 장치의 제조 공정 중의 상태를 나타낸다. 당해 반도체 장치에서는, 반도체 소자(4A)와 반도체 소자(4B) 사이에, 당해 반도체 소자(4A, 4B)간의 인터페이스를 행하는 중계용 반도체 소자(4C)가 배열 설치되어 있다.
당해 중계용 반도체 소자(4C)는, 반도체 소자(4A)에 접속되는 전극과, 반도체 소자(4B)에 접속되는 전극을 갖고 있다. 당해 중계용 반도체 소자(4C) 대신에, 중계용 기판(터미널 칩)을 배열 설치해도 좋다.
도 15는 반도체 소자의 전원 단자와 접지 단자의 사이에 접속된 커패시 터(28)를 포함하는 반도체 장치의 제조 공정 중의 상태를 나타낸다. 이와 같이, 커패시터, 또는 저항 소자, 인덕터 등의 수동 소자를, 단자용 펠릿(6) 위에 탑재·고착하여 반도체 장치 내에 일체로 구성할 수 있다.
다음에, 본 발명의 제 2 실시예에 의한 반도체 장치에 대해서, 도 16 내지 도 18을 참조하면서 설명한다. 본 발명의 제 2 실시예에 의한 반도체 장치는, 도 16에 나타낸 바와 같이, 점착 테이프(2) 위에 배열 설치된 단자용 펠릿(6)에 대해서, 반도체 소자(4D)를 플립칩 접속하고 있다.
도 16에 나타낸 반도체 장치를 제조할 때에는, 상기 제 1 실시예에서의 제조 방법과 마찬가지로 얼라인먼트용 펠릿(8)(도시 생략)을 기준으로 하여, 우선 외부 접속용 단자(실장용 단자)가 되는 단자용 펠릿(6)을 점착 테이프(2) 위에 부착한다. 이 때, 당해 단자용 펠릿(6)은 탑재되는 반도체 소자(4D)의 돌기 전극(금 범프, 땜납 범프 등)(4Da)에 대응하는 위치에 배치된다. 그리고, 반도체 소자(4D)는 그 회로 형성면 및 돌기 전극(4Da)이 아래를 향한 상태(페이스 다운)로, 당해 돌기 전극(4Da)이 단자용 펠릿(6)에 접속된다.
반도체 소자(4D)를 플립칩 접속한 후, 점착 테이프(2) 위에서 반도체 소자(4D)를 수지 밀봉한다. 이 때, 도 16에 나타낸 바와 같이, 반도체 소자(4D)의 배면을 밀봉 수지(12)로부터 노출시켜서, 방열 효율을 향상시키고, 또한 반도체 장치의 두께를 감소하는 구성으로 해도 좋다. 수지 밀봉 후, 점착 테이프(2)를 박리함으로써, 밀봉 수지(12)로부터 단자용 펠릿(6)의 표면이 노출된다.
상술한 반도체 장치에서는, 방열 효율을 보다 향상시키기 위해서, 도 17에 나타낸 바와 같이, 반도체 소자(4D)의 배면에 방열판(30)을 부착해도 좋다. 또는, 도 18에 나타낸 바와 같이, 방열판(32)을 반도체 소자(4D)의 하측(회로 형성면측)에 배열 설치하여 밀봉 수지 중에 매립해도 좋다. 이 경우, 제조 공정에서, 반도체 소자(4D)를 플립칩 접합하기 전에, 점착 테이프(2) 위에 방열판(32)을 부착함으로써, 방열판(32)을 밀봉 수지(12) 내에 매립할 수 있다.
본 발명은 보다 박형화가 요구되고 있는 표면 실장형의 반도체 장치에 적용 가능하다.

Claims (11)

  1. 반도체 소자와,
    그 반도체 소자의 전극에 접속된 복수의 펠릿 형상(pellet-shape)의 도전 부재와,
    상기 반도체 소자와 상기 도전 부재를 밀봉하는 밀봉 수지를 구비하고,
    상기 도전 부재는, 상기 밀봉 수지 중에 매립되고, 또한 상기 도전 부재의 표면이 상기 밀봉 수지로부터 노출되어, 상기 반도체 소자의 외부 접속용 단자로서 기능하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 소자의 전극과 상기 도전 부재는, 본딩 와이어에 의해 접속되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 도전 부재에 대해서, 상기 반도체 소자가 플립칩 접속되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도전 부재의 표면에 도금 처리가 실시되어 있는 것을 특징으로 하는 반 도체 장치.
  5. 점착 테이프 위에, 적어도 하나의 반도체 소자와 펠릿 형상의 도전 부재를 배치하고,
    상기 반도체 소자의 전극과 상기 도전 부재를 접속하고,
    상기 점착 테이프 위에서, 상기 반도체 소자와 상기 도전 부재를 수지 밀봉하고,
    그 후, 상기 점착 테이프를 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 반도체 소자의 전극과 상기 도전 부재를, 와이어 본딩법에 의해 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 점착(粘着) 테이프 위에, 복수의 펠릿 형상의 도전 부재를 배치하고,
    상기 도전 부재에 반도체 소자의 전극을 접속하고,
    상기 점착 테이프 위에서, 상기 반도체 소자와 상기 도전 부재를 수지 밀봉하고,
    그 후, 상기 점착 테이프를 분리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 도전 부재에 상기 반도체 소자를, 플립칩법에 의해 접속하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 점착 테이프 위에 얼라인먼트용 부재를 배치하고,
    그 얼라인먼트용 부재를 기준으로 하여, 상기 반도체 소자 및/또는 상기 도전 부재를 상기 점착 테이프 위에 배치하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 점착 테이프를 분리한 후, 상기 수지 밀봉부를 경화시키고,
    이어서 상기 반도체 장치의 전기적 시험을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 9 항에 있어서,
    상기 점착 테이프 위에 복수개의 반도체 소자를 배치하여 복수개의 반도체 장치를 일체로 형성하고,
    상기 복수개의 반도체 장치에 대해서 전기적 시험을 일괄하여 행하고,
    그 후, 상기 복수개의 반도체 장치를 개편화(個片化)하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020087011618A 2008-05-15 2005-11-17 반도체 장치 및 그 제조 방법 KR20080064159A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020087011618A KR20080064159A (ko) 2008-05-15 2005-11-17 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020087011618A KR20080064159A (ko) 2008-05-15 2005-11-17 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080064159A true KR20080064159A (ko) 2008-07-08

Family

ID=39815552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087011618A KR20080064159A (ko) 2008-05-15 2005-11-17 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20080064159A (ko)

Similar Documents

Publication Publication Date Title
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6452278B1 (en) Low profile package for plural semiconductor dies
JP3526788B2 (ja) 半導体装置の製造方法
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
US7026192B2 (en) Terminal land frame and method for manufacturing the same
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US20020027297A1 (en) Semiconductor package
US20060113642A1 (en) Semiconductor device
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
JP2001210743A (ja) 半導体装置及びその製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
KR20050103234A (ko) 멀티-다이 반도체 패키지
JP4766050B2 (ja) 電子回路装置の製造方法
KR20020074228A (ko) 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법
US20080197466A1 (en) Semiconductor device and manufacturing method thereof
US7282395B2 (en) Method of making exposed pad ball grid array package
JP4159348B2 (ja) 回路装置の製造方法
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
JPH08241940A (ja) 半導体装置およびその製造方法
KR20080064159A (ko) 반도체 장치 및 그 제조 방법
JPH10154768A (ja) 半導体装置及びその製造方法
JP2009088418A (ja) 半導体装置および半導体モジュールならびに半導体装置の製造方法
JP2568057B2 (ja) 集積回路装置
JP2002026181A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application