KR20080060866A - 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치 - Google Patents

반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치 Download PDF

Info

Publication number
KR20080060866A
KR20080060866A KR1020060135475A KR20060135475A KR20080060866A KR 20080060866 A KR20080060866 A KR 20080060866A KR 1020060135475 A KR1020060135475 A KR 1020060135475A KR 20060135475 A KR20060135475 A KR 20060135475A KR 20080060866 A KR20080060866 A KR 20080060866A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
substrate
forming
etching
layer
Prior art date
Application number
KR1020060135475A
Other languages
English (en)
Inventor
문상민
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020060135475A priority Critical patent/KR20080060866A/ko
Publication of KR20080060866A publication Critical patent/KR20080060866A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 콘택홀 형성 방법에 있어서, 기판 상에 피식각층을 형성한다. 상기 피식각층 상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴 상에 광을 조사하여 상기 포토레지스트 패턴을 경화시킨다. 이 후, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 피식각층을 식각한다.

Description

반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한 기판 처리 장치{Method of Forming A Contact Hole of A Semiconductor Device and Apparatus for Processing A Substrate For The Same}
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 방법을 나타내는 단면도들이다.
도 2는 본 발명의 다른 실시예에 따른 기판 처리 장치를 나타내는 평면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 20 : 도전 패턴
30 : 피식각층 40 : 포토레지스트 패턴
45 : 클러스터 층 100 : 기판 처리 장치
150 : 기판 이송 모듈 160 : 로드 포트
170 : 웨이퍼 용기 180 : 전달 로봇
200 : 로드락 챔버 210 : 로딩 챔버
220 : 언로딩 챔버 300 : 트랜스퍼 모듈
310 : 이송 로봇 400 : 공정 챔버
410 : 게이트 밸브 500 : 광 조사부
본 발명은 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한 기판 처리 장치에 관한 것으로, 보다 상세하게는 식각 선택비를 향상시킬 수 있는 콘택홀 형성 방법 및 기판 처리 장치에 관한 것이다.
일반적으로 반도체 제조 공정은 웨이퍼 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 웨이퍼의 소정 영역에 특정 이온을 주입하기 위한 이온 주입 공정과, 웨이퍼 상의 불순물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 웨이퍼의 표면을 검사하기 위한 검사 공정 등을 포함한다.
최근에 이르러, 반도체 장치의 고집적화가 진행됨에 따라 회로의 선폭은 줄어들고 식각 깊이는 유지되어야 하기 때문에 식각 단면의 종횡비(aspect ratio)는 커지고 있는 추세이다. 높은 식각 단면 종횡비를 갖는 구조를 형성하기 위해서는 포토레지스트의 식각 저항, 해상도, 선택비 등에 따라 발생하는 문제 해결이 수반되어야 한다.
포토레지스트의 식각 특성에 따라 그 하층 구조의 식각 형태가 달라지게 되므로 포토레지스트의 식각 형태를 규명하는 것은 고집적화에 따라 반드시 수행되어 야 하는 과제이다. 특히, 포토레지스트의 선택비는 패턴화된 포토레지스트를 마스크로 하여 하부 박막을 식각할 때, 선택적 식각이 정확히 이루어지는 가에 대한 공정 변수이다.
종래의 콘택홀 형성을 위한 식각 공정에 있어서, 마스크로 이용되는 포토레지스트의 두께는 식각 공정이 진행됨에 따라 두께가 점점 감소하게 됨에 따라 임계 선폭(critical dimension)의 크기가 점점 커지게 된다. 이에 따라, 콘택홀의 프로파일(profile)의 불량이 발생하게 되고 후속 공정의 진행을 어려워지는 문제점이 있다.
본 발명의 목적은 식각 선택비를 향상시킬 수 있는 반도체 장치의 콘택홀 형성 방법을 제공하는 데 있다.
본 발명의 다른 목적은 식각 선택비를 향상시킬 수 있는 콘택홀 형성 방법을 수행하기 위한 기판 처리 장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 바람직한 실시예에 따른 반도체 장치의 콘택홀 형성 방법에 있어서, 기판 상에 피식각층을 형성한 후, 상기 피식각층 상에 포토레지스트 패턴을 형성한다, 이어서, 상기 포토레지스트 패턴 상에 광을 조사하여 상기 포토레지스트 패턴을 경화시킨다. 이 후, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 피식각층을 식각한다.
본 발명의 일실시예에 따르면, 상기 포토레지스트 패턴 상에 수은 램프로부 터 발생된 광을 조사하여 상기 포토레지스트 패턴을 경화시킬 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 기판 처리 장치는 포토레지스트 패턴이 형성된 기판을 로딩/언로딩하는 로드락 챔버, 상기 로드락 챔버와 연통되어 상기 기판을 이송하는 트랜스퍼 모듈, 상기 트랜스퍼 챔버와 연통되어 상기 이송된 기판을 처리하는 공정 챔버, 및 상기 로드락 챔버 내에 배치되어, 상기 기판 상에 형성된 포토레지스트 패턴 상에 광을 조사하는 광 조사부를 포함한다.
본 발명의 일실시예에 따르면, 상기 광 조사부는 수은 램프를 포함할 수 있다.
이와 같이 구성된 본 발명에 따른 반도체 장치의 콘택홀 형성 방법은 포토레지스트 패턴 상에 광을 조사하여 상기 포토레지스트 패턴의 상부 영역을 경화시킨 후, 피식각층을 식각하여 식각 선택비를 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한 기판 처리 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제 보다 확대하여 도시한 것이다.
본 발명에 있어서, 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 또는 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
반도체 장치의 콘택홀 형성 방법
도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 방법을 나타내는 단면도들이다.
도 1a를 참조하면, 도전 패턴(20)이 형성된 기판(10) 상에 피식각층(30)을 형성한다. 본 발명의 일실시예에 따르면, 상기 도전 패턴(20)은 불순물이 도핑된 폴리실리콘이나 구리, 탄탈륨, 텅스텐, 티타늄, 알루미늄 등과 같은 금속을 사용하여 형성할 수 잇다.
상기 피식각층(30)은 절연막으로 사용되는 이산화규소(SiO2)를 포함할 수 있다. 상기 피식각층(30)은 화학 기상 증착(CVD), 플라즈마 증대 화학 기상 증착(PECVD), 저압 화학 기상 증착(LPCVD) 공정을 통해 형성될 수 있다.
도 1b를 참조하면, 상기 피식각층(30) 상에 포토레지스트 패턴(40)을 형성한다. 본 발명의 일실시예에 따르면, 상기 피식각층(30) 상에 포토레지스트층(도시되지 않음)을 도포한다. 도포된 상기 포토레지스트패턴을 콘택홀의 형성 영역을 노출시키는 개구부를 갖는 마스크(도시되지 않음)를 이용하여 노광 및 현상하여 상기 포토레지스트 패턴(40)을 형성한다. 이에 따라, 상기 포토레지스트 패턴(40)은 콘택홀의 형성 영역을 노출시키는 개구부를 갖게 된다.
도 1c를 참조하면, 상기 포토레지스트 패턴(40) 상에 광을 조사하여 상기 포토레지스트 패턴을 경화시킨다. 본 발명의 일실시예에 따르면, 상기 포토레지스트 패턴 상에 수은 램프로부터 발생된 광을 조사시킬 수 있다. 상기 광은 자외선(UV) 파장 대역을 가질 수 있고, 예를 들면, 250nm 내지 350nm의 파장 대역을 가질 수 있다.
상기 광의 조사에 의해 상기 포토레지스트 패턴(40)의 상부 영역은 탄화수소 결합이 깨지게 되어 결국 단단한 클러스터 층(45)으로 변화하게 된다. 이리하여, 상기 포토레지스트 패턴의 상부 영역은 하부 영역을 보호하는 코팅막 역할을 하게 된다.
상기 포토레지스트 패턴(40)은 식각 공정을 진행하기 전에 상술한 바와 같이 상부 영역이 단단한 클러스터 층(45)으로 변화하게 되고, 후속 공정인 식각 공정에서 높은 식각 선택비를 갖게 된다.
도 1d를 참조하면, 상기 포토레지스트 패턴(40)을 식각 마스크로 이용하여 상기 피식각층(30)을 식각한다. 본 발명의 일실시예에 따르면, 상기 피식각층(30)은 플라즈마 식각 공정을 수행하여 식각될 수 있다.
본 발명에 따른 반도체 장치의 콘택홀을 형성하는 각 단계에서의 선폭은 다음과 같이 나타난다.
[비교식 1]
CD1 > CD2 > CD3 > CD4
기판 처리 장치
도 2는 본 발명의 다른 실시예에 따른 기판 처리 장치를 나타내는 평면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 기판 처리 장치(100)는 포토레지스트 패턴이 형성된 기판을 로딩/언로딩하는 로드락 챔버(200), 트랜스퍼 모듈(300), 공정 챔버(400)들 및 광 조사부(500)를 포함한다.
상기 로드락 챔버(200)는 상기 트랜스퍼 모듈(300)의 일측과 인접하게 배치되어 연결된다. 또한, 상기 로드락 챔버(200)는 EFEM(Equipment Front End Module) 과 같은 기판 이송 모듈(150)과 연결된다.
상기 기판 이송 모듈(150)의 일측에는 다수개의 로드 포트(160)들이 형성되고, 상기 로드 포트(160)에는 웨이퍼와 같은 기판들이 적재된 웨이퍼 용기(170)가 배치된다. 예를 들면, 상기 웨이퍼 용기(170)로는 복수 개의 슬롯(slot)이 구비된 캐리어와 상기 캐리어를 적재한 상태로 이송하는 캐리어 박스 등과 같은 이송 도구를 통합한 전면 개방 통합형 포드(FOUP:Front Opening Unified Pod)가 이용될 수 있다.
상기 FOUP를 상기 기판 이송 모듈(150)의 로드 포트(160) 위에 적재하고, 기판을 한 매씩 상기 기판 이송 모듈(150)을 통해 상기 로드락 챔버(200)로 이송한다. 구체적으로, 상기 기판 이송 모듈(150)은 전달 로봇(180)을 포함하고, 상기 전달 로봇을 통해 FOUP 내의 기판은 약 10-3 torr의 저진공 상태로 유지되는 로드락 챔버에 로딩된다.
로드락 챔버(200)는 공정 챔버(400)들로 이송되는 기판들이 임시적으로 놓이는 로딩 챔버(210)와 공정이 완료되어 공정 챔버(400)들로부터 전달받은 기판들이 임시적으로 놓이는 언로딩 챔버(220)를 포함한다. 기판이 로드락 챔버(200) 내로 이송되면, 컨트롤러(도시되지 않음)가 로드락 챔버(200)의 내부를 감압하여 초기 저진공 상태로 만들고, 이를 통해 외부 물질이 상기 공정 챔버들 및 상기 트랜스퍼 모듈들로 유입되는 것을 방지할 수 있다.
상기 트랜스퍼 모듈(300)은 상기 로드락 챔버의 일측에 배치된다. 본 발명 의 일실시예에 따르면, 상기 트랜스퍼 모듈(300)은 다각형 형상을 가지며, 각각의 측면에는 복수의 공정 챔버(400)들이 배치되고, 게이트 밸브(410)를 통해 상기 트랜스퍼 모듈(300)과 서로 연통될 수 있다.
상기 트랜스퍼 모듈(300)은 이송 로봇(310)을 각각 포함한다. 구체적으로, 상기 트랜스퍼 모듈의 이송 로봇(310)은 로드락 챔버(200)로부터 공정 챔버(400)로 또는 역으로 기판을 이송한다.
상기 공정 챔버들(400)은 다양한 기판 공정을 수행하는 다수의 챔버들로 구성될 수 있다. 예를 들면, 공정 챔버들(400)은 기판 상에 물질막의 증착을 위해 반응 가스들을 공급하도록 구성된 화학 기상 증착(CVD) 챔버, 증착된 물질막의 식각을 위해 가스를 공급하도록 구성된 식각 챔버 또는 사진 공정 후 기판 상에 남아 있는 감광막 층을 제거하도록 구성된 애싱(ashing) 챔버 등을 포함할 수 있다.
본 발명의 일실시예에 따르면, 상기 공정 챔버는 식각 챔버일 수 있다. 이 경우에 있어서, 상기 공정 챔버는 상기 기판을 지지하는 정전척(도시되지 않음) 및 상기 기판을 식각하기 위한 공정 가스를 공급하는 공정 가스 공급부(도시되지 않음)를 더 포함할 수 있다.
상기 광 조사부(500)는 로드락 챔버(200) 내에 배치되어, 상기 기판 상에 형성된 포토레지스트 패턴에 광을 조사한다.
본 발명의 일실시예에 따르면, 상기 광 조사부는 수은 램프를 포함할 수 있다. 상기 수은 램프로부터 발생된 광은 자외선 파장 대역을 가질 수 있다.
포토레지스트 패턴이 형성된 기판은 기판 이송 모듈(150)에 의해 로드락 챔 버(200) 내로 이송된다. 로드락 챔버(200) 내의 상부에 설치된 광 조사부(500)로부터 발생된 광은 상기 기판 상에 조사된다. 조사된 광에 의해 상기 포토레지스트 패턴의 상부 영역은 탄화수소 결합이 깨지게 되어, 단단한 탄소 클러스터 층으로 변화하게 된다.
상기 기판을 트랜스퍼 모듈(300)에 의해 공정 챔버(400)로 반입되고, 변화된 포토레지스트 패턴의 상부 영역은 후속 공정인 식각 공정에서 포토레지스트 패턴을 보호하는 코팅막 역할을 하게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 장치의 콘택홀 형성 방법은 포토레지스트 패턴 상에 광을 조사하여 상기 포토레지스트 패턴의 상부 영역을 경화시킨 후, 피식각층을 식각하여 식각 선택비를 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 기판 상에 피식각층을 형성하는 단계;
    상기 피식각층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 상에 광을 조사하여 상기 포토레지스트 패턴을 경화시키는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 피식각층을 식각하는 단계를 포함하는 반도체 장치의 콘택홀 형성 방법.
  2. 제 1 항에 있어서, 상기 포토레지스트 패턴을 경화시키는 단계는 상기 포토레지스트 패턴 상에 수은 램프로부터 발생된 광을 조사하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  3. 제 1 항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는
    상기 피식각층 상에 포토레지스트층을 도포하는 단계; 및
    상기 포토레지스트층을 노광 및 현상하여 콘택홀의 형성 영역을 노출시키는 개구부를 갖는 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  4. 포토레지스트 패턴이 형성된 기판을 로딩/언로딩하는 로드락 챔버;
    상기 로드락 챔버와 연통되어 상기 기판을 이송하는 트랜스퍼 모듈;
    상기 트랜스퍼 챔버와 연통되어 상기 이송된 기판을 처리하는 공정 챔버; 및
    상기 로드락 챔버 내에 배치되어, 상기 기판 상에 형성된 포토레지스트 패턴 상에 광을 조사하는 광 조사부를 포함하는 것을 특징으로 하는 기판 처리 장치.
  5. 제 4 항에 있어서, 상기 광 조사부는 수은 램프를 포함하는 것을 특징으로 하는 기판 처리 장치.
  6. 제 4 항에 있어서, 상기 공정 챔버는 상기 기판을 지지하는 정전척 및 상기 기판을 식각하기 위한 공정 가스를 공급하는 공정 가스 공급부를 더 포함하는 것을 특징으로 하는 기판 처리 장치.
KR1020060135475A 2006-12-27 2006-12-27 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치 KR20080060866A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135475A KR20080060866A (ko) 2006-12-27 2006-12-27 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135475A KR20080060866A (ko) 2006-12-27 2006-12-27 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치

Publications (1)

Publication Number Publication Date
KR20080060866A true KR20080060866A (ko) 2008-07-02

Family

ID=39813344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135475A KR20080060866A (ko) 2006-12-27 2006-12-27 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치

Country Status (1)

Country Link
KR (1) KR20080060866A (ko)

Similar Documents

Publication Publication Date Title
US7795148B2 (en) Method for removing damaged dielectric material
US8916472B2 (en) Interconnect formation using a sidewall mask layer
US7799511B2 (en) Method of forming a contact hole
US11676852B2 (en) Patterning methods for semiconductor devices
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
TW201532143A (zh) 蝕刻雙鑲嵌結構中的介電阻隔層之方法
US7977237B2 (en) Fabricating vias of different size of a semiconductor device by splitting the via patterning process
US11705369B2 (en) Fully self-aligned via with selective bilayer dielectric regrowth
US7288483B1 (en) Method and system for patterning a dielectric film
CN103247525A (zh) 用于蚀刻有机硬掩膜的方法
KR20110081833A (ko) 하드 마스크와 이중 노광에 의해 형성된 반도체 디바이스의 콘택과 비아들
US8815496B2 (en) Method for patterning a photosensitive layer
US20200098588A1 (en) Dry Ashing by Secondary Excitation
KR20050094438A (ko) 작은 형상부를 제조하기 위한 반도체 제조 방법
KR20030031599A (ko) 반도체장치의 제조방법
US8415257B2 (en) Enhanced adhesion of PECVD carbon on dielectric materials by providing an adhesion interface
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
JP2018107427A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
US20120104619A1 (en) Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall
KR20080060866A (ko) 반도체 장치의 콘택홀 형성 방법 및 이를 수행하기 위한기판 처리 장치
KR100308421B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20040043643A (ko) 금속 배선 형성 방법
KR20040099615A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination