KR20080060616A - The circuit for detecting voltage level of power supply - Google Patents

The circuit for detecting voltage level of power supply Download PDF

Info

Publication number
KR20080060616A
KR20080060616A KR1020060134940A KR20060134940A KR20080060616A KR 20080060616 A KR20080060616 A KR 20080060616A KR 1020060134940 A KR1020060134940 A KR 1020060134940A KR 20060134940 A KR20060134940 A KR 20060134940A KR 20080060616 A KR20080060616 A KR 20080060616A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
level
resistor
power supply
Prior art date
Application number
KR1020060134940A
Other languages
Korean (ko)
Inventor
권이현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134940A priority Critical patent/KR20080060616A/en
Publication of KR20080060616A publication Critical patent/KR20080060616A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • Electronic Switches (AREA)

Abstract

A voltage level detection circuit of a power supply is provided to generate a reference voltage with a constant level regardless of the variation of process condition. An input voltage generation part(310) outputs an input voltage using a first resistor and a second resistor serially connected between a high level voltage source and a ground voltage. A reference voltage generation part(320) outputs a reference voltage by using a third resistor and a number of NMOS transistors serially connected between the high level voltage source and the ground voltage. The NMOS transistors are serially diode-connected. A reference voltage compensation part(330) compensates the level of the reference voltage using a fourth transistor and a diode-connected NMOS transistor serially connected between the high level voltage source and an output stage outputting the reference voltage of the reference voltage generation part.

Description

전원 전압 레벨 감지회로{The circuit for detecting voltage level of power supply}The circuit for detecting voltage level of power supply

도 1은 통상적인 전압 레벨 감지회로를 도시한 회로도이다.1 is a circuit diagram illustrating a conventional voltage level sensing circuit.

도 2는 통상적인 전압 레벨 감지회로의 동작을 도시한 그래프이다.2 is a graph illustrating the operation of a conventional voltage level sensing circuit.

도 3은 본원 발명의 일실시예에 따른 전압 레벨 감지회로를 도시한 회로도 이다.3 is a circuit diagram illustrating a voltage level sensing circuit according to an embodiment of the present invention.

도 4는 본원발명의 일 실시예에 따른 전압 레벨 감지회로의 동작을 도시한 그래프이다.4 is a graph illustrating an operation of a voltage level sensing circuit according to an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

310: 입력전압 생성부310: input voltage generator

320: 기준전압 생성부320: reference voltage generator

330: 기준전압 보상부330: reference voltage compensation unit

340: 비교부340: comparison unit

본원 발명은 전원 전압 레벨 감지회로에 관한 것이다.The present invention relates to a power supply voltage level sensing circuit.

일반적인 메모리 회로나 시스템 IC 등을 동작시키기 위해 상기 장치들의 전원이 꺼진 상태에서 전원을 인가할 경우, 각 장치의 내부 회로들이 정상적인 동작을 하도록 초기화를 시켜야 한다. 상기 전원 전압 레벨 감지회로는 이와 같이 초기 전원 인가시에 전원 전압이 일정 레벨이상으로 상승할 경우 리셋 신호를 발생시키는 회로이다. When power is applied while the devices are turned off to operate a general memory circuit or system IC, the internal circuits of each device must be initialized to operate normally. The power supply voltage level detection circuit is a circuit that generates a reset signal when the power supply voltage rises above a predetermined level when the initial power supply is applied.

즉, 외부에서 전원이 인가될 때 전원의 특정 전압 레벨을 감지하여 칩이 정상적인 동작을 할 수 있는 레벨에 이르면, 리셋 신호를 발생시키게 된다.That is, when a power source is applied from the outside, a specific voltage level of the power source is sensed and a reset signal is generated when the chip reaches a level at which the chip can operate normally.

다만, 종래의 전원 전압 레벨 감지회로의 경우 기준전압을 생성하기 위하여 다이오드 접속된 NMOS 트랜지스터를 다수 포함하게 되는데, 공정조건의 변화에 따라 문턱전압의 변화가 발생하게 되고, 이에 따라 기준전압의 레벨에도 변화가 생기게 되어, 리셋 신호가 발생하는 시점도 변화하는 문제점이 있다.However, the conventional power supply voltage level detection circuit includes a plurality of diode-connected NMOS transistors to generate a reference voltage, and the threshold voltage changes according to the change of the process conditions. There is a problem that a change occurs, and a time point at which a reset signal is generated also changes.

상술한 문제점을 해결하기 위하여, 본원 발명은 공정조건의 변화에도 불구하고 일정한 레벨의 기준전압을 생성하도록 기준전압 보상부를 포함하는 전원 전압 레벨 감지회로를 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide a power supply voltage level detection circuit including a reference voltage compensator to generate a reference voltage of a constant level despite a change in process conditions.

상술한 목적을 달성하기 위한 본원 발명의 전원 전압 레벨 감지회로는 하이레벨의 전압원과 접지전원 사이에 직렬로 접속된 제1 저항 및 제2 저항을 이용하여 입력전압을 출력하는 입력전압 생성부와, 상기 하이레벨의 전압원과 접지전원 사이에 직렬로 접속된 제3 저항 및 직렬로 다이오드 접속된 다수의 NMOS 트랜지스터를 이용하여 기준전압을 출력하는 기준전압 생성부와, 상기 하이레벨의 전압원과 상기 기준전압 생성부의 기준전압이 출력되는 출력단 사이에 직렬로 접속된 제4 저항 및 다이오드 접속된 NMOS 트랜지스터를 이용하여 상기 기준전압의 레벨을 보상하는 기준전압 보상부와, 상기 생성된 입력전압과 상기 보상된 기준전압을 비교하는 비교부를 포함하는 것을 특징으로 한다.The power supply voltage level detection circuit of the present invention for achieving the above object comprises an input voltage generator for outputting an input voltage using a first resistor and a second resistor connected in series between a high-level voltage source and a ground power supply; A reference voltage generator for outputting a reference voltage using a third resistor connected in series between the high level voltage source and a ground power supply and a plurality of NMOS transistors connected in series with the diode; and the high level voltage source and the reference voltage. A reference voltage compensator for compensating the level of the reference voltage by using a fourth resistor and a diode-connected NMOS transistor connected in series between the output terminal of the generator and the output of the reference voltage; and the generated input voltage and the compensated reference It characterized in that it comprises a comparison unit for comparing the voltage.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 살펴보기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 통상적인 전압 레벨 감지회로를 도시한 회로도이다.1 is a circuit diagram illustrating a conventional voltage level sensing circuit.

상기 전압 레벨 감지회로는 입력전압 생성부(110), 기준전압 생성부(120), 상기 생성된 입력전압(V1)을 반전단자(-)로 입력받고 기준전압(V2)을 비반전단자(+)로 입력받는 비교부(120)를 포함한다.The voltage level sensing circuit receives an input voltage generator 110, a reference voltage generator 120, and the generated input voltage V1 as an inverting terminal (−), and receives a reference voltage V2 as a noninverting terminal (+). It includes a comparison unit 120 that is input to.

상기 입력전압 생성부(110)는 제1 저항(R1) 및 제2 저항(R2)을 이용하여 전압원(Vcc)을 분배함으로써 입력전압(V1)을 생성시킨다. 따라서, 외부 전압원의 상승에 따라, 상기 입력전압(V1)은 일정하게 상승하게 된다. The input voltage generator 110 generates the input voltage V1 by distributing the voltage source Vcc by using the first resistor R1 and the second resistor R2. Therefore, as the external voltage source rises, the input voltage V1 constantly rises.

상기 기준전압 생성부(120)는 제3 저항(R3) 및 직렬로 다이오드 접속된 다수의 NMOS 트랜지스터들(M1, M2)을 포함하며, 상기 제3 저항(R3)과 다이오드 접속된 NMOS 트랜지스터(M1)의 접속 노드의 전압레벨이 기준전압(V2)이 된다.The reference voltage generator 120 includes a third resistor R3 and a plurality of NMOS transistors M1 and M2 diode-connected in series, and an NMOS transistor M1 diode-connected with the third resistor R3. Voltage level of the connection node is set to the reference voltage V2.

상기 비교부(130)는 비반전단자(+)로 입력되는 기준전압(V2)과 반전단자(-)로 입력되는 입력전압(V1)을 비교하여 출력하는데, 반전단자(-)로 입력되는 전압이 비반전단자(+)로 입력되는 전압보다 큰 경우 로우레벨(0V) 전압을 출력한다.The comparison unit 130 compares and outputs the reference voltage V2 inputted to the non-inverting terminal (+) and the input voltage V1 inputted to the inverting terminal (-), and outputs the voltage inputted to the inverting terminal (-). When the voltage is greater than the voltage input to the non-inverting terminal (+), a low level (0V) voltage is output.

도 2는 상기 전압 레벨 감지회로의 동작을 도시한 그래프이다.2 is a graph illustrating the operation of the voltage level sensing circuit.

전압원(Vcc)의 상승에 따라 입력전압(V1)이 일정하게 상승하게 되며, 입력전압이 기준전압(V2) 보다 커지는 시점에 로우레벨(0V) 전압을 출력하게된다.As the voltage source Vcc rises, the input voltage V1 constantly rises, and outputs a low level (0V) voltage when the input voltage becomes larger than the reference voltage V2.

다만, 다이오드 접속된 트랜지스터들의 경우 공정조건의 변화에 의해 문턱전압이 미세하게 변화될 수 있다. 즉, 문턱전압이 기준값에 비해 일부 증가될 경우 기준전압 생성부(120)의 출력전압(V2)도 일부 상승하게 되며, 이에 따라 비교부(120)의 출력이 로우레벨로 떨어지는 시점이 기준점에 비해 늦춰질 수 있다. 이와 반대로 문턱전압이 기준값에 비해 일부 감소될 경우 기준전압 생성부(120)의 추력전압(V2)도 일부 감소되며, 이에 따라 비교(120)의 출력이 로우레벨로 떨어지는 시점이 기준점에 비해 빨라질 수 있다.However, in the case of diode-connected transistors, the threshold voltage may be minutely changed due to a change in process conditions. That is, when the threshold voltage is partially increased compared to the reference value, the output voltage V2 of the reference voltage generator 120 is also partially increased. Accordingly, the time when the output of the comparator 120 falls to the low level is compared with the reference point. Can be delayed. On the contrary, when the threshold voltage is partially reduced from the reference value, the thrust voltage V2 of the reference voltage generator 120 is also partially reduced. Accordingly, the time when the output of the comparison 120 drops to a low level may be faster than the reference point. have.

즉, 공정조건의 변화에 따라, 초기화 시점이 달라지는 문제점이 발생한다.In other words, there is a problem that the initialization time is different according to the change of the process conditions.

도 3은 본원 발명의 일실시예에 따른 전압 레벨 감지회로를 도시한 회로도 이다.3 is a circuit diagram illustrating a voltage level sensing circuit according to an embodiment of the present invention.

상기 전압 레벨 감지회로는 입력전압 생성부(310), 기준전압 생성부(320), 상기 기준전압 생성부(320)의 출력전압인 기준전압(V2)의 레벨을 보상하는 기준전압 보상부(330), 상기 생성된 입력전압(V1)을 반전단자(-)로 입력받고 기준전압(V2)을 비반전단자(+)로 입력받는 비교부(340)를 포함한다.The voltage level sensing circuit includes a reference voltage compensator 330 for compensating for the level of the reference voltage V2 which is an output voltage of the input voltage generator 310, the reference voltage generator 320, and the reference voltage generator 320. ), And a comparison unit 340 for receiving the generated input voltage V1 as an inverting terminal (-) and a reference voltage V2 as a non-inverting terminal (+).

상기 입력전압 생성부(310)는 하이레벨의 전압원(Vcc)과 접지전원사이에 직 렬접속된 제1 저항(R1) 및 제2 저항(R2)을 포함한다. 즉, 상기 제1 저항(R1) 및 제2 저항(R2)을 이용하여 전압원(Vcc)을 분배함으로써 입력전압(V1)을 생성시킨다. 따라서, 상기 제1 저항(R1)과 제2 저항(R2)의 접속노드의 전압이 입력전압(V1)이 된다. 이와 같은 구성에 따라, 외부 전압원이 상승하면 상기 입력전압(V1)은 일정하게 상승하게 된다. The input voltage generator 310 includes a first resistor R1 and a second resistor R2 connected in series between a high level voltage source Vcc and a ground power supply. That is, the input voltage V1 is generated by distributing the voltage source Vcc by using the first resistor R1 and the second resistor R2. Therefore, the voltage of the connection node of the first resistor R1 and the second resistor R2 becomes the input voltage V1. According to this configuration, when the external voltage source rises, the input voltage V1 rises constantly.

상기 기준전압 생성부(320)는 하이레벨의 전압원(Vcc)과 접지전원사이에 직렬접속된 제3 저항(R3) 및 직렬로 다이오드 접속된 다수의 NMOS 트랜지스터들(M1, M2)을 포함한다. 이때, 상기 제3 저항(R3)과 다이오드 접속된 NMOS 트랜지스터(M1)의 접속 노드의 전압레벨이 기준전압(V2)이 된다.The reference voltage generator 320 includes a third resistor R3 connected in series between a high level voltage source Vcc and a ground power supply, and a plurality of NMOS transistors M1 and M2 diode-connected in series. At this time, the voltage level of the connection node of the NMOS transistor M1 diode-connected with the third resistor R3 becomes the reference voltage V2.

상기 기준전압 보상부(330)는 전압원(Vcc)과 상기 기준전압 생성부(320)의 기준전압이 출력되는 출력단 사이에 직렬접속된 제4 저항(R4) 및 다이오드 접속된 NMOS 트랜지스터(M3)를 포함한다. 따라서, 상기 기준전압 보상부(330)는 상기 다이오드 접속된 NMOS 트랜지스터(M3)의 문턱전압 레벨에 따라 제4 저항을 통해 흐르는 전류의 양을 조절시켜 상기 기준전압의 레벨을 보상한다.The reference voltage compensator 330 may include a fourth resistor R4 and a diode-connected NMOS transistor M3 connected in series between a voltage source Vcc and an output terminal at which the reference voltage of the reference voltage generator 320 is output. Include. Accordingly, the reference voltage compensator 330 compensates for the level of the reference voltage by adjusting the amount of current flowing through the fourth resistor according to the threshold voltage level of the diode-connected NMOS transistor M3.

상기 기준전압 보상부(330)와 상기 기준전압 생성부(320)에 포함된 NMOS 트랜지스터들은 각각 동일한 공정조건에 의해 형성되므로, 공정조건의 변화에도 불구하고 거의 동일한 문턱전압을 갖게된다.Since the NMOS transistors included in the reference voltage compensator 330 and the reference voltage generator 320 are formed under the same process conditions, the NMOS transistors have almost the same threshold voltages despite the change in process conditions.

따라서, 공정조건의 변화에 따라 상기 NMOS 트랜지스터들의 문턱전압이 감소하는 경우에는 앞서 설명한 바와 같이 기준전압(V2)의 전압레벨도 감소하게 된다. 그러나, 기준전압 보상부(330)에 포함된 NMOS 트랜지스터의 문턱전압도 역시 감소 하므로, 기준전압 보상부(330)에 포함된 저항(R4)를 통해 흐르는 전류는 증가하게 되어 기준전압(V2)의 전압레벨을 일정부분 상승시키게 된다.Therefore, when the threshold voltage of the NMOS transistors decreases according to the change of process conditions, the voltage level of the reference voltage V2 also decreases as described above. However, since the threshold voltage of the NMOS transistor included in the reference voltage compensator 330 also decreases, the current flowing through the resistor R4 included in the reference voltage compensator 330 increases to increase the voltage of the reference voltage V2. It will raise the voltage level by some amount.

이와 반대로, NMOS 트랜지스터들의 문턱전압이 증가하는 경우에는 앞서 설명한 바와 같이 기준전압(V2)의 전압레벨도 증가하게 된다. 그러나, 기준전압 보상부(330)에 포함된 NMOS 트랜지스터의 문턱전압도 역시 증가하므로, 기준전압 보상부(330)에 포함된 저항(R4)를 통해 흐르는 전류는 감소하게 되어 기준전압(V2)의 전압레벨을 증가시키지 못하거나, 그 증가량이 미세하게 된다.On the contrary, when the threshold voltages of the NMOS transistors increase, the voltage level of the reference voltage V2 also increases as described above. However, since the threshold voltage of the NMOS transistor included in the reference voltage compensator 330 also increases, the current flowing through the resistor R4 included in the reference voltage compensator 330 decreases to decrease the voltage of the reference voltage V2. It is not possible to increase the voltage level or the amount of increase is minute.

즉, 상기와 같은 동작원리에 따라 공정조건의 변화에도 불구하고 기준전압(V2)의 레벨차가 크지 않도록 한다.That is, according to the operation principle as described above, the level difference of the reference voltage V2 is not large despite the change of the process conditions.

상기 비교부(330)는 상기 기준전압(V2)을 비반전단자(+)로 입력받고, 상기 입력전압(V1)을 반전단자(-)로 입력받는 OP 앰프를 포함한다. 따라서, 비반전단자(+)로 입력되는 기준전압(V2)과 반전단자(-)로 입력되는 입력전압(V1)을 비교하여 출력하는데, 반전단자(-)로 입력되는 전압이 비반전단자(+)로 입력되는 전압보다 큰 경우 로우레벨(0V) 전압을 출력한다. 이러한, 로우레벨(0V) 신호가 초기화 신호로 사용된다.The comparison unit 330 includes an OP amplifier that receives the reference voltage V2 as a non-inverting terminal (+) and receives the input voltage V1 as an inverting terminal (−). Therefore, the reference voltage V2 inputted to the non-inverting terminal (+) and the input voltage V1 inputted to the inverting terminal (-) are outputted, and the voltage inputted to the inverting terminal (-) is the non-inverting terminal ( If it is greater than the voltage input as +), low-level (0V) voltage is output. This low level (0V) signal is used as an initialization signal.

도 4는 본원발명의 일 실시예에 따른 전압 레벨 감지회로의 동작을 도시한 그래프이다.4 is a graph illustrating an operation of a voltage level sensing circuit according to an embodiment of the present invention.

공정조건의 변화에 따른 문턱전압의 차이가 발생하더라도, 앞서 설명한 기준 전압 보상부(330)가 기준전압(V2)의 레벨을 일정하게 유지시키게 된다. 따라서, 도 2의 경우와 비교할때, 비교부(340)의 출력전압이 로우레벨(0V)로 되는 시점이 큰 차이가 나지 않게 된다. Even if a threshold voltage difference occurs due to a change in process conditions, the reference voltage compensator 330 described above keeps the level of the reference voltage V2 constant. Therefore, when compared with the case of FIG. 2, the time point at which the output voltage of the comparator 340 becomes the low level (0V) does not have a large difference.

상술한 본원 발명의 구성에 따라, 공정조건의 변화에도 불구하고 일정한 레벨의 기준전압을 발생하는 전압 레벨 감지회로를 구성할 수 있다. 따라서, 전원 전압이 상승하여 기준전압을 초과하는 시점도 일정하게 되므로, 초기화 신호가 발생하는 시점도 일정하게 된다.According to the configuration of the present invention described above, it is possible to configure a voltage level detection circuit for generating a reference voltage of a constant level in spite of a change in process conditions. Therefore, the timing at which the power supply voltage rises and exceeds the reference voltage is also constant, so that the timing at which the initialization signal is generated is also constant.

Claims (5)

하이레벨의 전압원과 접지전원 사이에 직렬로 접속된 제1 저항 및 제2 저항을 이용하여 입력전압을 출력하는 입력전압 생성부와,An input voltage generator for outputting an input voltage using a first resistor and a second resistor connected in series between a high level voltage source and a ground power supply; 상기 하이레벨의 전압원과 접지전원 사이에 직렬로 접속된 제3 저항 및 직렬로 다이오드 접속된 다수의 NMOS 트랜지스터를 이용하여 기준전압을 출력하는 기준전압 생성부와,A reference voltage generator for outputting a reference voltage using a third resistor connected in series between the high level voltage source and a ground power source and a plurality of NMOS transistors connected in series with the diode; 상기 하이레벨의 전압원과 상기 기준전압 생성부의 기준전압이 출력되는 출력단 사이에 직렬로 접속된 제4 저항 및 다이오드 접속된 NMOS 트랜지스터를 이용하여 상기 기준전압의 레벨을 보상하는 기준전압 보상부와,A reference voltage compensator for compensating the level of the reference voltage by using a fourth resistor and a diode-connected NMOS transistor connected in series between the high level voltage source and an output terminal to which the reference voltage of the reference voltage generator is output; 상기 생성된 입력전압과 상기 보상된 기준전압을 비교하는 비교부를 포함하는 전원 전압 레벨 감지회로. And a comparator for comparing the generated input voltage with the compensated reference voltage. 제1항에 있어서, 상기 입력전압은 상기 제1 저항과 제2 저항의 접속노드의 전압인 것을 특징으로 하는 전원 전압 레벨 감지회로.The power supply voltage level sensing circuit of claim 1, wherein the input voltage is a voltage of a connection node of the first resistor and the second resistor. 제1항에 있어서, 상기 기준전압은 상기 제3 저항과 상기 다이오드 접속된 NMOS 트랜지스터의 접속노드의 전압인 것을 특징으로 하는 전원 전압 레벨 감지회로.The power supply voltage level sensing circuit according to claim 1, wherein the reference voltage is a voltage of a connection node of the third resistor and the diode-connected NMOS transistor. 제1항에 있어서, 상기 기준전압 보상부는 상기 다이오드 접속된 NMOS 트랜지스터의 문턱전압 레벨에 따라 제4 저항을 통해 흐르는 전류의 양을 조절시켜 상기 기준전압의 레벨을 보상하는 것을 특징으로 하는 전원 전압 레벨 감지회로.The power supply voltage level of claim 1, wherein the reference voltage compensator compensates for the level of the reference voltage by adjusting an amount of current flowing through the fourth resistor according to a threshold voltage level of the diode-connected NMOS transistor. Sensing circuit. 제1항에 있어서, 상기 비교부는 상기 하이레벨 전압원의 전압상승에 따라 입력전압이 기준전압보다 커지는 시점에서 로우레벨의 리셋신호를 출력하는 것을 특징으로 하는 전원 전압 레벨 감지회로.The power supply voltage level sensing circuit according to claim 1, wherein the comparator outputs a low level reset signal when the input voltage becomes greater than a reference voltage as the voltage of the high level voltage source rises.
KR1020060134940A 2006-12-27 2006-12-27 The circuit for detecting voltage level of power supply KR20080060616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134940A KR20080060616A (en) 2006-12-27 2006-12-27 The circuit for detecting voltage level of power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134940A KR20080060616A (en) 2006-12-27 2006-12-27 The circuit for detecting voltage level of power supply

Publications (1)

Publication Number Publication Date
KR20080060616A true KR20080060616A (en) 2008-07-02

Family

ID=39813121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134940A KR20080060616A (en) 2006-12-27 2006-12-27 The circuit for detecting voltage level of power supply

Country Status (1)

Country Link
KR (1) KR20080060616A (en)

Similar Documents

Publication Publication Date Title
US7646222B2 (en) Semiconductor device for generating power on reset signal
KR970006604B1 (en) Reference potential generating circuit and semiconductor integrated circuit arrangement using the same
KR100888483B1 (en) Reference bias circuit of compensating for process variation
US20080191673A1 (en) Series regulator circuit
JP3863508B2 (en) Power supply voltage detection circuit and semiconductor integrated circuit device
US20120106267A1 (en) Circuit for generating reference voltage of semiconductor memory apparatus
US20080157860A1 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
JP5318676B2 (en) Semiconductor device
JP4920398B2 (en) Voltage generation circuit
KR100812299B1 (en) Voltage down converter
KR100818655B1 (en) Power-up signal Generator
KR20120103001A (en) Power on reset circuit and electronic device having them
KR20150019000A (en) Reference current generating circuit and method for driving the same
KR100403341B1 (en) Power-up signal generation circuit
KR100748459B1 (en) Vbb level sensing apparatus of semiconductor memory
KR20070079111A (en) Circuit for generating reference voltage in semiconductor memory apparatus
KR20080060616A (en) The circuit for detecting voltage level of power supply
KR100898654B1 (en) Temperature sensor
US7750659B2 (en) Voltage detecting circuit and semiconductor device including the same
KR100821570B1 (en) Apparatus for Generating High Voltage
KR20070084879A (en) Negative back bias voltage detector
KR100554840B1 (en) Circuit for generating a power up signal
KR100807595B1 (en) Semiconductor memory device
KR20050082564A (en) Internal circuit protection device
KR100701689B1 (en) Power-up signal generator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination