KR100701689B1 - Power-up signal generator - Google Patents

Power-up signal generator Download PDF

Info

Publication number
KR100701689B1
KR100701689B1 KR1020040107940A KR20040107940A KR100701689B1 KR 100701689 B1 KR100701689 B1 KR 100701689B1 KR 1020040107940 A KR1020040107940 A KR 1020040107940A KR 20040107940 A KR20040107940 A KR 20040107940A KR 100701689 B1 KR100701689 B1 KR 100701689B1
Authority
KR
South Korea
Prior art keywords
voltage
level
power
power supply
supply voltage
Prior art date
Application number
KR1020040107940A
Other languages
Korean (ko)
Other versions
KR20060068974A (en
Inventor
권기창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040107940A priority Critical patent/KR100701689B1/en
Publication of KR20060068974A publication Critical patent/KR20060068974A/en
Application granted granted Critical
Publication of KR100701689B1 publication Critical patent/KR100701689B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Abstract

본 발명은 공정, 전압, 온도의 변화에 대응하여 안정된 파워 업 신호를 발생하는 파워 업 신호 발생장치에 관한 것이다. 본 발명에 따라, 외부에서 인가되는 전원전압의 전압 레벨이 일정 레벨 이상일 경우 메모리 장치가 동작하도록 하는 파워 업 신호 발생장치가 제공되며: 이 발생장치는, 상기 전원전압의 전압 레벨을 감지하는 감지수단; 소정의 전압 레벨을 갖는 기준전압을 발생하는 기준전압 발생수단; 및 상기 감지수단에 의해 감지된 상기 전원전압의 전압 레벨과 상기 기준전압의 전압 레벨을 비교하는 비교수단;을 구비한다.The present invention relates to a power-up signal generator that generates a stable power-up signal in response to changes in process, voltage, and temperature. According to the present invention, there is provided a power-up signal generator for operating a memory device when the voltage level of an externally applied power supply voltage is greater than or equal to a predetermined level. The generator includes sensing means for sensing a voltage level of the power supply voltage. ; Reference voltage generating means for generating a reference voltage having a predetermined voltage level; And comparing means for comparing the voltage level of the power supply voltage sensed by the sensing means with the voltage level of the reference voltage.

Description

파워 업 신호 발생장치{Power-up signal generator}Power-up signal generator

도 1은 종래의 파워 업 신호 발생장치를 도시한 회로도.1 is a circuit diagram showing a conventional power-up signal generator.

도 2는 종래의 파워 업 신호 발생장치의 동작 파형을 도시한 파형도.2 is a waveform diagram showing an operation waveform of a conventional power-up signal generator.

도 3은 본 발명에 따른 파워 업 신호 발생장치를 도시한 회로도.3 is a circuit diagram showing a power-up signal generator according to the present invention.

도 4는 본 발명에 따른 파워 업 신호 발생장치의 동작 파형을 도시한 회로도.4 is a circuit diagram showing an operation waveform of the power-up signal generator according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11,21: 감지수단 22: 비교수단11, 21: detection means 22: comparison means

23: 비교기23: comparator

본 발명은 파워 업 신호 발생장치에 관한 것으로, 보다 상세하게는, 공정, 전압, 온도의 변화에 대응하여 안정된 파워 업 신호를 발생하는 파워 업 신호 발생장치에 관한 것이다.The present invention relates to a power up signal generator, and more particularly, to a power up signal generator for generating a stable power up signal in response to changes in process, voltage, and temperature.

일반적으로 메모리 장치는 전원전압(Vdd)이 인가되는 순간 곧 바로 전원 전압의 레벨에 응답하여 동작하는 것이 아니라 전원전압의 레벨이 일정 레벨 이상으 로 상승된 후 동작한다. 그에 따라, 메모리 장치는 파워 업 신호 발생장치를 구비하며, 파워 업 신호 발생장치는 외부로부터 전원전압(Vdd)이 공급된 다음, 상기 전원전압(Vdd)의 전압 레벨이 일정 레벨보다 낮을 경우에는 메모리 장치를 초기화시키며, 일정 레벨 이상이 되는 경우에는 메모리 장치를 동작 상태로 전환시킨다. 이렇게 파워 업 신호 발생장치로부터 발생된 파워 업 신호(pwrup)는 전원전압(Vdd)이 인가되면 단 한번 트리거(trigger)되고, 상기 전원전압(Vdd)의 공급이 끊길 때까지 트리거 상태를 유지한다. 이 때, 파워 업 신호(pwrup)의 트리거 레벨(Vtri)이 너무 낮을 경우에는 메모리 장치가 정상적으로 초기화되지 않으며, 상기 트리거 레벨(Vtri)이 너무 높을 경우에는 전원전압(Vdd)의 전압 레벨이 낮은 구간에서 메모리 장치가 정상 동작을 하지 않는다. 여기서, 파워 업 신호(pwrup)의 트리거 레벨(Vtri)은 메모리 장치가 초기화 동작 수행에서 정상 동작 수행으로 변화하도록 할 때, 전원전압(Vdd)의 전압 레벨이다. 즉, 전원전압(Vdd)의 전압 레벨이 트리거 레벨(Vtri) 이상일 경우에만 메모리 장치가 정상 동작을 수행하도록 한다.In general, the memory device does not operate in response to the power supply voltage level as soon as the power supply voltage Vdd is applied, but operates after the power supply voltage level rises above a certain level. Accordingly, the memory device includes a power up signal generator, and the power up signal generator is supplied with a power supply voltage Vdd from the outside, and then, when the voltage level of the power supply voltage Vdd is lower than a predetermined level, The device is initialized and the memory device is switched to an operating state when the device reaches a predetermined level or more. The power-up signal pwrup generated from the power-up signal generator is triggered only once when the power supply voltage Vdd is applied, and remains triggered until the supply of the power supply voltage Vdd is stopped. In this case, when the trigger level Vtri of the power-up signal pwrup is too low, the memory device may not be initialized normally. When the trigger level Vtri is too high, the voltage level of the power supply voltage Vdd is low. Memory device does not work properly. Here, the trigger level Vtri of the power-up signal pwrup is a voltage level of the power supply voltage Vdd when the memory device changes from performing an initialization operation to performing a normal operation. That is, the memory device performs a normal operation only when the voltage level of the power supply voltage Vdd is greater than or equal to the trigger level Vtri.

이하, 도면을 참조하여 종래의 파워 업 신호 발생장치를 설명하기로 한다.Hereinafter, a conventional power up signal generator will be described with reference to the drawings.

도 1은 종래의 파워 업 신호 발생장치를 도시한 회로도이며, 도 2는 종래의 파워 업 신호 발생장치의 동작 파형도이다.1 is a circuit diagram showing a conventional power up signal generator, Figure 2 is an operation waveform diagram of a conventional power up signal generator.

종래의 파워 업 신호 발생장치는, 외부에서 공급되는 전원전압(Vdd)을 다수의 전압 레벨로 분할하는 감지수단(11), 전원전압(Vdd)과 접지단자 사이에 직렬로 연결된 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1), 및 인버터(IN1)를 구비한다. 외부에서 전원전압(Vdd)이 공급됨에 따라 상기 전원전압(Vdd)의 전압 레벨은 지속 적으로 상승하며, 감지수단(11)은 이러한 전원전압(Vdd)의 전압 레벨을 감지하며, 그 전원전압(Vdd)을 다수의 전압 레벨로 분할한다. 이렇게 분할된 다수의 전압 레벨 중 하나의 전압 레벨을 갖는 제 1 전압(V1)이 NMOS 트랜지스터(N1)에 인가되며, 전원전압(Vdd)의 전압 레벨이 지속적으로 상승함에 따라, NMOS 트랜지스터(N1)에 인가되는 제 1 전압(V1)의 전압 레벨도 지속적으로 상승한다.In the conventional power-up signal generator, the sensing means 11 for dividing the externally supplied power voltage Vdd into a plurality of voltage levels, and the PMOS transistor P1 connected in series between the power supply voltage Vdd and the ground terminal. And an NMOS transistor N1 and an inverter IN1. As the power supply voltage Vdd is supplied from the outside, the voltage level of the power supply voltage Vdd continuously increases, and the sensing means 11 detects the voltage level of the power supply voltage Vdd, and the power supply voltage ( Vdd) is divided into a plurality of voltage levels. The first voltage V1 having one of the divided voltage levels is applied to the NMOS transistor N1, and as the voltage level of the power supply voltage Vdd continuously rises, the NMOS transistor N1 is applied. The voltage level of the first voltage V1 applied to the voltage also continuously rises.

초기 전원전압(Vdd)의 전압 레벨이 트리거 레벨(Vtri)보다 낮은 레벨일 경우, PMOS 트랜지스터(P1)의 저항값이 NMOS 트랜지스터(N1)의 저항값 보다 작다. 다시 말해, PMOS 트랜지스터(P1)는 턴온 상태가 되고 NMOS 트랜지스터(N1)는 턴오프 상태가 되며, 그 결과, 파워 업 신호(pwrup)는 로우 레벨이 되어 메모리 장치는 초기화 동작을 수행한다. 이 때, 전원전압(Vdd)의 전압 레벨이 지속적으로 상승함에 따라 NMOS 트랜지스터(N1)에 인가되는 전압(V1)의 전압 레벨이 지속적으로 상승되어 NMOS 트랜지스터(N1)의 저항값이 PMOS 트랜지스터(P1)의 저항값 보다 작게 된다. 즉, NMOS 트랜지스터(N1)가 턴온 상태가 되며, 그 결과 파워 업 신호(pwrup)는 하이 레벨이 되어 메모리 장치는 동작 상태가 된다.When the voltage level of the initial power supply voltage Vdd is lower than the trigger level Vtri, the resistance value of the PMOS transistor P1 is smaller than the resistance value of the NMOS transistor N1. In other words, the PMOS transistor P1 is turned on and the NMOS transistor N1 is turned off. As a result, the power-up signal pwrup is turned low so that the memory device performs an initialization operation. At this time, as the voltage level of the power supply voltage Vdd is continuously increased, the voltage level of the voltage V1 applied to the NMOS transistor N1 is continuously raised, so that the resistance value of the NMOS transistor N1 is increased by the PMOS transistor P1. Is smaller than the resistance value. That is, the NMOS transistor N1 is turned on, and as a result, the power-up signal pwrup is at a high level and the memory device is in an operating state.

이와 같은 종래의 파워 업 신호 발생장치에 있어서, 공정, 전압 및 온도의 변화에 따라, NMOS 트랜지스터(N1)와 PMOS 트랜지스터(P1)의 특성이 변한다. 이러한 NMOS 트랜스터(N1)와 PMOS 트랜지스터(P1)의 특성 변화, 특히 NMOS 트랜스터(N1)와 PMOS 트랜지스터(P1)의 문턱전압 변화에 의해 파워 업 신호(pwrup)의 트리거 레벨(Vtri)이 변한다. 그 결과, 메모리 장치는 동작의 안정성 및 신뢰성을 갖지 못한다.In such a conventional power-up signal generator, the characteristics of the NMOS transistor N1 and the PMOS transistor P1 change in accordance with changes in process, voltage, and temperature. The trigger level Vtri of the power-up signal pwrup changes due to such characteristics change of the NMOS transmitter N1 and the PMOS transistor P1, in particular, the threshold voltage change of the NMOS transformer N1 and the PMOS transistor P1. . As a result, the memory device does not have stability and reliability of operation.

다시 말해, NMOS 트랜스터(N1)와 PMOS 트랜지스터(P1)의 문턱전압이 하강할 경우, 트리거 레벨(Vtri)이 하강하여 메모리 장치의 초기화 동작에 문제점이 발생할 수 있다. 또한, NMOS 트랜스터(N1)와 PMOS 트랜지스터(P1)의 문턱 전압이 상승할 경우, 트리거 레벨(Vtri)이 상승하여 낮은 전원전압(Vdd) 구간에서 메모리 장치의 정상 동작을 보장하지 못하는 문제점이 발생할 수 있다.In other words, when the threshold voltages of the NMOS transformer N1 and the PMOS transistor P1 fall, the trigger level Vtri may fall, which may cause a problem in the initialization operation of the memory device. In addition, when the threshold voltages of the NMOS transmitter N1 and the PMOS transistor P1 increase, a trigger level Vtri may increase, thereby preventing a normal operation of the memory device during a low power supply voltage Vdd period. Can be.

따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 파워 업 신호 발생장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 공정, 전압 및 온도의 변화에도 파워 업 신호(pwrup)의 트리거 레벨(Vtri)을 일정하게 유지시켜 메모리 장치가 동작의 안정성 및 신뢰성을 가질 수 있는 파워 업 신호 발생장치를 제공함에 있다.Therefore, the present invention was created to solve the problems inherent in the power-up signal generator according to the prior art as described above, an object of the present invention, power-up signal (pwrup) even in the process, voltage and temperature changes By maintaining the trigger level (Vtri) of the memory device provides a power-up signal generator that can have a stable and reliable operation.

상기한 바와 같은 목적을 달성하기 위해, 본 발명은, 외부에서 인가되는 전원전압의 전압 레벨이 일정 레벨 이상일 경우 메모리 장치가 동작하도록 하는 파워 업 신호 발생장치가 제공되며: 이 발생장치는, 상기 전원전압의 전압 레벨을 감지하는 감지수단; 소정의 전압 레벨을 갖는 기준전압을 발생하는 기준전압 발생수단; 및 상기 감지수단에 의해 감지된 상기 전원전압의 전압 레벨과 상기 기준전압의 전압 레벨을 비교하는 비교수단;을 구비한다.In order to achieve the above object, the present invention provides a power-up signal generator for operating the memory device when the voltage level of the externally applied power supply voltage is higher than a predetermined level. Sensing means for sensing a voltage level of the voltage; Reference voltage generating means for generating a reference voltage having a predetermined voltage level; And comparing means for comparing the voltage level of the power supply voltage sensed by the sensing means with the voltage level of the reference voltage.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한 다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 파워 업 신호 발생장치를 도시한 회로도이며, 도 4는 본 발명에 따른 파워 업 신호 발생장치의 동작 파형을 도시한 파형도이다.3 is a circuit diagram illustrating a power up signal generator according to the present invention, and FIG. 4 is a waveform diagram showing an operation waveform of the power up signal generator according to the present invention.

본 발명에 따른 파워 업 신호 발생장치는 감지수단(21), 비교수단(22), 및 인버터(IN11)를 구비한다. 감지수단(21)은 외부에서 인가되는 전원전압(Vdd)과 접지단자 사이에 직렬로 연결된 다수의 저항소자(R11,R12)를 포함하며, 각 저항소자(R11,R12)의 공통 노드는 감지수단(21)의 출력단자에 연결된다. 상기 감지수단(21)은 전원전압(Vdd)의 전압 레벨을 감지하며, 그 전원전압(Vdd)은 각 저항소자(R11,R12)의 저항 비율에 따라 다수의 전압 레벨로 분할된다. 즉, 감지수단(21)은 감지한 전원전압(Vdd)을 다수의 전압 레벨로 분할하며, 다수의 전압 레벨 중 하나의 전압 레벨을 갖는 제 1 전압(V11)이 비교수단(22)에 인가된다. 여기서, 상기 저항소자(R11,R12)는, 폴리(poly) 저항과 같은 수동 저항소자로 구성되거나, MOS 트랜지스터와 같은 능동 저항소자로 구성된다.The power up signal generator according to the present invention includes a sensing means 21, a comparison means 22, and an inverter IN11. The sensing means 21 includes a plurality of resistance elements R11 and R12 connected in series between an externally applied power supply voltage Vdd and a ground terminal, and a common node of each of the resistance elements R11 and R12 is a sensing means. It is connected to the output terminal of (21). The sensing means 21 detects the voltage level of the power supply voltage Vdd, and the power supply voltage Vdd is divided into a plurality of voltage levels according to the resistance ratios of the resistors R11 and R12. That is, the sensing means 21 divides the detected power supply voltage Vdd into a plurality of voltage levels, and a first voltage V11 having one of the plurality of voltage levels is applied to the comparing means 22. . The resistors R11 and R12 may include passive resistors such as poly resistors or active resistors such as MOS transistors.

비교수단(22)은 비교기(23)와 인버터(IN11)를 포함한다. 외부에서 공급되는 전원전압(Vdd)을 수신한 기준전압 발생수단(도시안됨)은 기준전압(Vref)을 상기 비교수단(22)에 인가하며, 그 비교수단(22)은 기준전압(Vref)의 전압 레벨과 상기 감지수단(21)으로부터 수신한 제 1 전압(V11)의 전압 레벨을 비교한다. 다시 말해, 상기 비교수단(22)의 비교기(23)는 기준전압(Vref)의 전압 레벨과 제 1 전압(V11)의 전압 레벨과 비교하며, 비교기(23)기의 출력신호는 인버터(IN11)에 인가됨에 따라, 비교수단(22)은 파워 업 신호(pwrup)를 출력한다. 이 때, 상기 기준전압 발생 부는 외부에서 공급되는 전원전압(Vdd)이 특정 레벨(Vref0) 이상이 되면 일정 레벨의 기준전압(Vref)을 발생한다. 또한, 기준전압 발생부는 공정, 전압 및 온도에 의해 기준전압(Vref)의 전압 레벨이 가변할 경우, 기준전압(Vref)이 가변한 만큼의 레벨을 보상하여 기준전압(Vref)의 전압 레벨이 일정 레벨을 유지하도록 한다.The comparing means 22 comprises a comparator 23 and an inverter IN11. The reference voltage generating means (not shown) that receives the externally supplied power supply voltage Vdd applies a reference voltage Vref to the comparing means 22, and the comparing means 22 is configured to determine the reference voltage Vref. The voltage level is compared with the voltage level of the first voltage V11 received from the sensing means 21. In other words, the comparator 23 of the comparing means 22 compares the voltage level of the reference voltage Vref with the voltage level of the first voltage V11, and the output signal of the comparator 23 is the inverter IN11. As applied to, the comparing means 22 outputs a power up signal pwrup. At this time, the reference voltage generator generates a reference voltage Vref of a predetermined level when the power supply voltage Vdd supplied from the outside becomes greater than or equal to a specific level Vref0. In addition, when the voltage level of the reference voltage Vref varies by the process, the voltage, and the temperature, the reference voltage generator compensates the level as long as the reference voltage Vref varies so that the voltage level of the reference voltage Vref is constant. Keep your level.

이하, 외부에서 공급되는 전원전압(Vdd)의 전압 레벨에 따른 본 발명의 파워 업 신호 발생장치의 동작을 설명하기로 한다.Hereinafter, the operation of the power-up signal generator of the present invention according to the voltage level of the power supply voltage Vdd supplied from the outside will be described.

외부에서 전원전압(Vdd)이 공급됨에 따라, 기준전압 발생수단은 기준전압(Vref)을 발생하여 그 기준전압(Vref)을 비교수단(23)에 인가하고, 감지수단(21)은 상기 전원전압(Vdd)의 전압 레벨을 감지하여 그 전원전압(Vdd)을 레벨 분할한 제 1 전압(V11)을 비교수단(22)에 인가한다. 상기 전원전압(Vdd)의 전압 레벨이 상승함에 따라, 비교수단(22)에 인가되는 기준전압(Vref) 및 제 1 전압(V11)의 전압 레벨이 상승한다. 여기서, 상기 기준전압(Vref)은 전압 레벨이 특정 레벨(Vref0) 이상이 되면 일정 레벨을 유지하며, 감지수단(21)은 상기 전원전압(Vdd)을 저항소자(R11,R12)의 저항 비율에 따라 다수의 전압 레벨로 분할하여 그 중 하나의 전압 레벨을 갖는 제 1 전압(V11)을 비교수단(22)에 인가한다.As the power supply voltage Vdd is supplied from the outside, the reference voltage generating means generates the reference voltage Vref and applies the reference voltage Vref to the comparing means 23, and the sensing means 21 supplies the power supply voltage. The voltage level of Vdd is sensed and the first voltage V11 obtained by level dividing the power supply voltage Vdd is applied to the comparison means 22. As the voltage level of the power supply voltage Vdd increases, the voltage level of the reference voltage Vref and the first voltage V11 applied to the comparing means 22 increases. Here, the reference voltage (Vref) is maintained at a constant level when the voltage level is above a certain level (Vref0), the sensing means 21 to the power supply voltage (Vdd) to the resistance ratio of the resistors (R11, R12) Accordingly, the voltage is divided into a plurality of voltage levels, and the first voltage V11 having one of the voltage levels is applied to the comparison means 22.

이 때, 초기 전원전압(Vdd)의 전압 레벨이 트리거 레벨(Vtri) 보다 낮을 경우, 다시 말해 상기 제 1 전압(V11)의 전압 레벨이 기준전압(Vref)의 전압 레벨 보다 낮을 경우에는, 상기 비교수단(22)은 로우 레벨의 파워 업 신호(pwrup)를 출력하며, 이러한 파워 업 신호(pwrup)에 의해 메모리 장치는 초기화 동작을 수행한다. 즉, 외부로부터 전원전압(Vdd)이 인가된 다음, 그 전원전압(Vdd)의 전압 레벨이 트 리거 전압 레벨(Vtri) 이상이 아니므로 파워 업 신호 발생장치는 로우 레벨의 파워 업 신호(pwrup)를 출력하여 메모리 장치가 초기화 동작을 수행하도록 한다. 그 결과, 전원전압(Vdd)의 레벨이 안정화되기 이전에 메모리 장치가 정상 동작할 경우, 래치-업(latch-up) 등으로 인한 메모리 장치의 손상을 방지할 수 있다.At this time, when the voltage level of the initial power supply voltage (Vdd) is lower than the trigger level (Vtri), that is, when the voltage level of the first voltage (V11) is lower than the voltage level of the reference voltage (Vref), the comparison The means 22 outputs a low level power up signal pwrup, and the memory device performs an initialization operation by this power up signal pwrup. That is, since the power supply voltage Vdd is applied from the outside, the voltage level of the power supply voltage Vdd is not greater than the trigger voltage level Vtri, so that the power-up signal generator generates a low power-up signal pwrup. Outputs the memory device to perform an initialization operation. As a result, when the memory device operates normally before the level of the power supply voltage Vdd is stabilized, damage to the memory device due to latch-up or the like can be prevented.

그런 다음, 상기 전원전압(Vdd)의 전압 레벨이 점점 상승하여, 전원전압(Vdd)의 전압 레벨이 트리거 전압 레벨(Vtri) 이상일 경우, 다시 말해 상기 제 1 전압(V11)의 전압 레벨이 기준전압(Vref1)의 전압 레벨 이상일 경우에는, 상기 비교수단(22)은 하이 레벨의 파워 업 신호(pwrup)를 출력하며, 이러한 파워 업 신호(pwrup)에 의해 메모리 장치는 정상 동작을 수행한다. 즉, 외부로부터 전원전압(Vdd)이 인가된 다음, 그 전원전압(Vdd)의 전압 레벨이 트리거 레벨(Vtri) 이상이 되면, 파워 업 신호 발생장치는 상기 전원전압(Vdd)과 동일한 레벨을 갖는 하이 레벨의 파워 업 신호(pwrup)를 출력하여 메모리 장치가 정상 동작을 수행하도록 한다. 또한, 파워 업 신호 발생장치는, 상기 전원전압(Vdd)의 전압 레벨이 하강하여 트리거 레벨(Vtri) 보다 낮아질 경우에는 다시 로우 레벨의 파워 업 신호(pwrup)을 출력하며, 이 파워 업 신호(pwrup)에 의해 메모리 장치는 다시 초기화 동작을 수행한다.Then, when the voltage level of the power supply voltage Vdd gradually rises and the voltage level of the power supply voltage Vdd is equal to or greater than the trigger voltage level Vtri, that is, the voltage level of the first voltage V11 is a reference voltage. When the voltage level is greater than or equal to Vref1, the comparison means 22 outputs a high level power up signal pwrup, and the memory device performs a normal operation by the power up signal pwrup. That is, after the power supply voltage Vdd is applied from the outside, when the voltage level of the power supply voltage Vdd becomes equal to or higher than the trigger level Vtri, the power-up signal generator has the same level as the power supply voltage Vdd. The memory device performs a normal operation by outputting a high level power-up signal pwrup. In addition, the power-up signal generator outputs a low-level power-up signal pwrup again when the voltage level of the power supply voltage Vdd falls and becomes lower than the trigger level Vtri, and this power-up signal pwrup. The memory device performs an initialization operation again.

이와 같은 본 발명에 따른 파워 업 신호 발생장치에 있어서, 비교수단(22)은, 외부에서 공급되는 전원전압(Vdd)을 수신한 기준전압 발생부에서 인가되는 기준전압(Vref)의 전압 레벨과 상기 전원전압(Vdd)을 수신한 감지수단(21)에서 인가되는 제 1 전압(V11)의 전압 레벨을 비교하여 파워 업 신호를 출력한다. 즉, 비교 수단(22)은 기준전압(Vref)의 전압 레벨을 기준으로 하여 외부에서 공급되는 전원전압(Vdd)의 전압 레벨을 비교한다. 그에 따라, 공정, 전압 및 온도가 변할지라도, 기준전압 발생부는 일정 전압 레벨을 갖는 기준전압(Vref)을 발생하여 비교수단(22)에 인가함으로 파워 업 신호(pwrup)의 트리거 레벨(Vtri)은 공정, 전압 및 온도의 변화와 무관한 일정 레벨을 갖는다.In the power-up signal generator according to the present invention, the comparison means 22, the voltage level of the reference voltage (Vref) applied from the reference voltage generator that receives the power supply voltage (Vdd) supplied from the outside and the The power-up signal is output by comparing the voltage levels of the first voltage V11 applied by the sensing means 21 receiving the power supply voltage Vdd. That is, the comparison means 22 compares the voltage level of the power supply voltage Vdd supplied from the outside based on the voltage level of the reference voltage Vref. Accordingly, even if the process, voltage and temperature change, the reference voltage generator generates and applies the reference voltage Vref having a constant voltage level to the comparing means 22, so that the trigger level Vtri of the power-up signal pwrup is It has a constant level independent of changes in process, voltage and temperature.

일예로, 온도가 100℃ 정도 상승할 경우, 종래의 파워 업 신호 발생장치에 있어서, NMOS 트랜지스터(N1)의 문턱전압은 약 200㎷ 정도 가변하게 된다. 이에 따라, 파워 업 신호(pwrup)의 트리거 전압 레벨(Vtri)은 온도에 민감하게 변화되며, 메모리 장치는 불안정한 동작을 수행한다. 반면, 본 발명에 따른 파워 업 신호 발생장치에 있어서, 온도가 100℃ 정도로 상승할지라도, 이러한 온도 상승에 의한 전압의 가변값은 기준전압 발생부에서 보상함으로써, 기준전압(Vref)의 전압 레벨을 일정하게 유지된다. 그 결과 파워 업 신호(pwrup)의 트리거 레벨(Vtri)은 온도와 무관한 일정 레벨을 유지함으로써 메모리 장치는 안정한 동작을 수행한다.For example, when the temperature rises by about 100 ° C., in the conventional power-up signal generator, the threshold voltage of the NMOS transistor N1 is varied by about 200 mA. Accordingly, the trigger voltage level Vtri of the power up signal pwrup is sensitive to temperature, and the memory device performs an unstable operation. On the other hand, in the power-up signal generator according to the present invention, even if the temperature rises to about 100 ° C., the variable value of the voltage caused by the temperature rise is compensated by the reference voltage generator, thereby adjusting the voltage level of the reference voltage Vref. Stays constant. As a result, the trigger level Vtri of the power-up signal pwrup is maintained at a constant level regardless of temperature, so that the memory device performs a stable operation.

본 발명의 상기한 바와 같은 구성에 따라, 파워 업 신호의 트리거 레벨은 공정, 전압 및 온도의 변화와는 무관한 일정 레벨을 유지함으로써, 메모리 장치는 동작의 안정성 및 신뢰성을 확보할 수 있다.According to the above-described configuration of the present invention, the trigger level of the power-up signal is maintained at a constant level irrespective of changes in process, voltage, and temperature, so that the memory device can secure stability and reliability of operation.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not so limited, and it is to be understood that the invention is capable of various modifications without departing from the spirit or field of the invention as set forth in the claims below. It will be readily apparent to one of ordinary skill in the art that modifications and variations can be made.

Claims (2)

외부에서 인가되는 전원전압의 전압 레벨이 일정 레벨 이상일 경우 메모리 장치가 동작하도록 하는 파워 업 신호 발생장치에 있어서,In the power-up signal generator for operating the memory device when the voltage level of the externally applied power supply voltage is above a certain level, 상기 전원전압의 전압 레벨을 감지하는 감지수단;Sensing means for sensing a voltage level of the power supply voltage; 전압 레벨이 일정한 기준 전압을 발생하며, 공정, 전압 및 온도에 의해 상기 기준전압의 전압 레벨이 가변할 경우 가변한 레벨을 보상하여 일정 레벨로 상기 기준전압을 유지시키는 기준전압 발생수단; 및Reference voltage generating means for generating a reference voltage having a constant voltage level, and maintaining the reference voltage at a constant level by compensating for the variable level when the voltage level of the reference voltage varies by process, voltage, and temperature; And 상기 감지수단에 의해 감지된 상기 전원전압의 전압 레벨과 상기 기준전압의 전압 레벨을 비교하는 비교수단;을 구비하는 것을 특징으로 하는 파워 업 신호 발생장치.And comparison means for comparing the voltage level of the power supply voltage and the voltage level of the reference voltage sensed by the sensing means. 제 1 항에 있어서,The method of claim 1, 상기 감지수단은, 상기 전원전압 수신단자와 접지단자 사이에 직렬로 연결되는 다수의 저항소자를 구비하며, 상기 각 저항소자의 공통 노드와 상기 감지수단의 출력단자가 연결되는 것을 특징으로 하는 파워 업 신호 발생장치.The sensing means has a plurality of resistance elements connected in series between the power supply voltage receiving terminal and the ground terminal, and a power-up signal characterized in that the common node of each resistance element is connected to the output terminal of the sensing means. Generator.
KR1020040107940A 2004-12-17 2004-12-17 Power-up signal generator KR100701689B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040107940A KR100701689B1 (en) 2004-12-17 2004-12-17 Power-up signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107940A KR100701689B1 (en) 2004-12-17 2004-12-17 Power-up signal generator

Publications (2)

Publication Number Publication Date
KR20060068974A KR20060068974A (en) 2006-06-21
KR100701689B1 true KR100701689B1 (en) 2007-03-29

Family

ID=37163208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107940A KR100701689B1 (en) 2004-12-17 2004-12-17 Power-up signal generator

Country Status (1)

Country Link
KR (1) KR100701689B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854419B1 (en) 2007-03-31 2008-08-26 주식회사 하이닉스반도체 Power-up signal generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214973A (en) 1998-01-29 1999-08-06 Sony Corp Resetting circuit
KR20000001716A (en) * 1998-06-12 2000-01-15 윤종용 power-ON RESET CIRCUIT
US6683481B1 (en) 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
KR20040008469A (en) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 Power on Reset Circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214973A (en) 1998-01-29 1999-08-06 Sony Corp Resetting circuit
KR20000001716A (en) * 1998-06-12 2000-01-15 윤종용 power-ON RESET CIRCUIT
US6683481B1 (en) 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
KR20040008469A (en) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 Power on Reset Circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040107940 - 622771

Also Published As

Publication number Publication date
KR20060068974A (en) 2006-06-21

Similar Documents

Publication Publication Date Title
US6642757B2 (en) Semiconductor memory device having a power-on reset circuit
KR960004573B1 (en) Reference voltage generating circuit with driving circuit
US7646222B2 (en) Semiconductor device for generating power on reset signal
US7528644B2 (en) Temperature detecting circuit
US6469551B2 (en) Starting circuit for integrated circuit device
US7099223B2 (en) Semiconductor memory device
KR20050050206A (en) Oscillator for self refresh
US7512027B2 (en) Refresh control circuit in semiconductor memory apparatus and method of controlling period of refresh signal using the same
JP2010147979A (en) Semiconductor device and adjustment method of power-on resetting circuit
US7212046B2 (en) Power-up signal generating apparatus
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR20050040515A (en) Reference voltage generating circuit for integrated circuit chip
US8487603B2 (en) Reference voltage generating circuit of semiconductor memory apparatus
US20070080725A1 (en) Power-up signal generator of semiconductor device
KR100909636B1 (en) Dual power up signal gernerator
KR100701689B1 (en) Power-up signal generator
KR100403341B1 (en) Power-up signal generation circuit
KR20120103001A (en) Power on reset circuit and electronic device having them
US7199628B2 (en) Power supply apparatus for delay locked loop and method thereof
KR100650816B1 (en) Internal circuit protection device
KR100821570B1 (en) Apparatus for Generating High Voltage
US20090256598A1 (en) Power-up signal generator of semiconductor memory apparatus and method for controlling the same
JP4080696B2 (en) Semiconductor integrated circuit
KR100891389B1 (en) Power on reset circuit of semiconductor device
US20120062284A1 (en) Low-voltage data retention circuit and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee