KR20080058535A - 필터 칩 패키지 및 그 제조방법 - Google Patents

필터 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20080058535A
KR20080058535A KR1020060132295A KR20060132295A KR20080058535A KR 20080058535 A KR20080058535 A KR 20080058535A KR 1020060132295 A KR1020060132295 A KR 1020060132295A KR 20060132295 A KR20060132295 A KR 20060132295A KR 20080058535 A KR20080058535 A KR 20080058535A
Authority
KR
South Korea
Prior art keywords
filter chip
wiring board
filter
dam
cavity
Prior art date
Application number
KR1020060132295A
Other languages
English (en)
Inventor
손경주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060132295A priority Critical patent/KR20080058535A/ko
Priority to PCT/KR2007/006615 priority patent/WO2008078898A1/en
Publication of KR20080058535A publication Critical patent/KR20080058535A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 필터 칩 패키지 및 그 제조방법에 관한 것이다.
본 발명 실시 예에 따른 필터 칩 패키지는 외부와 연결되는 전극이 형성된 배선 기판; 상기 배선 기판의 전극에 본딩되는 필터 칩; 상기 필터 칩 하부와 배선 기판 사이에 기밀 공간이 형성되도록 상기 필터 칩의 둘레에 폐곡선 형태의 댐으로 형성되는 수지 댐; 상기 배선 기판, 필터 칩, 그리고 수지 댐의 외부를 덮는 몰드 부재를 포함한다.
SAW, 패키지, 캐비티

Description

필터 칩 패키지 및 그 제조방법{Filter chip package and manufacturing method thereof}
도 1은 종래의 필터 칩 패키지를 나타낸 단면도.
도 2는 본 발명 제 1실시 예에 따른 필터 칩 패키지를 나타낸 단면도.
도 3은 본 발명 제 1실시 예에 따른 필터 칩 패키지의 제조 공정을 나타낸 도면.
도 4는 본 발명 제 2실시 예에 따른 필터 칩 패키지를 나타낸 단면도.
도 5는 본 발명 제 2실시 예에 따른 필터 칩 패키지의 제조 공정을 나타낸 도면.
도 6은 본 발명 실시 예에 따른 필터 칩 패키지 제조 방법을 나타낸 플로우 챠트.
〈도면의 주요 부분에 대한 부호의 설명〉
100,200 : 필터 칩 패키지 110,210 : 배선 기판
120,220 : 필터 칩 112,212 : 전극
118,218 : 캐비티 122,222 : 금속 범프
130,230 : 몰드 부재
본 발명은 필터 칩 패키지 및 그 제조방법에 관한 것이다.
일반적으로 통신기기에는 외부로부터 입력되는 여러 주파수 성분중 원하는 주파수만 통과시키고 나머지는 감쇄시켜 버리는 역할을 하는 주파수필터소자가 구비되며, 통신기기의 핵심부품인 주파수 필터 소자는 고주파화, 소형화, 대역폭이 축소되는 방향으로 발전하고 있는 추세이다.
이러한 주파수 필터 소자는 주파수 대역의 통과 특성에 따라 낮은 주파수만을 통과시키는 로우 패스 필터(Low Pass Filter)와, 높은 주파수만을 통과시키는 하이 패스 필터(High Pass Filter)와, 원하는 주파수대역만 정확하게 골라내어 통과시키는 밴드 패스 필터(Band Pass Filter) 및 이와 반대로 모든 주파수대역은 잘 통과시키면서 특정 대역의 주파수만 통과시키지 않는 형태의 밴드 스톱 필터(Band Stop Filter) 등과 같은 4가지의 종류로 구분된다. 또한, 주파수 필터 소자는 구현형태에 따라 세라믹필터, 유전체필터, 압전효과를 이용한 통신용 필터인 체적 탄성파(Film Bulk Acoustic Resonator :FBAR) 필터 및 압전기판의 기계적 진동을 이용한 통신용 필터인 표면탄성파(Surface Acoustic Wave : SAW)필터, BAW(Bulk Acoustic Wave) 필터 등으로 구분되기도 한다.
이러한 고주파 필터 형태의 부품이 도 1과 같이 패키지 형태로 구현되고 있 다.
도 1은 종래 표면탄성파 필터 패키지를 나타낸 단면도로서, 이에 도시된 바와 같이, 표면탄성파 필터 패키지(40)는 배선 기판(10), 필터 칩(20), 금속 리드(30)로 구성된다.
상기 필터 칩(20)은 배선 기판(10)의 캐비티(18) 내에 입출력 전극(21)과 기판(10)이 서로 대향하여 탑재되도록 복수의 금속 범프(22)를 매개로 하여 상기 배선기판(10)에 형성된 비아 홀(14)과 플립 칩 본딩 방식으로 연결되며, 상기 캐비티(18) 내의 필터 칩(20)은 상기 금속 리드(30)에 의해 밀봉된다.
그러나, 종래에는 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판에서 외벽(16)을 이용하여 필터 칩 전체가 수용될 수 있는 캐비티(18)를 형성하고, 캐비티(18)를 금속 리드(30)를 이용하여 밀봉해 줌으로써, 패키지(40)의 두께가 두꺼워져 소형화, 박형화에 어려움이 있고, 또한 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
본 발명은 필터 칩 패키지 및 그 제조방법을 제공한다.
본 발명은 필터 칩 주변에 점도가 높은 재질의 댐을 이용하여 캐비티가 형성될 수 있도록 한 필터 칩 패키지 및 그 제조방법을 제공한다.
본 발명은 배선 기판에 구비된 캐비티와 수지 댐을 이용하여 기밀 공간이 형성될 수 있도록 한 필터 칩 패키지 및 그 제조방법을 제공한다.
본 발명 실시 예에 따른 필터 칩 패키지는 외부와 연결되는 전극이 형성된 배선 기판; 상기 배선 기판의 전극에 본딩되는 필터 칩; 상기 필터 칩 하부와 배선 기판 사이에 기밀 공간이 형성되도록 상기 필터 칩의 둘레에 폐곡선 형태의 댐으로 형성되는 수지 댐; 상기 배선 기판, 필터 칩, 그리고 수지 댐의 외부를 덮는 몰드 부재를 포함한다.
본 발명 실시 예에 따른 필터 칩 패키지 제조방법은, 배선 기판의 탑재 영역 내에 형성된 전극에 필터 칩을 본딩하는 단계; 상기 배선 기판 및 필터 칩 사이를 수지 물을 이용하여 폐 곡선 형태의 댐으로 형성하여 상기 필터 칩 하부에 기밀공간을 형성해 주는 단계; 상기 배선 기판, 필터 칩 및 수지 댐의 외측을 몰드 부재로 몰딩하는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 필터 칩 패키지에 대하여 상세히 설명한다.
도 2는 본 발명 제 1실시 예에 따른 필터 칩 패키지를 나타낸 단면도이다.
도 2를 참조하면, 필터 칩 패키지(100)는 배선 기판(110), 필터 칩(120), 수지 댐(125), 몰드 부재(130)를 포함하여, 상기 배선 기판(110)의 상면에 수지 댐(125)을 이용하여 필터 칩(120)의 에어 캐비티(cavity) 구조를 만들어 줄 수 있도록 한다.
상기 배선 기판(110)은 HTCC(High temperature cofired ceramic) 혹은 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판이나, 실리콘 기판, MCPCB(Metal Core PCB) 또는 일반 PCB 기판 등을 포함한다. 이러한 배선 기판(110) 상에는 사전에 설계된 전극(112)이 비아 홀(Via hole)(114) 또는 쓰루 홀(through hole)을 통해 다른 층 또는 바텀 층을 통해 외부 단자와 연결된다.
상기 배선 기판(110) 위에는 필터 칩(120)을 실장하기 위한 금속 범프(122)를 형성한 후 상기 필터 칩(120)의 전극(121)을 금속 범프(122)에 플립칩 본딩 방식으로 접합한다. 여기서, 상기 금속 범프(122)는 전해 도금이나 솔더를 스크린 프린팅 하는 방법에 의해 형성될 수도 있고, 필터 칩(120)과의 정합이 용이하도록 금(Au)이나 금이 함유된 Au 합금을 포함하는 재질로 이루어질 수 있다. 또한 필터 칩(120)에 손상을 주지 않고 열 처리를 할 수 있는 녹는 점(예: 100~150℃)을 갖도록 조성 비율을 설정할 수 있다. 상기 금속 범프(122) 위에는 AuSn막, Cu증착막, Ti막, Ni막, Au막 중에서 어느 하나를 한 층 이상 포함하여 이루어질 수도 있다. 이러한 금속 범프(122)는 기판 표면과의 공간 확보를 위해 20um 이상의 높이로 형성된다.
상기 필터 칩(120)은 SAW(Surface acoustic wave) 필터, BAW(Bulk acoustic wave) 필터, FBAR(Film bulk acoustic resonator) 필터 중 어느 하나로 구현될 수 있으며, 일반적인 SAW 필터는 전기적인 신호가 인가되면 압전 효과에 의한 압전 왜곡이 발생되고, 압전체에 전달되는 표면탄성파가 발생되며, 이를 전기신호로 변환할 때 소정의 주파수 대역의 전기신호만이 필터링된다.
상기 필터 칩(120)이 플립 칩 방식으로 금속 범프(122)에 본딩됨으로써, 필터 칩(120)의 입출력 전극(121)과 배선기판(110)의 전극(112) 사이에 전기적 연결이 이루어진다.
그리고, 상기 필터 칩(120) 하부에 에어 캐비티(118)를 만들어 주기 위해, 상기 필터 칩(120)의 둘레를 에워싸도록 폐곡선 형태의 수지 댐(125)이 형성된다. 이러한 수지 댐(125)에 의해 상기 필터 칩(120) 하부에는 금속 범프(122)의 높이 정도로 에어 캐비티(118)가 형성된다. 여기서, 상기 수지 댐(dam)(125)은 점도(Viscosity)가 높은 재질 예컨대, 에폭시 수지를 디스펜서를 이용한 디스펜싱 방법으로 형성시켜 준다.
그리고, 배선기판(110)의 상면, 필터 칩(120)의 외측, 그리고 수지 댐(125)의 외부에는 몰드 부재(130)가 일정 높이로 몰딩된다. 상기 몰드부재(130)는 에폭시 몰딩 컴파운드, 폴리페닐렌옥사이드(Poly Phenylene Oxide), 에폭시 시트 몰딩(ESM), 실리콘 등 중에서 하나로 구현될 수 있다. 이러한 몰드부재(130)는 배선 기판(110) 상에 필터 칩(120) 보다 일정 높이로 몰딩된다.
또한 상기 몰드 부재(130)의 표면에는 전자 차폐용 표면 도금층(미도시)이 형성될 수도 있다. 이러한 도금층은 내부로 유입되거나 외부로 방출되는 유해한 전자파를 차단해 주게 된다.
도 3의 (a)~(d)는 본 발명 제 1실시 예에 따른 필터 패키지 제조 공정을 나타낸 도면이다.
도 3의 (a)에 도시된 바와 같이, 배선 기판(110) 위의 칩 탑재 영역(A)에 구비된 전극(112)에 금속 범프(122)를 형성하고, 상기 금속 범프(122)에는 개별 필터 칩(120)의 입출력 전극(121)이 정렬된 후 플립 칩 본딩 방식으로 접합된다. 이에 따라 필터 칩(120)의 입출력 전극(121)은 금속 범프(122), 배선기판(110)의 전극(112) 및 비아 홀(114)을 통해 외부 단자에 연결된다.
도 3의 (b)와 같이, 필터 칩 하부에 에어 캐비티(118)를 형성해 준다. 이를 위해, 상기 배선기판(110)상에 필터 칩(120)이 실장되면 상기 필터 칩(120)의 측면을 따라 상기 필터 칩 높이 정도로 수지 댐(125) 예컨대, 에폭시 수지를 이용한 댐을 형성해 주게 된다. 이러한 에폭시 수지 댐(125)은 필터 칩(120)의 외측을 에워싸도록 폐곡선 형태의 댐을 형성해 주어, 에어 캐비티(118)를 형성해 준다. 이때, 에폭시 수지의 높은 점도로 인해 상기 에어 캐비티(118)는 기밀 공간이 확보될 수 있어, 외부로부터 수분 침투를 방지할 수 있게 된다.
도 3의 (c)와 같이, 몰드 부재(130)가 몰딩된다. 상기 몰딩 과정은 필터 칩(120) 하부에 에어 캐비티(118)가 형성된 후, 배선 기판(110) 상으로 노출되는 기판의 상면, 수지 댐(125)의 외측, 필터 칩(120)의 외측 전체에 몰드 부재(130)가 몰딩된다. 이에 따라 배선기판(110) 상에 실장되는 필터 칩(120)을 보호할 수 있게 된다.
상기 몰드 부재(130)를 형성하는 방법으로는 에폭시 몰딩 컴파운드(EMC)를 이용한 트랜스퍼 몰딩(Transfer molding), 에폭시 시트를 열 압착하여 몰딩하는 방법, 액상 형태의 몰딩 재료를 토출하여 열 처리하는 방법, 주입 성형하는 방법 등 이 모두 이용될 수 있다.
그리고 상기 몰드 부재(130)를 몰딩한 후, 상기 몰드 부재(130)의 표면에 스퍼터링(sputtering) 방식, 증착(evaporating)하는 방식, 전해 또는 무 전해 도금 등을 선택적으로 이용하여 도금층(미도시)을 형성해 줄 수 있다.
도 3의 (d)와 같이 패키지 경계 영역(T1)을 이용하여 다이싱한다. 상기 다이싱 과정은 개별 필터 칩이 장착된 패키지 단위로 다이싱하여, 도 2와 같은 필터 칩 패키지로 각각 분리된다.
도 4는 본 발명 제 2실시 예에 따른 필터 칩 패키지를 나타낸 단면도이며, 도 5는 본 발명 제 2실시 예에 따른 필터 칩 패키지의 제조 공정을 나타낸 도면이다. 이러한 제 2실시 예는 배선 기판상에 형성된 캐비티와 에폭시 수지 댐을 이용하여 기밀 공간을 확보할 수 있도록 한 것으로, 제 1실시 예와 중복되는 설명은 생략하기로 한다.
도 4 및 도 5를 참조하면, 필터 칩 패키지(200)는 배선 기판(210), 필터 칩(220), 수지 댐(225), 몰드 부재(230)를 포함한다.
상기 배선 기판(210)의 상면(216)에는 칩 탑재를 위해 캐비티(218)가 형성되는 데, 상기 캐비티(218)는 개별 필터 칩(210)의 하부가 수납될 수 있는 공간을 제공한다. 여기서, 캐비티(218) 깊이는 기판 전체의 1/3 정도 또는 필터 칩 두께의 30~80% 정도로 하여, 필터 칩(220)의 하부만이 캐비티(218)에 수납될 수 있도록 해 준다.
이러한 배선 기판(210)의 캐비티(218) 내부에 구비된 전극(212)에 금속 범프(222)를 형성하고, 상기 금속 범프(222) 위에 필터 칩(220)의 전극(221)을 정렬한 후, 플립 칩 본딩으로 상기 필터 칩(220)을 실장하게 된다(도 5의 a).
그리고, 상기 필터 칩(220)이 실장되면 상기 캐비티(218)와 필터 칩 외측면 사이의 공간을 에폭시 수지 댐(225)을 이용하여 에워싸게 된다(도 5의 b). 이때 상기 에폭시 수지 댐(225)에 의해 상기 필터 칩(220) 하부의 캐비티(218)는 밀폐된 기밀 공간이 확보되고, 외부로부터 습기가 침투하는 것을 방지할 수 있다.
이러한 필터 칩(220) 하부에 캐비티(218)가 제공하게 되면, 몰드 부재(230)를 이용하여 기판 전체에 몰딩하게 된다(도 5의 c).
상기 몰드 부재(230)가 형성되면, 상기 몰드 부재(230)의 표면부터 기판 전체까지 다이싱함으로써(도 5의 d), 도 4와 같은 필터 칩 패키지(200)가 완성된다.
이때, 몰드 부재(230)의 표면에 도금층을 형성하거나, 몰드 부재에서 배선 기판의 표면까지 하프 커팅한 후 도금층을 형성해 주어, 유해 전자파를 차단할 수 있게 된다.
도 6은 본 발명 실시 예에 따른 필터 칩 패키지 제조방법을 나타낸 도면이다.
도 6을 참조하면, 필터 칩이 탑재될 영역을 갖는 배선 기판을 준비하게 된다(S101). 상기 배선 기판에는 필터 칩이 탑재될 영역에 전극을 형성하여, 비아 홀을 통해 외부 단자와 연결될 수 있도록 한다. 또한 배선 기판의 상면에는 필터 칩이 장착될 영역에 도 5와 같이 캐비티가 형성될 수도 있다.
그리고, 필터 칩을 배선 기판의 플립 칩 본딩 방식으로 실장하고(S103), 에폭시 수지 댐을 이용하여 상기 필터 칩의 외측면과 기판 사이를 밀봉함으로써(S105), 필터 칩 하부에 기밀 공간을 갖는 캐비티가 형성된다.
그리고, 몰드 부재를 이용하여 전체 기판을 몰딩함으로써(S107), 내부의 필터 칩을 보호하게 되며, 각각의 필터 칩 패키지 단위로 다이싱하여(S109), 필터 칩 패키지를 완성하게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명 실시 예에 따른 필터 칩 패키지 및 그 제조방법에 의하면, 에폭시 수지로 만들어진 댐으로 필터 칩 하부에 캐비티를 형성해 줌으로써, 필터 칩 패키지의 낮은 두께와 높은 생산성을 추구할 수 있다.

Claims (9)

  1. 외부와 연결되는 전극이 형성된 배선 기판;
    상기 배선 기판의 전극에 본딩되는 필터 칩;
    상기 필터 칩 하부와 배선 기판 사이에 기밀 공간이 형성되도록 상기 필터 칩의 둘레에 폐곡선 형태의 댐으로 형성되는 수지 댐;
    상기 배선 기판, 필터 칩, 그리고 수지 댐의 외부를 덮는 몰드 부재를 포함하는 필터 칩 패키지.
  2. 제 1항에 있어서,
    상기 배선 기판에는 필터 칩의 하부가 수납되게 형성된 캐비티를 포함하는 필터 칩 패키지.
  3. 제 2항에 있어서,
    상기 캐비티는 필터 칩의 두께의 30~80%로 형성되는 필터 칩 패키지.
  4. 제 1항에 있어서,
    상기 수지 댐은 에폭시 수지를 포함하는 필터 칩 패키지.
  5. 제 1항에 있어서,
    상기 수지 댐은 배선 기판과 상기 필터 칩의 측면 및/또는 하면에 형성되는 필터 칩 패키지.
  6. 배선 기판의 탑재 영역 내에 형성된 전극에 필터 칩을 본딩하는 단계;
    상기 배선 기판 및 필터 칩 사이를 수지 물을 이용하여 폐 곡선 형태의 댐으로 형성하여 상기 필터 칩 하부에 기밀공간을 형성해 주는 단계;
    상기 배선 기판, 필터 칩 및 수지 댐의 외측을 몰드 부재로 몰딩하는 단계를 포함하는 필터 칩 패키지 제조방법.
  7. 제 6항에 있어서,
    상기 배선 기판의 탑재 영역은 상기 필터 칩의 하부가 수납되도록 형성된 캐비티를 포함하는 필터 칩 패키지 제조방법.
  8. 제 6항에 있어서,
    상기 수지 물은 에폭시 수지를 포함하는 필터 칩 패키지 제조방법.
  9. 제 6항에 있어서,
    상기 몰드 부재가 몰딩되면 패키지 단위로 커팅하는 단계를 포함하는 필터 칩 패키지 제조방법.
KR1020060132295A 2006-12-22 2006-12-22 필터 칩 패키지 및 그 제조방법 KR20080058535A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060132295A KR20080058535A (ko) 2006-12-22 2006-12-22 필터 칩 패키지 및 그 제조방법
PCT/KR2007/006615 WO2008078898A1 (en) 2006-12-22 2007-12-18 High frequency module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132295A KR20080058535A (ko) 2006-12-22 2006-12-22 필터 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080058535A true KR20080058535A (ko) 2008-06-26

Family

ID=39803886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132295A KR20080058535A (ko) 2006-12-22 2006-12-22 필터 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080058535A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法

Similar Documents

Publication Publication Date Title
KR101829751B1 (ko) 전자 디바이스
US8749056B2 (en) Module and method of manufacturing a module
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
US7351641B2 (en) Structure and method of forming capped chips
JP2018074566A (ja) 埋め込みｒｆフィルタパッケージ構造およびその製造方法
KR102653201B1 (ko) 음향파 디바이스 및 그 제조방법
CN104347525B (zh) 电子装置
US9680445B2 (en) Packaged device including cavity package with elastic layer within molding compound
JP5177516B2 (ja) 電子部品
JP2015015546A (ja) 高周波モジュール
JP2015204531A (ja) 電子デバイス及びその製造方法
JP2008166837A (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US20190348964A1 (en) Surface acoustic wave element package and manufacturing method thereof
KR20060115095A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지
JP6310354B2 (ja) 弾性波デバイス
US7521843B2 (en) Piezoelectric device
KR20080058535A (ko) 필터 칩 패키지 및 그 제조방법
KR20080058984A (ko) 필터 칩 패키지 및 그 제조방법
KR101349544B1 (ko) 고주파 모듈
JP2005072420A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
US8093101B2 (en) Electronic device and method of fabricating the same
KR20080058536A (ko) 필터 칩 패키지 및 그 제조방법
JPH09246905A (ja) 弾性表面波デバイス及びその製造方法
KR20080071432A (ko) 고주파 모듈

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination