KR20080054565A - Method of simple evaluation for epi. defect on single crystal epitaxial wafer - Google Patents

Method of simple evaluation for epi. defect on single crystal epitaxial wafer Download PDF

Info

Publication number
KR20080054565A
KR20080054565A KR1020060126954A KR20060126954A KR20080054565A KR 20080054565 A KR20080054565 A KR 20080054565A KR 1020060126954 A KR1020060126954 A KR 1020060126954A KR 20060126954 A KR20060126954 A KR 20060126954A KR 20080054565 A KR20080054565 A KR 20080054565A
Authority
KR
South Korea
Prior art keywords
epi
wafer
single crystal
defect
epitaxial
Prior art date
Application number
KR1020060126954A
Other languages
Korean (ko)
Other versions
KR100862837B1 (en
Inventor
김영훈
최춘식
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060126954A priority Critical patent/KR100862837B1/en
Publication of KR20080054565A publication Critical patent/KR20080054565A/en
Application granted granted Critical
Publication of KR100862837B1 publication Critical patent/KR100862837B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

A method of evaluation for epi defects of a single crystal epitaxial wafer is provided to check up a beginning point of an epi defect or a defect source, and to trace a process in which the epi defects are generated. A method of evaluation for epi defects on a single crystal epitaxial wafer comprises following steps of: checking up a location of a defect of a single crystal epi wafer through a particle counter or naked eyes(S10); checking up the defects in a focused ion beam apparatus, and selecting an ion milling section location of the epi wafer(S20); performing the ion milling until the epi defects are revealed by irradiating the focused ion beam(S30); separating the boundary between the wafer and the epi layer; cleaning and drying the epi wafer; evaluating the epi defects by observing a processed section by using the FIB apparatus or an electronic microscope(S50).

Description

단결정 에피 웨이퍼의 에피 결함 평가 방법{Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer}Epi defect evaluation method of single crystal epi wafer {Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer}

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to.

도 1은 종래 기술에 따라 단결정 실리콘 에피 웨이퍼의 시편을 제작한 후 투과전자현미경으로 에피층과 실리콘 웨이퍼에 동시에 나타난 결함을 관찰한 사진이다.1 is a photograph of a specimen of a single crystal silicon epi wafer prepared according to the prior art and observed defects simultaneously appearing on the epi layer and the silicon wafer by transmission electron microscopy.

도 2는 본 발명의 바람직한 실시예에 따른 단결정 실리콘 웨이퍼의 에피 결함 평가 방법의 절차를 실제 사진과 함께 순차적으로 보여주는 절차 흐름도이다.2 is a flowchart illustrating a procedure of an epitaxial defect evaluation method of a single crystal silicon wafer according to a preferred embodiment of the present invention in sequence with an actual photograph.

도 3은 도 2의 S50 단계에서 관찰한 에피 웨이퍼의 단면 가공 지점을 촬영한 사진이다.3 is a photograph of a cross-sectional processing point of the epi wafer observed in step S50 of FIG.

도 4는 본 발명의 바람직한 실시예에 따라 제작된 다른 시편의 단면 가공 지점을 촬영한 사진이다. Figure 4 is a photograph of the cross-sectional processing point of the other specimen produced in accordance with a preferred embodiment of the present invention.

본 발명은 단결정 에피 웨이퍼의 에피 결함을 평가하는 방법에 대한 것으로서, 보다 상세하게는 집적 이온 빔(Focused Ion Beam; FIB)에 의한 단면 가공법과 선택 에칭법을 결합하여 단결정 에피 웨이퍼의 에피 결함 발생원을 간단하게 구별하고 결함 발생 공정을 추적할 수 있는 에피 결함 평가 방법에 관한 것이다.The present invention relates to a method for evaluating epitaxial defects of a single crystal epitaxial wafer. More specifically, the present invention relates to a method for evaluating epitaxial defect sources of single crystal epitaxial wafers by combining a cross sectional processing by an integrated ion beam (FIB) and a selective etching method. It relates to an epi defect evaluation method that can be easily distinguished and traced to the process of defect generation.

반도체 소자 제조에 이용되는 단결정 실리콘 에피 웨이퍼는 일반적인 실리콘 웨이퍼가 갖고 있는 표면의 결정 결함과 웨이퍼 가공 과정에서 발생되는 결함이 배제되어 있으므로 각종 고급 전자 디바이스에 응용되고 있다. 하지만 에피 웨이퍼의 경우도 에피층이 성장되는 웨이퍼 표면 상태와 에피 성장 챔버의 오염원에 의해 에피층 표면과 에피층 내에 결함이 발생될 수 있다. 따라서 에피 웨이퍼 제조 시에는 에피층이 성장되는 실리콘 웨이퍼 보다는 에피층 표면과 에피층 내에 발생되는 결함이 더 중요한 제어 대상이 되고 있다.  Single crystal silicon epitaxial wafers used in semiconductor device manufacturing have been applied to various high-end electronic devices because the crystal defects on the surface of general silicon wafers and the defects generated during wafer processing are excluded. However, in the case of an epi wafer, defects may occur in the epi layer surface and the epi layer by the wafer surface state where the epi layer is grown and the contamination source of the epi growth chamber. Therefore, defects occurring in the epi layer surface and the epi layer are more important to control when the epi wafer is manufactured than the silicon wafer on which the epi layer is grown.

단결정 에피 웨이퍼 제조시 발생되는 주요한 에피 결함에는 적층 결함과 마운드 등이 있다. 이들 결함은 에피층이 성막되는 웨이퍼 표면에 존재하는 미세 파티클이나 에피층을 성장시키는 도중에 반응가스와 함께 혼입되는 파티클에 의해 발생되기도 하고, 부적절한 에피 성장조건, 즉, 웨이퍼 면내의 열적 불균형, 에피 반응 챔버 내로 혼입되는 가스의 부적절한 조성비 등에 의해서도 발생된다. The major epitaxial defects generated during the production of single crystal epitaxial wafers include lamination defects and mounds. These defects may be caused by fine particles existing on the wafer surface on which the epi layer is deposited or particles mixed with the reaction gas during the growth of the epi layer, and may cause inadequate epi growth conditions, that is, thermal imbalance in the surface of the wafer and epi reaction. It is also caused by an improper composition ratio of the gas mixed into the chamber.

종래에는 여러 가지 요인에 의해 발생되는 에피 결함의 원인을 정확히 판별하기 위해, 파티클 카운터(particle counter)로 결함의 위치를 파악하고, 파악된 위치를 중심으로 FIB 장비를 이용한 이온 밀링 방법 또는 수동연마 방법을 이용하 여 결함의 단면을 시편으로 제작한 후 투과전자현미경으로 해당 에피 결함의 단면을 고배율로 관찰하는 방법을 주로 사용하였다. 그런데 이러한 방법은 고가의 투과전자현미경을 이용해야 하는 부담이 있고, 투과전자현미경의 관찰을 위해 많은 시간을 할애하여 시편을 매우 정밀하게 제작하는 전처리 과정이 수반되어야 한다는 문제가 있다. 또한 무엇보다도 투과전자현미경으로는 웨이퍼와 에피층의 경계를 명확하게 구분하기 어렵다. 실리콘 웨이퍼와 에피층이 모두 동일한 실리콘 원자로 이루어져 있기 때문이다. 따라서 투과전자현미경을 이용할 경우 에피 결함이 에피 성장 공정에서 발생되었는지 아니면 에피층을 성장하기 전 웨이퍼에 존재했던 미세 파티클이나 결정 결함으로부터 발생되었는지를 정확하게 판단하기 어려운 단점이 있다. Conventionally, in order to accurately determine the cause of epi defects caused by various factors, the location of the defects is identified by a particle counter, and the ion milling method or the manual polishing method using the FIB equipment based on the identified position. The cross section of the defect was fabricated using a specimen, and the method of observing the cross section of the corresponding epi defect with high magnification by transmission electron microscope was mainly used. However, such a method has a burden of using an expensive transmission electron microscope, and there is a problem in that a large amount of time is required for observation of the transmission electron microscope and a pretreatment process for producing a specimen very precisely is accompanied. In addition, it is difficult to clearly distinguish the boundary between the wafer and the epi layer with the transmission electron microscope. This is because both the silicon wafer and the epi layer are made of the same silicon atom. Therefore, when using a transmission electron microscope, it is difficult to accurately determine whether epi defects are generated in an epitaxial growth process or microparticles or crystal defects that existed on a wafer before epitaxial growth.

도 1은 투과전자현미경으로 에피층과 실리콘 웨이퍼에 동시에 나타난 결함(10)을 관찰한 사진을 보여주고 있다. 도면을 참조하면, 실리콘 웨이퍼와 에피층의 경계가 정확하게 나타나 있지 않기 때문에 결함(10)의 발생 원인이 무엇인지를 분석하는데 상당한 어려움이 있다. FIG. 1 shows a photograph of a defect 10 simultaneously observed on an epitaxial layer and a silicon wafer by a transmission electron microscope. Referring to the drawings, there is considerable difficulty in analyzing what is causing the defect 10 because the boundary between the silicon wafer and the epi layer is not exactly represented.

따라서 본 발명이 속한 기술 분야에서는 에피 결함의 발생 원인을 쉽게 판단할 수 있는 에피 결함 평가 방법에 대한 연구가 지속적으로 이루어지고 있는 실정이다.Therefore, in the technical field to which the present invention belongs, the research on the epitaxial defect evaluation method that can easily determine the cause of the epitaxial defect is continuously made.

본 발명은 상술한 종래기술의 문제를 해결하기 위하여 창안된 것으로서, 간단하고 빠르게 에피 결함의 시작지점과 결함 발생원의 위치 확인이 가능하고, 에피 층과 웨이퍼의 경계 구분이 가능하도록 하여 에피 결함의 발생 공정과 발생원을 정확하게 추적할 수 있는 단결정 에피 웨이퍼의 에피 결함 평가 방법을 제공하는데 그 목적이 있다.The present invention was devised to solve the above-described problems of the prior art, and it is possible to easily and quickly identify the starting point of the epi defect and the location of the defect source, and to distinguish the boundary between the epi layer and the wafer so as to generate the epi defect. An object of the present invention is to provide a method for evaluating epi defects of a single crystal epi wafer capable of accurately tracking a process and a source of occurrence.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 단결정 에피 웨이퍼의 에피 결함 평가방법은, (a) 단결정 에피 웨이퍼의 결함 위치를 파티클 카운터나 육안관찰을 통해 파악하는 단계; (b) 상기 (a) 단계로부터 얻어진 정보를 바탕으로 FIB 장비에서 결함을 확인하여 에피 웨이퍼의 단면가공 위치를 선정하는 단계, (c) FIB 장비로 상기 단면가공 위치를 중심으로 집적 이온 빔을 조사하여 에피 결함이 드러날 때까지 단면 가공(이온밀링)을 실시하는 단계, (d) 단면가공 지점에 선택 에칭액을 적가하여 웨이퍼와 에피층의 경계를 구분하는 단계, (e) 에피 웨이퍼를 세정 및 건조시키는 단계, 및 (f) FIB 장비 또는 전자현미경 장비를 이용하여 에피 웨이퍼의 단면 가공면을 관찰하여 에피 결함을 평가하는 단계;를 포함하는 것을 그 특징으로 한다.According to an aspect of the present invention, there is provided a method for evaluating epi defects of a single crystal epi wafer, comprising: (a) identifying a defect position of a single crystal epi wafer through a particle counter or visual observation; (b) selecting a cross-sectional machining position of the epi wafer by identifying defects in the FIB apparatus based on the information obtained from step (a), and (c) irradiating an integrated ion beam around the cross-sectional machining position with the FIB apparatus. Cross-sectional processing (ion milling) until the epi defects are revealed, (d) dropping the selective etching solution at the cross-sectional processing point to separate the boundary between the wafer and the epi layer, and (e) cleaning and drying the epi wafer. And (f) evaluating the epitaxial defect by observing the cross-section of the epi wafer using FIB equipment or electron microscope equipment.

본 발명에 있어서, 상기 선택 에칭액은 웨이퍼와 에피층을 구성하는 물질의 종류에 따라 달라진다. 에피 웨이퍼가 단결정 실리콘 에피 웨이퍼인 경우, 상기 선택 에칭액으로는 라이트(Wright), 세코(Secco) 또는 서틀(Sirtl) 에칭액을 사용하는 것이 바람직하다. 그리고 선택 에칭액의 적가량은 0.5 내지 10ml, 에칭 유지 시간은 5 내지 30초 정도가 바람직하다.In the present invention, the selective etching solution depends on the type of material constituting the wafer and the epi layer. In the case where the epi wafer is a single crystal silicon epi wafer, it is preferable to use a light, Secco, or Sirtl etching solution as the selective etching solution. As for the addition amount of the selective etching solution, 0.5 to 10 ml, and etching holding time are about 5 to 30 second are preferable.

바람직하게, 상기 (e) 단계의 에피 웨이퍼 세정시에는 탈이온수를 사용한다. 이 때 세정 시간은 60 내지 300초가 바람직하다.Preferably, deionized water is used to clean the epi wafer of step (e). At this time, the washing time is preferably 60 to 300 seconds.

바람직하게, 상기 전자현미경 장비는 주사전자현미경 또는 집적이온빔 (FIB) 또는 투과전자현미경이다.Preferably, the electron microscope device is a scanning electron microscope or an integrated ion beam (FIB) or a transmission electron microscope.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various equivalents that may be substituted for them at the time of the present application It should be understood that there may be water and variations.

한편 본 발명의 바람직한 실시예는 에피 결함 평가의 대상이 되는 단결정 에피 웨이퍼가 단결정 실리콘 에피 웨이퍼인 경우를 중심으로 설명한다. 하지만 본 발명은 단결정 에피 웨이퍼의 구체적인 종류에 한정되지 않는다. 따라서 선택 에칭액의 종류 및 적가시간, 세정액의 종류 및 세정 시간 등은 단결정 에피 웨이퍼의 종류에 따라 얼마든지 변경될 수 있음을 미리 밝혀둔다.On the other hand, a preferred embodiment of the present invention will be mainly described in the case where the single crystal epi wafer to be subjected to epi defect evaluation is a single crystal silicon epi wafer. However, the present invention is not limited to the specific kind of single crystal epi wafer. Therefore, it is known in advance that the kind and dropping time of the selective etching solution, the kind and cleaning time of the cleaning solution can be changed depending on the type of the single crystal epi wafer.

도 2는 본 발명의 바람직한 실시예에 따른 단결정 실리콘 웨이퍼의 에피 결함 평가 방법의 절차를 실제 사진과 함께 순차적으로 보여주는 절차 흐름도이다.2 is a flowchart illustrating a procedure of an epitaxial defect evaluation method of a single crystal silicon wafer according to a preferred embodiment of the present invention in sequence with an actual photograph.

도면을 참조하면, 본 발명에 따른 에피 결함 평가 방법은, 먼저 파티클 카운 터를 이용하거나 육안 관찰에 의해 단결정 실리콘 에피 웨이퍼(20)에 발생된 에피 결함(30)의 위치를 확인한다(S10). 그런 다음 FIB 장비에서 위치가 확인된 에피 결함을 다시 확인한다(S20). 여기까지는 종래의 방법과 동일하다. 그런데 본 발명은 종래와 같이 집적 이온 빔을 이용하여 시편제작을 하고 투과전자현미경으로 에피 결함을 관찰하는 것이 아니라, 집적 이온 빔을 이용하여 에피 결함(30)의 위치가 확인된 지점을 중심으로 에피 결함이 노출될 때까지 단면 가공을 실시한다(S30). 이러한 S30 단계는 일종의 건식 식각 과정에 해당된다.Referring to the drawings, the epitaxial defect evaluation method according to the present invention, first checks the position of the epitaxial defect 30 generated in the single crystal silicon epitaxial wafer 20 by using a particle counter or by visual observation (S10). Then check the epi-defect location is confirmed in the FIB equipment (S20). Up to now, it is the same as the conventional method. However, in the present invention, the epitaxial fabrication is performed using an integrated ion beam, and the epitaxial defect is observed using a transmission electron microscope. Section processing is performed until a defect is exposed (S30). This step S30 is a kind of dry etching process.

S30 단계의 진행을 통해 에피 결함이 노출되면 집적 이온 빔을 이용한 단면 가공을 중단하고, FIB 장비에서 에피 웨이퍼를 인출한 후 선택 에칭액을 단면 가공 지점에 적가한다(S40). 이 때, 선택 에칭액은 라이트(Wright), 세코(Secco) 또는 서틀(Sirtl) 에칭액을 사용하고, 에칭액 적가량은 0.5 내지 10ml, 에칭액 적가 후 선택 에칭 유지 시간은 10 내지 20 초로 설정하는 것이 바람직하다. S40 단계에서 에피 웨이퍼에 선택 에칭액이 적가되면, 실리콘 에피층, 실리콘 웨이퍼 및 결함 부위의 에칭 속도가 각각 다르기 때문에 에피층과 웨이퍼 간의 경계면과 에피 결함이 분명하게 드러나게 된다.When the epi defect is exposed through the process of step S30, the end face processing using the integrated ion beam is stopped, the epi wafer is taken out from the FIB apparatus, and the selective etching solution is added dropwise to the end face machining point (S40). At this time, it is preferable that the selective etching solution is a light, Secco or a Sirtl etching solution, and the dropping amount of the etching solution is 0.5 to 10 ml, and the selective etching holding time after the dropping of the etching solution is set to 10 to 20 seconds. . When the selective etching solution is added dropwise to the epi wafer in step S40, since the etching rates of the silicon epitaxial layer, the silicon wafer, and the defect site are different, the interface and the epitaxial defect between the epitaxial layer and the wafer are clearly revealed.

다음으로, 선택 에칭이 완료된 에피 웨이퍼를 세정함으로써 선택 에칭이 더 이상 진행되지 않도록 한다. 바람직하게, 세정액으로는 탈이온수를 사용하며, 세정 유지 시간은 60 내지 300초로 유지한다. 세정이 완료되면, 충분한 시간 동안 에피 웨이퍼를 건조시켜 단면 가공 지점에 존재하는 수분을 완전히 제거한다. 그러면 에피 결함의 관찰을 위한 시편 제작이 완료된다.Next, the epitaxial wafer on which the selective etching is completed is cleaned so that the selective etching no longer proceeds. Preferably, deionized water is used as the cleaning liquid, and the cleaning holding time is maintained at 60 to 300 seconds. Once the cleaning is complete, the epi wafer is dried for a sufficient time to completely remove the moisture present at the cross-section point. This completes the fabrication of the specimen for observation of epi defects.

상술한 과정을 거쳐 시편 제작이 완료되면, 에피 웨이퍼를 다시 FIB 장비에 인입하여 단면 가공 지점을 관찰함으로써 에피 결함의 발생 위치와 발생 원인 등을 평가한다(S50).When the specimen is completed through the above-described process, the epi wafer is introduced again into the FIB equipment and the cross-section processing point is observed to evaluate the location and cause of occurrence of the epi defect (S50).

도 3은 도 2의 S50 단계에서 FIB 장비를 이용하여 관찰한 단면 가공 지점의 실제 사진을 확대하여 도시한 것이다. 도면을 참조하면, 집적 이온 빔을 이용하여 에피 결함이 발생 된 지점을 단면 가공한 후 선택 에칭 과정을 거침으로써 실리콘 에피층과 실리콘 웨이퍼의 경계와 에피 결함을 분명하게 확인할 수 있도록 단면 처리가 이루어졌음을 확인할 수 있다. 도면에 도시된 사진에서는, 에피 결함의 시작 지점(40)이 실리콘 웨이퍼의 상부 표면에 위치하고 있는 점으로 미루어볼 때, 에피 결함의 발생 원인을 실리콘 웨이퍼 상에 존재하는 미세 파티클로 평가할 수 있다. FIG. 3 is an enlarged view of an actual photograph of a cross-sectional processing point observed using the FIB device at step S50 of FIG. 2. Referring to the drawing, the cross-section process was performed to clarify the boundary and epi-defect between the silicon epi layer and the silicon wafer by performing a selective etching process after cross-sectioning the point where the epi defect occurred using the integrated ion beam. can confirm. In the photograph shown in the figure, considering that the starting point 40 of the epi defect is located on the upper surface of the silicon wafer, the cause of the epi defect can be evaluated as the fine particles present on the silicon wafer.

도 4는 본 발명의 바람직한 실시예에 따라 제작된 다른 시편의 단면 가공 지점의 실제 사진을 도시한 것이다. 도면을 참조하면, 에피 결함의 시작 지점(50)이 실리콘 웨이퍼의 표면으로부터 이격되어 있으므로 에피 결함의 발생 원인을 에피 성장 중에 반응 가스와 함께 혼입된 미세 파티클로 평가할 수 있다.Figure 4 shows an actual picture of the cross-sectional processing point of another specimen produced in accordance with a preferred embodiment of the present invention. Referring to the figure, since the starting point 50 of the epi defects is spaced apart from the surface of the silicon wafer, the cause of the epi defects can be evaluated as the fine particles incorporated with the reaction gas during epi growth.

상술한 실시예에서는, 결함 발생 지점이 집적 이온 빔에 의해 단면 가공된 지점을 FIB 장비를 이용하여 관찰하였지만, 경우에 따라서는 주사전자현미경 또는 투과전자현미경과 같은 전자현미경 장비를 이용하여 단면 가공 지점을 관찰할 수도 있음은 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자에게 자명하다.In the above-described embodiment, the point where the defect occurrence point was cross-sectional processed by the integrated ion beam was observed using FIB equipment, but in some cases, the cross-section processing point was performed by using an electron microscope device such as a scanning electron microscope or a transmission electron microscope. It may be apparent to those skilled in the art to which the present invention pertains.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구 범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.

본 발명에 따르면, 간단하고 빠르게 에피 결함의 시작지점과 결함 발생원의 위치 확인이 가능하고, 에피층과 웨이퍼의 경계 구분이 가능하도록 하여 에피 결함의 발생 공정과 발생원을 정확하게 추적할 수 있다. According to the present invention, it is possible to easily and quickly identify the start point of the epi defect and the position of the defect source, and to distinguish the boundary between the epi layer and the wafer so that the process and source of the epi defect can be accurately tracked.

Claims (6)

(a) 단결정 에피 웨이퍼의 결함 위치를 파티클 카운터나 육안관찰을 통해 파악하는 단계; (a) identifying the defect location of the single crystal epi wafer through particle counter or visual observation; (b) 상기 (a) 단계로부터 얻어진 정보를 바탕으로 집적 이온 빔(Focused Ion Beam; FIB) 장비에서 결함을 확인하여 에피 웨이퍼의 단면가공 위치를 선정하는 단계;(b) selecting a cross-sectional processing position of the epi wafer by identifying defects in an integrated ion beam (FIB) device based on the information obtained from step (a); (c) FIB 장비로 상기 단면가공 위치를 중심으로 집적 이온 빔을 조사하여 에피 결함이 드러날 때까지 단면 가공(이온밀링)을 실시하는 단계;(c) irradiating an integrated ion beam around the cross-section location with a FIB device to perform cross-section processing (ion milling) until an epi defect is revealed; (d) 단면가공 지점에 선택 에칭액을 적가하여 웨이퍼와 에피층의 경계를 구분하는 단계;(d) adding a selective etching solution to the cross-sectional processing point to separate the boundary between the wafer and the epi layer; (e) 에피 웨이퍼를 세정 및 건조시키는 단계; 및 (e) cleaning and drying the epi wafer; And (f) FIB 장비 또는 전자현미경 장비를 이용하여 에피 웨이퍼의 단면 가공면을 관찰하여 에피 결함을 평가하는 단계;를 포함하는 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.(f) observing the cross-section of the epi wafer using FIB equipment or electron microscopy equipment to evaluate the epi defects; epi defect evaluation method for a single crystal epi wafer. 제1항에 있어서, The method of claim 1, 상기 에피 웨이퍼는 단결정 실리콘 에피 웨이퍼이고,The epi wafer is a single crystal silicon epi wafer, 상기 선택 에칭액은 라이트(Wright), 세코(Secco) 또는 서틀(Sirtl) 에칭액인 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.The selective etching solution is a light, Secco or Sirtl etching solution, characterized in that the epitaxial defect evaluation method of a single crystal epi wafer. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 선택 에칭액의 적가량은 0.5 내지 10ml인 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.The dropwise addition amount of the selective etching solution is 0.5 to 10ml epitaxial defect evaluation method of a single crystal epitaxial wafer. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 선택 에칭액 적가 후 에칭 과정이 유지되는 시간은 5 내지 30초인 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.The etching time is maintained after the dropping of the selective etching solution is an epitaxial defect evaluation method of a single crystal epitaxial wafer, characterized in that 5 to 30 seconds. 제1항에 있어서,The method of claim 1, 상기 (e) 단계의 에피 웨이퍼 세정 시에는 탈이온수를 사용하고,Deionized water is used to clean the epi wafer of step (e). 세정 시간은 60 내지 300초인 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.The cleaning time is 60 to 300 seconds, the epitaxial defect evaluation method of a single crystal epi wafer. 제1항에 있어서,The method of claim 1, 상기 전자현미경 장비는 주사전자현미경 집적이온빔 또는 투과전자현미경인 것을 특징으로 하는 단결정 에피 웨이퍼의 에피 결함 평가 방법.The electron microscopy equipment is a scanning electron microscope integrated ion beam or a transmission electron microscope characterized in that the epitaxial defect evaluation method of a single crystal epitaxial wafer.
KR1020060126954A 2006-12-13 2006-12-13 Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer KR100862837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126954A KR100862837B1 (en) 2006-12-13 2006-12-13 Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126954A KR100862837B1 (en) 2006-12-13 2006-12-13 Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer

Publications (2)

Publication Number Publication Date
KR20080054565A true KR20080054565A (en) 2008-06-18
KR100862837B1 KR100862837B1 (en) 2008-10-09

Family

ID=39801496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126954A KR100862837B1 (en) 2006-12-13 2006-12-13 Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer

Country Status (1)

Country Link
KR (1) KR100862837B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041490A (en) * 2020-09-25 2022-04-01 에스케이실트론 주식회사 Method for cleaning epitaxial layer deposition equipment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101453033B1 (en) 2008-12-02 2014-10-23 주식회사 엘지실트론 Detection Method of Epitaxial Stacking Faults on Epitaxial Wafer
JP7113613B2 (en) * 2016-12-21 2022-08-05 エフ イー アイ カンパニ defect analysis

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288044B1 (en) * 1998-01-21 2001-05-02 이창세 Method for measuring defects region of vacancy shape of single silicon crystal rod by etching method
JPH11354599A (en) 1998-06-09 1999-12-24 Memc Kk Method and device for inspecting silicon wafer for crystal defect
KR100531955B1 (en) * 2003-01-30 2005-11-30 동부아남반도체 주식회사 Method for analyzing to defect of semiconductor device by FIB

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041490A (en) * 2020-09-25 2022-04-01 에스케이실트론 주식회사 Method for cleaning epitaxial layer deposition equipment

Also Published As

Publication number Publication date
KR100862837B1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
JP6618380B2 (en) Pattern matching using slices of known shape for automated S / TEM acquisition and measurement
US10101246B2 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
KR101242246B1 (en) Apparatus for measuring impurities on wafer and Method for measuring impurities on wafer
CN102646566B (en) The SEM sample clamp observed for online SEM and SEM sample observation method
KR20120099733A (en) Method for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
KR100707817B1 (en) Method for inspection, process for making analytic piece, method for analysis, analyzer, process for producing soi wafer, and soi wafer
JP2008085333A (en) Method of discriminating crystal defect region in monocrystalline silicon using metal contamination and heat treatment
KR100862837B1 (en) Method of simple evaluation for Epi. Defect on single crystal epitaxial wafer
JPWO2019202650A1 (en) Microscope slides, methods for manufacturing microscope slides, observation methods and analysis methods
KR101302588B1 (en) Method for processing wafer
CN106596225A (en) Method for preparing transmission electron microscope sample
JP2010034444A (en) Method of manufacturing regenerated silicon wafer
JP6498950B2 (en) Surface delamination using a programmed manipulator
TWI506262B (en) Method for preparing transmission electron microscope sample
JP5720550B2 (en) Epitaxial wafer defect evaluation method
KR100821836B1 (en) Method for detecting bad formation of silicide
CN105699410B (en) A kind of lossless localization method of GOI failpoints and GOI failure analysis methods
KR101063068B1 (en) DSOD method with improved wafer surface treatment
KR20070054811A (en) Method of forming an analysis sample using the transmission electron microscope and the scanning capacitance microscope
Porat et al. SEM-based methodology for root cause analysis of wafer edge and bevel defects
KR20090075368A (en) Method for detecting defect of wafer
JP2002318178A (en) Defect evaluation method for semiconductor crystal
KR100826763B1 (en) Manufacturing method for vertical analysis piece and analysis method thereby
KR100778860B1 (en) Method for analyzing defects of semiconductor device
JP2018004403A (en) Method of manufacturing sample surface, analytical method of sample surface, probe for field-enhanced oxidation, and scanning probe microscope including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 12