JP2010034444A - Method of manufacturing regenerated silicon wafer - Google Patents

Method of manufacturing regenerated silicon wafer Download PDF

Info

Publication number
JP2010034444A
JP2010034444A JP2008197442A JP2008197442A JP2010034444A JP 2010034444 A JP2010034444 A JP 2010034444A JP 2008197442 A JP2008197442 A JP 2008197442A JP 2008197442 A JP2008197442 A JP 2008197442A JP 2010034444 A JP2010034444 A JP 2010034444A
Authority
JP
Japan
Prior art keywords
silicon wafer
wafer
copper atoms
heating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008197442A
Other languages
Japanese (ja)
Other versions
JP5446160B2 (en
Inventor
Kei Komatsu
圭 小松
Masanori Takemura
雅則 竹村
Shuji Kamata
秀嗣 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008197442A priority Critical patent/JP5446160B2/en
Publication of JP2010034444A publication Critical patent/JP2010034444A/en
Application granted granted Critical
Publication of JP5446160B2 publication Critical patent/JP5446160B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a regenerated silicon wafer, which can cope with a regeneration process of a silicon wafer containing a various quantity of copper atoms, and can effectively reduce the content of the copper atoms. <P>SOLUTION: The method of manufacturing a regenerated silicon wafer where copper atoms are removed from a silicon wafer becoming a regeneration object and containing the copper atoms includes: a heating step S2 of moving the copper atoms included in the silicon wafer to a surface by heating the silicon wafer being the regeneration object; an etching step S3 of removing the copper atoms moved to the surface of the silicon wafer by etching; and a determination step S4 of determining the level of regeneration of the silicon wafer by determining the quantity of the abundance of the copper atoms on the surface by a total reflection fluorescent X-ray analysis method after heating the silicon wafer having passed through the etching step S3. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、再生対象となる銅原子を含むシリコンウェーハから、銅原子が除去された再生シリコンウェーハを製造する方法に関する。   The present invention relates to a method of manufacturing a reclaimed silicon wafer from which copper atoms have been removed from a silicon wafer containing copper atoms to be reclaimed.

半導体デバイスメーカーで半導体デバイスを製造する際、デバイス製造のためのシリコンウェーハ(以下、単に「ウェーハ」ともいう。)は何百にも及ぶ工程を経る。このため、半導体デバイスの歩留まり向上を目的として、途中の重要工程では必ず評価用のウェーハを使用した中間検査が実施されている。そして、それら評価に使用されたウェーハは、再生ウェーハの製造を行う事業者により回収される。また、何百にも及ぶ半導体デバイスの製造工程の途中には、種々の原因によって特性不良が発生する場合があり、このようなウェーハについても再生ウェーハの製造を行う事業者により回収される。   When a semiconductor device manufacturer manufactures a semiconductor device, a silicon wafer (hereinafter simply referred to as “wafer”) for manufacturing the device goes through hundreds of processes. For this reason, for the purpose of improving the yield of semiconductor devices, an intermediate inspection using a wafer for evaluation is always performed in an important process on the way. And the wafer used for these evaluations is collect | recovered by the provider who manufactures a reproduction | regeneration wafer. In addition, characteristic defects may occur due to various causes during the manufacturing process of hundreds of semiconductor devices, and such wafers are also collected by a company that manufactures recycled wafers.

再生ウェーハの製造を行う事業者は、回収されたウェーハを再生加工することにより、新品ウェーハと同等品質を有する再生ウェーハの製造を行う。この際、再生対象となるウェーハがどのような半導体デバイス製造工程を経たかはウェーハ毎に異なるものであり、通常は、様々な処理の行われたウェーハが混在した状態で回収されるのが一般的である。   A company that manufactures recycled wafers manufactures recycled wafers having the same quality as new wafers by reprocessing the collected wafers. At this time, what kind of semiconductor device manufacturing process the wafer to be reclaimed is different for each wafer, and it is usually collected in a mixed state of wafers that have been subjected to various processes. Is.

近年、微細化の進行が進んでいる半導体デバイスでは、より高い電気伝導度を得るために、従来配線材料として使用されてきたアルミニウムが銅に置き換えられてきている。また、半導体デバイスの製造工程において、何らかの原因により銅がウェーハの表面に付着することもある。このため、再生対象として回収されたウェーハの中には銅原子を含むものが少なくない。しかし、銅原子は、ウェーハにとって代表的な汚染源の一つであり、銅原子を含むウェーハを使用して半導体デバイスを製造すると、デバイス特性のうち酸化膜耐圧やライフタイムの劣化、又は抵抗率の変化に影響を及ぼすことになる。したがって、ウェーハの再生処理を行うにあたり、回収されたウェーハから銅原子を除去し、再生ウェーハにおける銅原子の含有量を極力小さくすることが求められている。   2. Description of the Related Art In recent years, in semiconductor devices whose progress in miniaturization has progressed, aluminum that has been conventionally used as a wiring material has been replaced with copper in order to obtain higher electrical conductivity. In addition, in the semiconductor device manufacturing process, copper may adhere to the surface of the wafer for some reason. For this reason, not a few wafers collected as a recycle target contain copper atoms. However, copper atoms are one of the typical contamination sources for wafers, and when semiconductor devices are manufactured using wafers containing copper atoms, oxide breakdown voltage, lifetime degradation, or resistivity of the device characteristics Will affect change. Therefore, when performing the wafer reclamation process, it is required to remove the copper atoms from the collected wafer and to reduce the copper atom content in the recycled wafer as much as possible.

ウェーハから銅原子を除去するために、例えば特許文献1には、ウェーハに含まれる銅原子を加熱によりウェーハの表面に移動させ、その後エッチング処理を行う方法が提案されている。しかし、再生ウェーハの製造においては、上記のように、再生のために回収されたウェーハがどのような半導体デバイス製造工程を経てきたのかは必ずしも明らかでなく、しかも、回収ウェーハがどの程度の銅原子を含有するのかはウェーハ毎に異なるという事情がある。このため、再生ウェーハの製造において特許文献1に提案されている銅原子の除去方法を適用したとしても、それが全ての再生ウェーハについて適切であるとは限らない。
特開2000−290100号公報
In order to remove the copper atoms from the wafer, for example, Patent Document 1 proposes a method in which the copper atoms contained in the wafer are moved to the surface of the wafer by heating and then an etching process is performed. However, in the production of recycled wafers, as described above, it is not always clear what semiconductor device manufacturing process the wafers collected for recycling have undergone, and how many copper atoms the recovered wafers have. There is a circumstance that whether or not it contains is different for each wafer. For this reason, even if the copper atom removal method proposed in Patent Document 1 is applied in the production of reclaimed wafers, it is not necessarily appropriate for all reclaimed wafers.
JP 2000-290100 A

本発明は以上のような状況に鑑みてなされたものであり、様々な量の銅原子を有するシリコンウェーハに対応することが可能で、銅原子の含有量を効果的に減少させることのできる、再生シリコンウェーハの製造方法を提供することを目的とする。   The present invention has been made in view of the situation as described above, can be applied to silicon wafers having various amounts of copper atoms, and can effectively reduce the content of copper atoms, It aims at providing the manufacturing method of a reproduction | regeneration silicon wafer.

(1)本発明の再生シリコンウェーハの製造方法は、再生対象となる銅原子を含むシリコンウェーハから、銅原子が除去された再生シリコンウェーハを製造する方法であって、
再生対象である前記シリコンウェーハを加熱することにより、前記シリコンウェーハの内部に含まれる銅原子を表面に移動させる加熱工程と、
前記シリコンウェーハの表面に移動した銅原子をエッチングにより除去するエッチング工程と、
前記エッチング工程を経たシリコンウェーハを加熱した後に、表面における銅原子の存在量を全反射蛍光エックス線分析法により定量して、前記シリコンウェーハの再生の程度を判定する判定工程と、を備えることを特徴とする。
(1) A method for producing a reclaimed silicon wafer according to the present invention is a method for producing a reclaimed silicon wafer from which copper atoms have been removed from a silicon wafer containing copper atoms to be reclaimed.
A heating step of moving copper atoms contained in the silicon wafer to the surface by heating the silicon wafer to be regenerated,
Etching process for removing copper atoms moved to the surface of the silicon wafer by etching;
And a determination step of determining the degree of regeneration of the silicon wafer by quantifying the abundance of copper atoms on the surface by a total reflection fluorescent X-ray analysis method after heating the silicon wafer that has undergone the etching step. And

(2)前記判定工程において再生の程度が不足すると判断されたシリコンウェーハについて、再度、前記加熱工程、前記エッチング工程、及び前記判定工程を繰り返すことが好ましい。   (2) It is preferable to repeat the heating step, the etching step, and the determination step again for a silicon wafer that is determined to be insufficiently regenerated in the determination step.

(3)前記判定工程を経た前記シリコンウェーハに研磨加工を施す研磨工程をさらに含むことが好ましい。   (3) It is preferable to further include a polishing step of polishing the silicon wafer that has undergone the determination step.

(4)再生対象となる前記シリコンウェーハが回路パターンを有してもよい。   (4) The silicon wafer to be reclaimed may have a circuit pattern.

本発明の再生シリコンウェーハの製造方法によれば、様々な量の銅原子を含有するシリコンウェーハの再生処理に対応が可能で、銅原子の含有量を効果的に減少させることができる。   According to the method for producing a reclaimed silicon wafer of the present invention, it is possible to cope with a reclaim process of silicon wafers containing various amounts of copper atoms, and the content of copper atoms can be effectively reduced.

以下、本発明の再生シリコンウェーハの製造方法の一実施態様について図面に基づいて説明する。図1は本発明の再生シリコンウェーハの製造方法の一実施態様についてのフロー図である。   Hereinafter, an embodiment of a method for producing a recycled silicon wafer according to the present invention will be described with reference to the drawings. FIG. 1 is a flowchart for one embodiment of a method for producing a recycled silicon wafer according to the present invention.

図1に示すように、本発明の再生シリコンウェーハの製造方法の一実施態様は、前処理工程S1、加熱工程S2、エッチング工程S3、判定工程S4、及び研磨工程S5からなる。以下、各工程について説明する。   As shown in FIG. 1, an embodiment of the method for producing a recycled silicon wafer according to the present invention includes a pretreatment step S1, a heating step S2, an etching step S3, a determination step S4, and a polishing step S5. Hereinafter, each step will be described.

[前処理工程(S1)]
本実施態様の前処理工程S1は、再生対象となるシリコンウェーハの表面に存在する酸化膜等の被膜や汚れ等を除去する工程である。再生対象となるウェーハは、その表面に半導体デバイスの回路が形成されている場合もあるので、例えば、ゲート酸化膜等の酸化膜が表面に存在している場合がある。また、例えば、空気や水蒸気と接触することにより、ウェーハの表面にごく薄い酸化膜が形成されている場合もある。さらに、半導体デバイスの製造工程においてパーティクルやレジスト残渣等の汚れが付着する場合もある。このような場合、後に説明する加熱工程S2及びエッチング工程S3によりウェーハに含まれる銅原子を十分に除去することが困難となるので、本工程においてこれらの被膜や汚れ等を除去しておくことが好ましい。
[Pretreatment step (S1)]
The pretreatment step S1 of the present embodiment is a step of removing a film such as an oxide film, dirt, etc. present on the surface of the silicon wafer to be reclaimed. A wafer to be reclaimed may have a semiconductor device circuit formed on the surface thereof. For example, an oxide film such as a gate oxide film may be present on the surface. For example, a very thin oxide film may be formed on the surface of the wafer by contact with air or water vapor. Furthermore, dirt such as particles and resist residues may adhere in the semiconductor device manufacturing process. In such a case, it becomes difficult to sufficiently remove the copper atoms contained in the wafer by the heating step S2 and the etching step S3 described later. Therefore, it is necessary to remove these coatings and dirt in this step. preferable.

ウェーハ表面の酸化膜等の被膜や汚れ等を除去するには、例えば20〜50%の弗化水素溶液に10分程度浸漬すればよい。他に、表面研磨、又はAPM(Ammonia hydrogen peroxide mixture)洗浄、SPM(Sulfuric acid hydrogen peroxide mixture)洗浄等の洗浄によってウェーハ表面に存在する被膜や汚れ等を除去してもよい。なお、再生対象となるウェーハの表面に被膜や汚れ等が存在しない場合には、前処理工程S1を省いてもよい。   In order to remove a film such as an oxide film on the wafer surface, dirt, and the like, for example, it may be immersed in a 20-50% hydrogen fluoride solution for about 10 minutes. In addition, a film, dirt, or the like existing on the wafer surface may be removed by surface polishing, cleaning such as APM (Ammonia hydrogen peroxide mixture) cleaning, or SPM (Sulfuric acid hydrogen peroxide mixture) cleaning. In the case where no film or dirt exists on the surface of the wafer to be reclaimed, the pretreatment step S1 may be omitted.

[加熱工程(S2)]
加熱工程S2は、シリコンウェーハを加熱することにより、ウェーハ内部に存在する銅原子を熱処理により外方拡散させ、ウェーハ表面に銅原子を析出させる工程である。
[Heating step (S2)]
The heating step S2 is a step of heating the silicon wafer to cause copper atoms existing inside the wafer to diffuse outwardly by heat treatment, thereby precipitating copper atoms on the wafer surface.

ウェーハの加熱に使用する装置は、ウェーハの形状や加熱温度に合わせて適宜選択すればよい。加熱に使用する装置としては、オーブンやホットプレート等を例示することができるが、ウェーハの汚染を防止するために、清浄なものを使用することが好ましい。ウェーハを加熱する際の雰囲気としては、大気中、N/O、又はAr/Oが例示される。 The apparatus used for heating the wafer may be appropriately selected according to the shape of the wafer and the heating temperature. Examples of the apparatus used for heating include an oven and a hot plate. However, it is preferable to use a clean apparatus in order to prevent contamination of the wafer. Examples of the atmosphere when heating the wafer include N 2 / O 2 or Ar / O 2 in the air.

ウェーハを加熱する際の温度は、100〜1000℃が好ましく、150〜600℃がより好ましい。加熱温度が1000℃を超過すると、高温加熱に伴うウェーハ内でのスリップ転位発生の原因となるおそれがある。なお、150〜600℃といった加熱温度においても、銅原子をウェーハ表面に効率良く析出させることができる。即ち、熱処理炉を使用しなくてもオーブンまたはホットプレートを使用することで銅原子をウェーハ表面に効率良く析出させることができる。   100-1000 degreeC is preferable and the temperature at the time of heating a wafer has more preferable 150-600 degreeC. If the heating temperature exceeds 1000 ° C., slip dislocation may occur in the wafer due to high temperature heating. Even at a heating temperature of 150 to 600 ° C., copper atoms can be efficiently deposited on the wafer surface. That is, copper atoms can be efficiently deposited on the wafer surface by using an oven or a hot plate without using a heat treatment furnace.

ウェーハを加熱する時間は、10〜60分間が好ましく、30〜60分間がより好ましい。   The time for heating the wafer is preferably 10 to 60 minutes, and more preferably 30 to 60 minutes.

[エッチング工程(S3)]
エッチング工程S3は、加熱工程S2によりシリコンウェーハの表面に析出した銅原子をエッチング処理により除去する工程である。
[Etching step (S3)]
The etching step S3 is a step of removing copper atoms deposited on the surface of the silicon wafer by the heating step S2 by an etching process.

エッチング工程S3は、バッチ式の洗浄装置や枚葉式の洗浄装置等を使用して、通常のエッチング作業に使用される薬液(以下、「洗浄液」という)でウェーハを洗浄することにより行う。エッチング工程S3を行うことにより、ウェーハの表面に析出した銅原子を除去することができる。なお、上記洗浄装置を使用せず、単にウェーハを洗浄液に浸漬するだけでもよい。   The etching step S3 is performed by cleaning the wafer with a chemical solution (hereinafter referred to as “cleaning solution”) used in a normal etching operation using a batch type cleaning device, a single wafer type cleaning device, or the like. By performing the etching step S3, copper atoms deposited on the surface of the wafer can be removed. Note that the wafer may be simply immersed in the cleaning liquid without using the cleaning device.

エッチング工程S3で使用する洗浄液は、ウェーハ表面に析出した銅原子を除去することができるものであれば特に限定されないが、例えば、SC(Standard Cleaning)−1液、SC−2液、HCl−HF液、APM液、SPM液等、公知の種々の洗浄液が挙げられる。なお、SC−1液とは、NHOH、H、及びHOの混合液である。SC−2液とは、HCl、H、及びHOの混合液である。APM液とは、例えばNHOH、H、及びHOの混合液である。SPM液とは、HSO、H、及びHOの混合液である。 The cleaning liquid used in the etching step S3 is not particularly limited as long as it can remove copper atoms deposited on the wafer surface. For example, SC (Standard Cleaning) -1 liquid, SC-2 liquid, HCl-HF Various known cleaning liquids such as liquid, APM liquid, SPM liquid and the like can be mentioned. The SC-1 solution is a mixed solution of NH 4 OH, H 2 O 2 , and H 2 O. The SC-2 solution is a mixed solution of HCl, H 2 O 2 , and H 2 O. The APM liquid is a mixed liquid of NH 4 OH, H 2 O 2 , and H 2 O, for example. The SPM liquid is a mixed liquid of H 2 SO 4 , H 2 O 2 , and H 2 O.

[判定工程(S4)]
判定工程S4は、シリコンウェーハに含まれていた銅原子が上述のエッチング工程S3で除去されたか否かを判定する工程である。
[Determination Step (S4)]
The determination step S4 is a step of determining whether or not the copper atoms contained in the silicon wafer have been removed in the above-described etching step S3.

判定工程S4は、ウェーハを加熱する処理と、全反射蛍光エックス線分析法(以下、「TXRF法」ともいう。)によるウェーハ表面に存在する銅原子の分析とを含む。TXRF法は、高感度かつウェーハの取り扱いを自動化することができるので、ウェーハの表面における金属汚染を評価するのに広く用いられている方法である。   The determination step S4 includes a process of heating the wafer and an analysis of copper atoms present on the wafer surface by a total reflection fluorescent X-ray analysis method (hereinafter also referred to as “TXRF method”). The TXRF method is a widely used method for evaluating metal contamination on the surface of a wafer because the wafer handling can be automated with high sensitivity.

まず、判定工程S4のウェーハを加熱する処理について説明する。この処理は、ウェーハを加熱することにより、ウェーハの内部に存在する銅原子をウェーハの表面に移動させるために行うものである。   First, the process for heating the wafer in the determination step S4 will be described. This process is performed in order to move the copper atoms existing inside the wafer to the surface of the wafer by heating the wafer.

既に述べたように、本発明の再生シリコンウェーハの製造方法は、何百にも及ぶ半導体デバイスの製造工程における様々な段階のウェーハを対象とする。したがって、それらのウェーハは、半導体デバイスの製造工程で混入したような極微量の銅原子を含むものから、銅配線プロセスを経たウェーハのようにかなりの量の銅原子を含むものまで様々である。このように再生対象となるウェーハに含まれる銅原子の量に幅があると、上述の加熱工程S2を1回行っただけでは、ウェーハ内部の銅原子を十分に表面へ析出させることができないウェーハも存在することになる。このようなウェーハであっても、エッチング工程S3を経ることによりウェーハの表面に存在する銅原子は除去されるので、ウェーハの内部に銅原子を含んでいてもTXRF法等の表面分析では検出されないことになる。この場合、ウェーハの内部に銅原子を多量に含んだまま再生処理を終了することになるので、そのウェーハを使用して半導体デバイスを作成すると歩留まりが極端に悪くなる可能性がある。その一方で、ウェーハの内部に存在する銅原子の量を分析するためにウェーハを破壊してしまうと、そのウェーハは半導体デバイス作成用の材料としての価値が失われてしまう。   As already stated, the method for producing a reclaimed silicon wafer according to the present invention covers wafers at various stages in the manufacturing process of hundreds of semiconductor devices. Therefore, those wafers vary from those containing a very small amount of copper atoms mixed in the manufacturing process of a semiconductor device to those containing a considerable amount of copper atoms such as a wafer subjected to a copper wiring process. As described above, when the amount of copper atoms contained in the wafer to be reclaimed is wide, the wafer in which the copper atoms in the wafer cannot be sufficiently deposited on the surface by performing the heating step S2 only once. Will also exist. Even in such a wafer, the copper atoms existing on the surface of the wafer are removed through the etching step S3. Therefore, even if the wafer contains copper atoms, it is not detected by surface analysis such as the TXRF method. It will be. In this case, since the regeneration process is completed while the wafer contains a large amount of copper atoms, the yield may be extremely deteriorated when a semiconductor device is produced using the wafer. On the other hand, if the wafer is destroyed in order to analyze the amount of copper atoms present in the wafer, the wafer loses its value as a material for producing semiconductor devices.

そのため、TXRF法によってウェーハの表面を分析する前にウェーハを加熱処理する。これにより、ウェーハの内部に存在する銅原子を外方拡散によりウェーハの表面へと移動させることができる。判定工程S4において、TXRF法による測定の前にウェーハを加熱する処理が導入されているのは、このような理由によるものである。   Therefore, the wafer is heated before analyzing the surface of the wafer by the TXRF method. Thereby, the copper atom which exists in the inside of a wafer can be moved to the surface of a wafer by outward diffusion. This is the reason why the process of heating the wafer before the measurement by the TXRF method is introduced in the determination step S4.

判定工程S4における加熱処理は、上記加熱工程S2と同様に、ウェーハの形状や加熱温度に合わせて適宜選択すればよい。加熱に使用する装置としては、オーブンやホットプレート等を例示することができるが、ウェーハの汚染を防止するために、加熱に使用する装置は清浄なものを使用することが好ましい。   What is necessary is just to select suitably the heat processing in determination process S4 according to the shape and heating temperature of a wafer similarly to the said heating process S2. Examples of the apparatus used for heating include an oven and a hot plate. However, in order to prevent contamination of the wafer, it is preferable to use a clean apparatus for heating.

ウェーハに加熱処理を行う際の温度は、150〜600℃が好ましく、250〜350℃がより好ましい。また、ウェーハに加熱処理を行う時間は、10〜60分間が好ましく、30〜60分間がより好ましい。   150-600 degreeC is preferable and the temperature at the time of heat-processing to a wafer has more preferable 250-350 degreeC. Moreover, 10-60 minutes is preferable and the time which heat-processes to a wafer has more preferable 30-60 minutes.

次に、判定工程S4で行われる、TXRF法によるウェーハ表面に存在する銅原子の分析方法について説明する。TXRF法による測定は自動化されており、例えば、テクノス社製、TREX630型全反射蛍光X線分析装置を使用して判定対象となるウェーハの表面に存在する銅原子の量を定量すればよい。   Next, a method for analyzing copper atoms present on the wafer surface by the TXRF method performed in the determination step S4 will be described. The measurement by the TXRF method is automated. For example, the amount of copper atoms existing on the surface of the wafer to be determined may be quantified using a TREX630 type total reflection fluorescent X-ray analyzer manufactured by Technos.

上記TXRF法により定量されたウェーハ表面に存在する銅原子の量が、5.0×1010atom/cm以下であれば、上記エッチング工程S3を経たウェーハの再生の程度が十分と判断されるので、次の研磨工程S5に進めばよい。ウェーハ表面に存在する銅原子の量が、5.0×1010atom/cmを超える場合には、上記エッチング工程S3を経たウェーハの再生の程度が不十分と判断されるので、再度、加熱工程S2、エッチング工程S3、及び判定工程S4を繰り返す必要がある。上述では、ウェーハの再生の程度を判定する基準となるウェーハ表面の銅原子の量を5.0×1010atom/cmとしたが、この判定基準となるウェーハ表面の銅原子の量は、3.0×1010atom/cmがより好ましく、1.0×1010atom/cmが最も好ましい。 If the amount of copper atoms present on the wafer surface determined by the TXRF method is 5.0 × 10 10 atoms / cm 2 or less, it is judged that the degree of regeneration of the wafer that has undergone the etching step S3 is sufficient. Therefore, it is only necessary to proceed to the next polishing step S5. When the amount of copper atoms present on the wafer surface exceeds 5.0 × 10 10 atoms / cm 2 , it is determined that the degree of regeneration of the wafer that has undergone the etching step S3 is insufficient, so that heating is performed again. It is necessary to repeat step S2, etching step S3, and determination step S4. In the above description, the amount of copper atoms on the wafer surface serving as a reference for determining the degree of wafer regeneration is 5.0 × 10 10 atoms / cm 2 . 3.0 × 10 10 atoms / cm 2 is more preferable, and 1.0 × 10 10 atoms / cm 2 is most preferable.

[研磨工程(S5)]
研磨工程S5は、上述のエッチング工程S3でシリコンウェーハの表面から銅原子が除去された後に残るピット痕を取り除くための工程である。
[Polishing step (S5)]
The polishing step S5 is a step for removing pit marks remaining after copper atoms are removed from the surface of the silicon wafer in the above-described etching step S3.

上述したエッチング工程S3を経ることにより、ウェーハの表面に存在する銅原子が除去される。すると、銅原子が除去された後のウェーハの表面にはピット痕(微小欠陥)が形成される。ウェーハの表面にこのようなピット痕が存在すると、酸化膜耐圧等の電気特性が劣化したり、デバイスプロセスにおける管理(テストウェーハによるプロセスチェック)に不都合が発生したりする原因となる。   Through the etching step S3 described above, the copper atoms present on the surface of the wafer are removed. Then, pit marks (micro defects) are formed on the surface of the wafer after the copper atoms are removed. The presence of such pit marks on the surface of the wafer may cause deterioration in electrical characteristics such as oxide film breakdown voltage, and inconvenience in device process management (process check using a test wafer).

研磨工程S5では、こうしたピット痕を研磨によって除去する。ピット痕は、ウェーハの表面を1μm程度鏡面研磨することによって、完全に取り除くことができる。このような工程を経ることにより、デバイスの酸化膜耐圧特性を低下させる危険性を小さくすることができる。   In the polishing step S5, such pit marks are removed by polishing. The pit marks can be completely removed by mirror polishing the surface of the wafer by about 1 μm. By passing through such a process, the danger of deteriorating the oxide film breakdown voltage characteristic of the device can be reduced.

[本実施態様の効果]
本発明の上記実施態様は、判定工程S4を備える。判定工程S4は、エッチング工程S3を経たシリコンウェーハがその内部に依然として銅原子を多く含む場合に、前記ウェーハの再生の程度が不足すると判定することができ、前記ウェーハについて、再度、加熱工程S2、エッチング工程S3、及び判定工程S4を繰り返すことができる。このため、加熱工程S2及びエッチング工程S3を一度経ただけでは十分に除去できない程の銅原子を含んだウェーハの再生処理にも対応することができるので、様々な量の銅原子を含有するシリコンウェーハの再生処理に対応することが可能となる。
[Effect of this embodiment]
The said embodiment of this invention is equipped with determination process S4. In the determination step S4, when the silicon wafer that has undergone the etching step S3 still contains a large amount of copper atoms, it can be determined that the degree of regeneration of the wafer is insufficient, and for the wafer, the heating step S2, The etching step S3 and the determination step S4 can be repeated. For this reason, since it can respond also to the reproduction | regeneration processing of the wafer containing the copper atom which cannot fully be removed only after heating process S2 and etching process S3 once, the silicon wafer containing various amounts of copper atoms It is possible to cope with the reproduction process.

以上、本発明の一実施態様について詳細に説明したが、本発明は以上の実施態様に何ら制限されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。   Although one embodiment of the present invention has been described in detail above, the present invention is not limited to the above embodiment, and can be implemented with appropriate modifications within the scope of the object of the present invention. .

以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to these.

上記本発明の一実施態様のうち、加熱工程S2、エッチング工程S3、及び判定工程S4を抜き出した実施態様を使用して、再生対象となるウェーハを処理したときの結果を実施例1〜4として表1に示す。まず、再生対象となるウェーハの表面に存在する銅原子の量をTXRF法により測定し、クリーンルームにおいて、250〜350℃のオーブンで所定時間ウェーハを加熱した。このときのオーブン内雰囲気は、大気雰囲気である。その後、表1に記載の洗浄液でそれぞれエッチングを行った。このときの洗浄液の温度は60〜90℃で、エッチングを行った時間は10〜60分間である。なお、表1中、SC−1→SC−2、等とあるのは、SC−1液によりエッチングを行った後、さらにSC−2液によりエッチングを行った、等という意味である。   Among the embodiments of the present invention described above, the results obtained when the wafer to be reclaimed was processed using the embodiments in which the heating step S2, the etching step S3, and the determination step S4 were extracted, were taken as Examples 1-4. Table 1 shows. First, the amount of copper atoms present on the surface of a wafer to be reclaimed was measured by the TXRF method, and the wafer was heated for a predetermined time in an oven at 250 to 350 ° C. in a clean room. At this time, the atmosphere in the oven is an air atmosphere. Then, each etching was performed with the cleaning liquid described in Table 1. The temperature of the cleaning solution at this time is 60 to 90 ° C., and the etching time is 10 to 60 minutes. In Table 1, SC-1 → SC-2, etc. means that etching was performed with the SC-1 solution and then etching was performed with the SC-2 solution.

エッチング工程S3によりエッチングを行ったウェーハについて、判定工程S4による判定を行った。まず、エッチングを行ったウェーハを250〜350℃のオーブンで10〜60分間加熱してから、TXRF法により、ウェーハ表面の銅原子を定量した。TXRF法に使用した機器はテクノス社製、TREX630型全反射蛍光X線分析装置である。TXRF法で得られた銅原子の定量結果が、1.0×1010atom/cm未満のウェーハについては、再生の程度が十分であるとの判定を行って処理を終了した(実施例1、2、及び4)。一方、TXRF法で得られた銅原子の定量結果が、1.0×1010atom/cm以上のウェーハについては、再生の程度が不足であるとの判定を行って、再度、加熱工程S2及びエッチング工程S3を実施して、判定工程S4を行った(実施例3)。 The determination in the determination step S4 was performed on the wafer that was etched in the etching step S3. First, the etched wafer was heated in an oven at 250 to 350 ° C. for 10 to 60 minutes, and then copper atoms on the wafer surface were quantified by the TXRF method. The instrument used for the TXRF method is a TREX630 type total reflection fluorescent X-ray analyzer manufactured by Technos. For wafers whose copper atom quantification results obtained by the TXRF method were less than 1.0 × 10 10 atoms / cm 2 , it was determined that the degree of regeneration was sufficient and the processing was completed (Example 1). 2, and 4). On the other hand, for a wafer whose copper atom quantification result obtained by the TXRF method is 1.0 × 10 10 atoms / cm 2 or more, it is determined that the degree of regeneration is insufficient, and the heating step S2 is performed again. And the etching process S3 was implemented and determination process S4 was performed (Example 3).

Figure 2010034444
Figure 2010034444

実施例1〜4は、それぞれ再生対象となるウェーハに含まれていた銅原子の量は異なるが、所定の工程を経ることにより、いずれも銅原子の検出量が0atom/cmとなる再生ウェーハを得ることができた。特に実施例3では、1度目の判定工程S4で再生の程度が不足すると判定されたが、このウェーハについて再処理を行った結果、ウェーハに含まれる銅原子の検出量を0atom/cmにすることができた。このことから、判定工程S4が存在することにより、再生の程度が不足するウェーハを確実に再処理することができ、再生の程度が不足するウェーハを市場へ流出させてしまうことを防止できることが示された。 In Examples 1 to 4, the amount of copper atoms contained in the wafer to be reclaimed is different, but through a predetermined process, the reclaimed wafer in which the detected amount of copper atoms is 0 atom / cm 2 in all cases. Could get. In particular, in Example 3, it was determined that the degree of regeneration was insufficient in the first determination step S4. As a result of reprocessing the wafer, the detected amount of copper atoms contained in the wafer was set to 0 atom / cm 2 . I was able to. From this, it is shown that the presence of the determination step S4 can surely reprocess wafers that are insufficiently regenerated, and prevent the wafers that are insufficiently regenerated from flowing out to the market. It was done.

本発明の再生シリコンウェーハの製造方法の一実施態様を示したフロー図である。It is the flowchart which showed one embodiment of the manufacturing method of the reproduction | regeneration silicon wafer of this invention.

符号の説明Explanation of symbols

S1 酸化膜除去工程
S2 加熱工程
S3 エッチング工程
S4 判定工程
S5 研磨工程
S1 Oxide film removal process S2 Heating process S3 Etching process S4 Judgment process S5 Polishing process

Claims (4)

再生対象となる銅原子を含むシリコンウェーハから、銅原子が除去された再生シリコンウェーハを製造する方法であって、
再生対象である前記シリコンウェーハを加熱することにより、前記シリコンウェーハの内部に含まれる銅原子を表面に移動させる加熱工程と、
前記シリコンウェーハの表面に移動した銅原子をエッチングにより除去するエッチング工程と、
前記エッチング工程を経たシリコンウェーハを加熱した後に、表面における銅原子の存在量を全反射蛍光エックス線分析法により定量して、前記シリコンウェーハの再生の程度を判定する判定工程と、を含む再生シリコンウェーハの製造方法。
A method for producing a reclaimed silicon wafer from which copper atoms have been removed from a silicon wafer containing copper atoms to be reclaimed,
A heating step of moving copper atoms contained in the silicon wafer to the surface by heating the silicon wafer to be regenerated,
Etching process for removing copper atoms moved to the surface of the silicon wafer by etching;
A reclaimed silicon wafer comprising: a step of determining the degree of regeneration of the silicon wafer by heating the silicon wafer that has undergone the etching step, and then quantifying the amount of copper atoms on the surface by total reflection X-ray fluorescence analysis Manufacturing method.
前記判定工程において再生の程度が不足すると判断されたシリコンウェーハについて、再度、前記加熱工程、前記エッチング工程、及び前記判定工程を繰り返す、請求項1記載の再生シリコンウェーハの製造方法。   The method for producing a regenerated silicon wafer according to claim 1, wherein the heating step, the etching step, and the determination step are repeated again for the silicon wafer that is determined to be insufficiently regenerated in the determination step. 前記判定工程を経たシリコンウェーハに研磨加工を施す研磨工程をさらに含む、請求項1又は2記載の再生シリコンウェーハの製造方法。   The method for producing a recycled silicon wafer according to claim 1, further comprising a polishing step of polishing the silicon wafer that has undergone the determination step. 再生対象となる前記シリコンウェーハが回路パターンを有する請求項1から3のいずれか1項記載の再生シリコンウェーハの製造方法。   The method for producing a reclaimed silicon wafer according to any one of claims 1 to 3, wherein the silicon wafer to be reclaimed has a circuit pattern.
JP2008197442A 2008-07-31 2008-07-31 Manufacturing method of recycled silicon wafer Active JP5446160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008197442A JP5446160B2 (en) 2008-07-31 2008-07-31 Manufacturing method of recycled silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197442A JP5446160B2 (en) 2008-07-31 2008-07-31 Manufacturing method of recycled silicon wafer

Publications (2)

Publication Number Publication Date
JP2010034444A true JP2010034444A (en) 2010-02-12
JP5446160B2 JP5446160B2 (en) 2014-03-19

Family

ID=41738547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197442A Active JP5446160B2 (en) 2008-07-31 2008-07-31 Manufacturing method of recycled silicon wafer

Country Status (1)

Country Link
JP (1) JP5446160B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050446A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2013004825A (en) * 2011-06-20 2013-01-07 Shin Etsu Handotai Co Ltd Silicon wafer and manufacturing method for the same
JP2013052481A (en) * 2011-09-05 2013-03-21 Kochi Fel Kk Method for manufacturing diamond tool
WO2013057865A1 (en) * 2011-10-17 2013-04-25 信越半導体株式会社 Method for reclaiming peeled-off wafer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964052A (en) * 1995-08-28 1997-03-07 Mitsubishi Materials Shilicon Corp Silicon wafer and manufacture thereof
JP2000138192A (en) * 1998-08-28 2000-05-16 Kobe Precision Inc Regenerating method of semiconductor wafer and abrasive fluid therefor
JP2000290100A (en) * 1999-04-08 2000-10-17 Sumitomo Metal Ind Ltd Production of silicon wafer
JP2003130822A (en) * 2001-10-29 2003-05-08 Komatsu Electronic Metals Co Ltd Device for preventing wafer from being contaminated with metal, and method of measuring contamination amount of metal
JP2004117354A (en) * 2002-09-27 2004-04-15 Kobe Steel Ltd Copper contaminated position specifying method in process of reproducing silicon wafer, cooper contamination detecting method, and silicon wafer reproducing method
JP2004179322A (en) * 2002-11-26 2004-06-24 Sharp Corp Method for fabricating crystalline semiconductor film and apparatus for manufacturing the same
JP2005093869A (en) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd Method of regenerating silicon wafer, and regenerated wafer
JP2005117022A (en) * 2003-10-03 2005-04-28 Kobe Steel Ltd Method of regenerating silicon wafer
JP2006210857A (en) * 2005-01-24 2006-08-10 Lee Kigen Cleaning liquid composition for removal of impurity, and impurity removal method using the composition

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964052A (en) * 1995-08-28 1997-03-07 Mitsubishi Materials Shilicon Corp Silicon wafer and manufacture thereof
JP2000138192A (en) * 1998-08-28 2000-05-16 Kobe Precision Inc Regenerating method of semiconductor wafer and abrasive fluid therefor
JP2000290100A (en) * 1999-04-08 2000-10-17 Sumitomo Metal Ind Ltd Production of silicon wafer
JP2003130822A (en) * 2001-10-29 2003-05-08 Komatsu Electronic Metals Co Ltd Device for preventing wafer from being contaminated with metal, and method of measuring contamination amount of metal
JP2004117354A (en) * 2002-09-27 2004-04-15 Kobe Steel Ltd Copper contaminated position specifying method in process of reproducing silicon wafer, cooper contamination detecting method, and silicon wafer reproducing method
JP2004179322A (en) * 2002-11-26 2004-06-24 Sharp Corp Method for fabricating crystalline semiconductor film and apparatus for manufacturing the same
JP2005093869A (en) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd Method of regenerating silicon wafer, and regenerated wafer
JP2005117022A (en) * 2003-10-03 2005-04-28 Kobe Steel Ltd Method of regenerating silicon wafer
JP2006210857A (en) * 2005-01-24 2006-08-10 Lee Kigen Cleaning liquid composition for removal of impurity, and impurity removal method using the composition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050446A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2013004825A (en) * 2011-06-20 2013-01-07 Shin Etsu Handotai Co Ltd Silicon wafer and manufacturing method for the same
JP2013052481A (en) * 2011-09-05 2013-03-21 Kochi Fel Kk Method for manufacturing diamond tool
WO2013057865A1 (en) * 2011-10-17 2013-04-25 信越半導体株式会社 Method for reclaiming peeled-off wafer
US9496130B2 (en) 2011-10-17 2016-11-15 Shin-Etsu Handotai Co., Ltd. Reclaiming processing method for delaminated wafer

Also Published As

Publication number Publication date
JP5446160B2 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
US7657390B2 (en) Reclaiming substrates having defects and contaminants
JP5446160B2 (en) Manufacturing method of recycled silicon wafer
US5946543A (en) Semiconductor wafer evaluating method and semiconductor device manufacturing method
US7517706B2 (en) Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
JP5219334B2 (en) Semiconductor substrate manufacturing method and quality evaluation method
JP4817887B2 (en) Semiconductor substrate cleaning method
KR101302588B1 (en) Method for processing wafer
TWI244130B (en) Method of reclaiming silicon wafers
WO2021220590A1 (en) Semiconductor wafer cleaning method
JPWO2006129549A1 (en) Cleaning liquid composition for semiconductor containing phosphonic acid and ascorbic acid and cleaning method
US20080318343A1 (en) Wafer reclaim method based on wafer type
JP2004117354A (en) Copper contaminated position specifying method in process of reproducing silicon wafer, cooper contamination detecting method, and silicon wafer reproducing method
JP4784420B2 (en) Semiconductor substrate quality evaluation method, semiconductor substrate manufacturing method
JP2004260189A (en) Cleaning solution and board cleaning method using the same
Case et al. Impact of FOUP environment on product yield in advanced technologies
US6774045B1 (en) Residual halogen reduction with microwave stripper
US20060258023A1 (en) Method and system for improving integrated circuit manufacturing yield
JP4753656B2 (en) Method for suppressing boron contamination on silicon wafer surface
JP2008153538A (en) Silicon wafer surface damage evaluation method
CN116759292A (en) Cleaning method for reducing metal on surface cleaned once
KR100629607B1 (en) Method for fabricating the semiconductor device
KR20200017959A (en) A method of manufacturing a standard wafer and a method of diagnosing target process contamination using the saem
CN117168942A (en) Sampling method for detecting metal on surface of silicon wafer
US6368882B1 (en) Method for detecting organic contamination by using hemispherical-grain polysilicon layer
Kashkoush et al. Advanced front end of the line clean for post CMP processes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R150 Certificate of patent or registration of utility model

Ref document number: 5446160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250