KR20080051210A - Method of forming conductive layer - Google Patents

Method of forming conductive layer Download PDF

Info

Publication number
KR20080051210A
KR20080051210A KR1020060121888A KR20060121888A KR20080051210A KR 20080051210 A KR20080051210 A KR 20080051210A KR 1020060121888 A KR1020060121888 A KR 1020060121888A KR 20060121888 A KR20060121888 A KR 20060121888A KR 20080051210 A KR20080051210 A KR 20080051210A
Authority
KR
South Korea
Prior art keywords
film
substrate
layer
forming
semiconductor device
Prior art date
Application number
KR1020060121888A
Other languages
Korean (ko)
Inventor
이현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060121888A priority Critical patent/KR20080051210A/en
Publication of KR20080051210A publication Critical patent/KR20080051210A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

A method for forming a conductive layer of a semiconductor device is provided to reduce the condensation of a metal silicide layer and to uniformly form an interface between the metal silicide layer and a silicide layer by forming a metal layer. A substrate(100) is induced in a chamber. A dielectric layer(110) is formed on the substrate to expose a part thereof. NH3 is implanted into the substrate in the chamber to nitrate surfaces of the exposed substrate and the dielectric layer. When source gas including TiCl4 is induced, a high frequency power is applied to the nitrated substrate and the dielectric to form a silicide layer on a surface part of the nitrated substrate and to form a TiN layer(130) on the nitrated dielectric. Before the exposed substrate and the surfaces of the dielectric layer are nitrated, an oxide layer formed on a substrate surface exposed by the dielectric layer is removed. After the Ti layer is formed, a TiN layer(135) for preventing diffusion is formed on the substrate including the TiN layer.

Description

반도체 소자의 도전막 형성 방법{Method of forming conductive layer}Method of forming conductive film of semiconductor device

도 1a 내지 도 1f는 본 발명의 바람직한 일 실시예에 의한 반도체 소자의 도전막 형성 방법에 대한 단면도들이다.1A to 1F are cross-sectional views illustrating a method of forming a conductive film of a semiconductor device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 바람직한 일 실시예에 의한 반도체 소자의 도전막 형성 방법의 흐름도이다.2 is a flowchart of a method of forming a conductive film of a semiconductor device according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 100a : 산화막100 substrate 100a oxide film

110 : 절연막 120 : 포토레지스트 패턴110: insulating film 120: photoresist pattern

125 : 개구부 128 : 질화층125: opening 128: nitride layer

130 : Ti막 135 : TiN막130: Ti film 135: TiN film

140 : 도전막 140: conductive film

본 발명은 반도체 소자의 도전막 형성 방법에 관한 것으로, 보다 상세하게는, 도전막과 실리콘이 접촉된 부위에 형성되는 실리사이드를 균일하게 형성시켜 안정적이고 낮은 콘택 저항을 확보할 수 있는 반도체 소자의 도전막 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a conductive film of a semiconductor device, and more particularly, to a semiconductor device capable of securing stable and low contact resistance by uniformly forming silicide formed at a site where a conductive film and silicon are in contact. It is about the membrane method.

급속도로 발전하는 정보화 사회에 있어서 대량의 정보를 보다 빠르게 처리하게 위해 데이터 전송속도가 높은 반도체 소자가 요구되고 있다. 반도체 소자의 데이터 전송속도를 높이기 위해서는 하나의 칩(chip) 상에 고집적도로 셀(cell)들을 집적시켜야 한다. In a rapidly developing information society, a semiconductor device having a high data transfer rate is required to process a large amount of information faster. In order to increase the data transfer rate of a semiconductor device, cells must be integrated at a high density on a single chip.

따라서, 반도체 소자에 셀들을 집적시키기 위해 디자인 룰(design rule)을 축소시키는 작업이 활발하게 진행되고 있다. 상기와 같은 디자인 룰의 축소 작업으로 반도체 소자의 배선들은 입체적인 형태를 갖으며 다층으로 형성되고 있다.Accordingly, work to reduce design rules for integrating cells in semiconductor devices has been actively performed. By reducing the design rule as described above, the wirings of the semiconductor device have a three-dimensional shape and are formed in a multilayer.

상기와 같이 배선을 다층으로 형성함으로서 상기 층간 배선들을 전기적으로 연결시키기 위해 콘택이 필요하다. 상기 콘택은 각기 다른 층에 존재하는 도전성 패턴들을 전기적으로 연결시키기 위해 좁은 영역에서 층간 절연막에 콘택홀(contact hole)을 만든 후, 콘택홀을 도전 물질로 매립하여 형성된다.As described above, a contact is required to electrically connect the interlayer wirings by forming the wiring in a multilayer. The contact is formed by forming a contact hole in an interlayer insulating film in a narrow region to electrically connect conductive patterns existing in different layers, and then filling the contact hole with a conductive material.

디자인 룰의 축소로 인해, 콘택의 가로세로비(aspect ratio)가 커지면서 한번의 스퍼터링 공정으로 오버 행(over hang)이나 보이드(void) 없이 콘택홀을 채우기 어렵게 되었다. 따라서, 전기전도성이 높으면서 융점이 낮은 특성을 갖는 알루미늄(Al)을 가열하여 리플로우(reflow)시키는 방법으로 콘택을 형성하게 되었다.Due to the reduction of design rules, the aspect ratio of the contact is increased, making it difficult to fill the contact hole without overhang or void in one sputtering process. Therefore, the contact is formed by heating and reflowing aluminum (Al) having high electrical conductivity and low melting point.

그러나, 알루미늄을 이용하는 콘택은 트랜지스터 전극 연결을 위해 실리콘 기판과 닿는 경우 실리콘 원소가 알루미늄으로 확산되어 계면에 뾰족하게 공간이 발생함으로써 정상적인 전기적 연결을 방해하는 스파이크(spike) 현상이 발생되고 있다. 따라서, 확산을 방지할 목적으로 콘택 메탈을 형성하기 전에 기판에 확산 장 벽으로 티타늄(Ti), 티타늄 질화물(TiN)과 같은 베리어 금속(barrier metal)을 얇게 적층시켜 사용하고 있다. 여기서, 티타늄(Ti)은 매우 우수한 게터링(gettering) 특성을 가지며, 티타늄 질화물(TiN)은 실리콘에 대한 불침투성(impermeable) 배리어면서, 다른 불순물들이 확산하는데 필요한 활성화 에너지가 매우 높아 바람직한 배리어이다. However, when a contact using aluminum is in contact with a silicon substrate for connecting a transistor electrode, a spike occurs to prevent a normal electrical connection because silicon is diffused into aluminum and a sharp space is formed at an interface. Therefore, a barrier metal such as titanium (Ti) and titanium nitride (TiN) is thinly stacked as a diffusion barrier on the substrate before forming the contact metal in order to prevent diffusion. Herein, titanium (Ti) has a very good gettering property, and titanium nitride (TiN) is an impermeable barrier to silicon and is a preferable barrier because of high activation energy required to diffuse other impurities.

그러나, 반도체 소자의 고집적화가 계속되면서 콘택의 가로세로비는 더욱 커지고, 알루미늄 메탈을 통한 콘택의 형성이 어렵게 되면서 공간 채움성이 뛰어난 화학 기상 증착(Chemical Vapour Deposition; CVD) 방식의 텅스텐(W)을 콘택 형성용으로 사용하는 경우가 늘어나고 있다.However, as the integration of semiconductor devices continues, the aspect ratio of the contacts becomes larger and the formation of contacts through the aluminum metal becomes difficult, thereby making it possible to use chemical vapor deposition (CVD) type tungsten (W) having excellent space filling properties. The use for contact formation is increasing.

텅스텐의 경우도 알루미늄과 같이 실리콘과 만나면 실리콘 원소가 텅스텐으로 확산되어 스파이크 현상을 일으키므로 알루미늄이나 텅스텐은 티타늄 실리사이드와 하부의 실리콘층과 혼합되지 않아야 한다. 이에 따라, 베리어 금속막으로 티타늄막과 티타늄 질화막(TiN)을 차례로 적층하여 사용한다. 미국 특허 5,723,382(Sandhu et al.)에 베리어 금속을 사용하여 콘택 플러그를 형성하는 방법이 개시되어 있다.In the case of tungsten, aluminum and tungsten should not be mixed with titanium silicide and the underlying silicon layer because silicon, like aluminum, meets silicon and diffuses into tungsten. Accordingly, a titanium metal film and a titanium nitride film TiN are sequentially stacked as the barrier metal film. US Pat. No. 5,723,382 to Sandhu et al. Discloses a method of forming a contact plug using a barrier metal.

일반적으로, 베리어 금속으로 티타늄을 사용하는 경우에는 실리콘을 사용하는 반도체 기판과 상기 베리어 금속 사이에 전도도가 우수한 티타늄 실리사이드막(TiSix)을 형성시킨다. 상기 티타늄 실리사이드막의 형성 정도를 제어하여 반도체 기판인 실리콘과의 오믹 콘택(ohmic contact)을 형성시킴으로써 반도체 소자의 처 리속도를 향상시키고 있다.In general, when titanium is used as the barrier metal, a titanium silicide film (TiSi x ) having excellent conductivity is formed between the semiconductor substrate using silicon and the barrier metal. By controlling the formation degree of the titanium silicide film, an ohmic contact with silicon, which is a semiconductor substrate, is formed to improve the processing speed of the semiconductor device.

그리고, 콘택의 하지막에 실리콘 원소가 존재할 경우, 티타늄(Ti), 니켈(Ni), 코발트(Co)와 같은 금속 물질을 증착한 후 열처리하면 티타늄-실리사이드, 니켈-실리사이드 또는 코발트-실리사이드가 형성된다.In addition, when a silicon element is present in the underlying layer of the contact, a metal material such as titanium (Ti), nickel (Ni), or cobalt (Co) is deposited and then thermally treated to form titanium-silicide, nickel-silicide, or cobalt-silicide. do.

그러나, 티타늄 실리사이드막은 400℃ 이상의 고온에서 열처리하여 형성하는데, 티타늄과 실리콘과의 반응성이 매우 커서 급격히 형성되므로 티타늄 실리사이드 응집화(agglomeration) 현상이 발생한다. 이러한 티타늄 실리사이드의 응집화로 인하여 80nm 급 이하의 디램(DRAM) 장치에서는 콘택 내 티타늄 실리사이드막의 녹음 현상을 발생시킬 수 있으며, 60nm급 이하의 플래시 장치에서는 금속 전극 표면의 모폴로지(morphology) 변형으로 금속 전극의 접촉력 약화로 전극 박리 현상도 발생할 수 있는 문제점이 있다. However, the titanium silicide film is formed by heat treatment at a high temperature of 400 ° C. or higher, and the titanium silicide agglomeration phenomenon occurs because of the rapid reactivity between titanium and silicon. Due to the agglomeration of titanium silicide, the recording of titanium silicide layer in a contact may occur in a DRAM device of 80 nm or less, and in a flash device of 60 nm or less, a morphology of the metal electrode surface may be caused by a morphology deformation of the metal electrode. There is a problem that the electrode peeling phenomenon may also occur due to the weakening of the contact force.

이의 해결을 위해 콘택 형성시 400℃ 이하의 저온 공정을 진행할 경우에는 상기 녹음 현상이 해결되지만, 반도체 소자가 고집화되면서 움푹 패이는 부분이 발생하여 콘택 특성이 열화되므로 저항 소자용 폴리실리콘의 안정적인 콘택 저항을 확보하기가 어려워지고 있다.In order to solve this problem, the recording phenomenon is solved when the low temperature process is performed at 400 ° C. or lower when forming a contact, but the contact characteristics are deteriorated due to the indentation of the semiconductor device, resulting in a deterioration of the contact characteristics. It is becoming difficult to secure resistance.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 접촉 특성이 향상된 반도체 소자의 도전막 형성 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method for forming a conductive film of a semiconductor device with improved contact characteristics.

상기 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 도전막 형성 방법은 실리콘 기판의 일부를 노출시키는 절연막이 형성된 기판을 챔버 내에 도입한다. 상기 챔버 내의 기판에 NH3를 주입하여 노출된 기판 및 절연막의 표면을 질화처리한다. 상기 질화처리된 기판 및 절연막 상에 TiCl4를 포함한 소스 가스를 도입한 상태에서 고주파 파워를 인가하여 질화처리된 기판의 표면 부위에 실리사이드 영역을 형성시키면서 질화처리된 절연막 상에 Ti막을 형성한다.In the method of forming a conductive film of a semiconductor device according to an embodiment of the present invention for achieving the object of the present invention, a substrate having an insulating film exposing a portion of a silicon substrate is formed into a chamber. NH 3 is injected into the substrate in the chamber to nitride the exposed surfaces of the substrate and the insulating film. A Ti film is formed on the nitrided insulating film while forming a silicide region on the surface portion of the nitrided substrate by applying high frequency power while a source gas including TiCl 4 is introduced on the nitrided substrate and the insulating film.

바람직하게는, 상기 질화처리하는 공정을 수행하기 전에 상기 절연막에 의해 노출된 기판 표면에 형성된 산화막을 제거하는 공정을 수행할 수 있다.Preferably, the step of removing the oxide film formed on the surface of the substrate exposed by the insulating film before performing the nitriding process may be performed.

본 발명의 일 실시예로서, 상기 Ti막을 형성한 이후에 상기 Ti막을 포함하는 기판 상에 확산 방지용 TiN막을 더 형성시킬 수 있다. 이때, 상기 Ti막 및 TiN막은 400 내지 700℃의 온도에서 형성되는 것이 바람직하다.As an embodiment of the present invention, after the Ti film is formed, a TiN film for preventing diffusion may be further formed on the substrate including the Ti film. At this time, the Ti film and the TiN film is preferably formed at a temperature of 400 to 700 ℃.

또한, 상기 Ti막을 형성한 이후에 상기 Ti막이 형성된 개구부를 매립하도록 도전막을 도포할 수 있다.In addition, after the Ti film is formed, a conductive film may be applied to fill the opening in which the Ti film is formed.

본 발명에 따르면, 실리콘 기판의 노출된 영역을 질화처리하여 실리콘 기판과 금속(Ti) 사이의 반응성을 조절하고 금속막을 형성함으로써, 금속 실리사이드막의 응집화 현상을 감소시키고 금속 실리사이드막과 실리콘 기판의 계면을 균일하게 형성할 수 있다. 따라서, 접촉 저항을 감소시켜 반도체 소자의 처리 속도를 증대시킴으로써 반도체 소자의 성능을 향상시킬 수 있다. According to the present invention, the exposed area of the silicon substrate is nitrided to control the reactivity between the silicon substrate and the metal (Ti) and to form a metal film, thereby reducing the cohesion phenomenon of the metal silicide film and the interface between the metal silicide film and the silicon substrate. Can be formed uniformly. Therefore, the performance of the semiconductor device can be improved by reducing the contact resistance to increase the processing speed of the semiconductor device.

이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예에 한정되지 않고 다른 형태로 구현 될 수도 있다. 여기서 소개되는 실시예는 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following examples and may be implemented in other forms. The embodiments introduced herein are provided to make the disclosure more complete and to fully convey the spirit and features of the invention to those skilled in the art. In the drawings, the thickness of each device or film (layer) and regions has been exaggerated for clarity of the invention, and each device may have a variety of additional devices not described herein. When (layer) is mentioned as being located on another film (layer) or substrate, an additional film (layer) may be formed directly on or between the other film (layer) or substrate.

도 1a 내지 도 1f는 본 발명의 바람직한 일 실시예에 의한 반도체 소자의 도전막 형성 방법에 대한 단면도들이다.1A to 1F are cross-sectional views illustrating a method of forming a conductive film of a semiconductor device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 바람직한 일 실시예에 의한 반도체 소자의 도전막 형성 방법의 흐름도이다. 2 is a flowchart of a method of forming a conductive film of a semiconductor device according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 실리콘 기판(100) 전면에 저압 화학 기상 증착 (Low Pressure CVD; LPCVD, 이하, "LPCVD"라고 한다.)방식으로 절연막(110)을 형성한다. 상기 절연막(110)은 BSG 또는 PSG으로 이루어질 수 있다. 상기 절연막(110)을 통상의 화학적 기계적 연마(Chemical Mechanical Polishing; CMP, 이하, "CMP"라고 한다.) 방법에 의해 평탄화한다. 상기 절연막(110) 상에 상기 기판(100) 일부를 노출시키도록 포토레지스트(photo-resist) 패턴(120)을 형성한다.Referring to FIG. 1A, an insulating film 110 is formed on a silicon substrate 100 by a low pressure chemical vapor deposition (LPCVD) method. The insulating layer 110 may be made of BSG or PSG. The insulating film 110 is planarized by a conventional chemical mechanical polishing (CMP, hereinafter referred to as "CMP") method. A photoresist pattern 120 is formed on the insulating layer 110 to expose a portion of the substrate 100.

도 1b를 참조하면, 상기 포토레지스트 패턴(120)을 식각 마스크로 하여 상기 절연막(110)을 식각함으로써 개구부(125)를 형성한다. 이어서, 에싱 및 스트립 과 정을 거쳐 상기 포토레지스트 패턴(120)을 제거한다.Referring to FIG. 1B, an opening 125 is formed by etching the insulating layer 110 using the photoresist pattern 120 as an etching mask. Subsequently, the photoresist pattern 120 is removed through ashing and stripping.

상기 개구부(125)가 형성된 기판(100)을 CVD 챔버에 도입한다. 상기 기판(100)을 챔버 내에 도입하여 홀더에 장착하고, 일정 시간 안정화시킨다(S100).The substrate 100 having the opening 125 is introduced into the CVD chamber. The substrate 100 is introduced into a chamber, mounted on a holder, and stabilized for a predetermined time (S100).

상기 홀더는 430℃ 이상의 일정 온도로 유지되고 있으며 안정화 시간 동안 BPSG막이 아웃개싱하여 상기 개구부(125) 저면에 노출된 실리콘에 산화막(100a)이 형성된다. The holder is maintained at a constant temperature of 430 ° C. or more, and the BPSG film is outgassed during the stabilization time to form the oxide film 100a on the silicon exposed on the bottom surface of the opening 125.

도 1c를 참조하면, 상기 산화막(100a)이 형성된 기판(100)에 세정 가스로 NF3 가스, F2 가스 또는 C2F6 가스를 도입하여 제1 분위기를 상기 기판 상에 형성시킴으로써 상기 개구부 저면의 산화막(100a)을 제거한다(S110). 이때, 상기 제1 분위기는 상기 NF3 또는 F2의 유량, 압력 및 도입 시간에 의해 결정된다. Referring to FIG. 1C, an NF 3 gas, a F 2 gas, or a C 2 F 6 gas is introduced into the substrate 100 on which the oxide film 100a is formed to form a first atmosphere on the substrate, thereby forming the bottom surface of the opening. The oxide film 100a is removed (S110). At this time, the first atmosphere is determined by the flow rate, pressure and introduction time of the NF 3 or F 2 .

본 발명에서는 상기 산화막(100a)이 제거된 기판(100)에 NH3를 주입하여 개구부(125)의 저면, 측벽 및 절연막(110)의 상면을 질화처리시켜 질화층(128)을 형성함으로써, 개구부(125) 저면에서 후속하여 형성되는 Ti막과 실리콘과의 반응성을 감소시킨다(S120). 이때, 상기 질화처리 공정은 NH3의 유량, 압력 및 도입 시간에 의해 결정된다. In the present invention, by injecting NH 3 into the substrate 100 from which the oxide film 100a has been removed, the nitride layer 128 is formed by nitriding the bottom surface of the opening 125, the side wall, and the top surface of the insulating film 110. The reactivity of the Ti film and silicon subsequently formed on the bottom surface is reduced (S120). In this case, the nitriding process is determined by the flow rate, pressure and introduction time of NH 3 .

일 예로서, 상기 질화처리 공정은 이후의 Ti막을 형성할 수 있도록 TiCl4 및 H2 가스의 유량, 압력 및 도입 시간을 조절하여 예비로 제2 분위기를 형성시켜주는 공정과 동시에 수행될 수 있다. 즉, 상기 챔버 내의 기판(100) 상에 상기 TiCl4 및 NH3를 동시에 도입시킬 수 있다. As an example, the nitriding process may be performed simultaneously with a process of forming a second atmosphere in advance by adjusting the flow rate, pressure, and introduction time of TiCl 4 and H 2 gases so as to form a subsequent Ti film. That is, TiCl 4 and NH 3 may be simultaneously introduced onto the substrate 100 in the chamber.

본 발명의 다른 실시예로서, 상기 개구부(125)가 형성된 기판(100)을 CVD 챔버에 도입하여 기판 홀더에 장착한 후, 통상적인 예열(preheating) 과정 또는 안정화 시간을 진행하지 않고 기판(100)에 NH3를 주입하여 질화처리 공정을 수행할 수 있다. In another embodiment of the present invention, the substrate 100 having the opening 125 formed therein is introduced into the CVD chamber and mounted on the substrate holder, and then the substrate 100 is not subjected to a conventional preheating process or a stabilization time. NH 3 may be injected into the nitriding process.

상기와 같이 실리콘이 노출된 영역에 Ti막을 형성하기 이전에 질화처리 공정을 수행함으로써 실리콘 기판과 금속 사이의 반응성이 크게 감소된다. 따라서, 이후의 Ti막이 형성될 때 낮은 반응성에 의해 티타늄 실리사이드의 응집화에 의한 실리콘 기판과 티타늄 실리사이드막의 계면이 불균일하게 형성되는 문제가 제거될 수 있다. 따라서, 상기 티타늄 실리사이드막 상에 후속하여 Ti막을 형성 시 계면에서 접촉 저항이 감소되어 저저항의 콘택을 형성시킬 수 있다.By performing the nitriding process before forming the Ti film in the silicon-exposed region as described above, the reactivity between the silicon substrate and the metal is greatly reduced. Therefore, the problem that the interface between the silicon substrate and the titanium silicide film is unevenly formed due to the aggregation of the titanium silicide by the low reactivity when the Ti film is formed later can be eliminated. Therefore, when subsequently forming a Ti film on the titanium silicide film, the contact resistance at the interface can be reduced to form a low resistance contact.

도 1d를 참조하면, 상기 TiCl4, H2 및 Ar 가스를 포함한 소스 가스의 유량, 압력 및 도입 시간을 조절하여 제2 분위기를 형성하고, RF 파워를 인가함으로써 상기 질화처리되어 질화층(128)이 균일하게 형성된 개구부(125)의 저면, 측벽 및 절연막(110) 상에 Ti막(130)을 CVD 방식으로 형성한다(S130). 여기서, 상기 Ti막(130)은 400 내지 700℃의 온도에서 형성된다. 이러한 CVD 공정의 온도에 의해 상기 질화처리된 실리콘 기판(100)에는 Ti가 도포되면서 동시에 실리콘과 Ti의 반응으로 인해 티타늄 실리사이드막(130a)이 형성된다. 따라서, 상기 개구부(125) 저면에 노출된 질화처리된 기판(100)에는 티타늄 실리사이드막(130a) 및 Ti막(130)의 두 층이 형성되며 상기 개구부(125)의 측벽 및 절연막(110) 상에는 Ti막(130)이 균일하게 형성된다. 티타늄 실리사이드막(130a)은 상기 실리콘 기판(100)과 Ti막(130) 사이에서 일함수를 맞추어 오믹 콘택을 형성시킴으로써 전류 전도도를 향상시킨다. Referring to FIG. 1D, a nitride atmosphere is formed by adjusting a flow rate, a pressure, and an introduction time of a source gas including TiCl 4 , H 2, and Ar gas, and applying an RF power to the nitride layer 128. A Ti film 130 is formed on the bottom, sidewalls and insulating film 110 of the uniformly formed opening 125 by CVD (S130). Here, the Ti film 130 is formed at a temperature of 400 to 700 ℃. Ti is applied to the nitrided silicon substrate 100 by the temperature of the CVD process, and at the same time, a titanium silicide layer 130a is formed due to the reaction between silicon and Ti. Accordingly, two layers of a titanium silicide layer 130a and a Ti layer 130 are formed on the nitrided substrate 100 exposed on the bottom surface of the opening 125, and are formed on the sidewall of the opening 125 and the insulating layer 110. The Ti film 130 is formed uniformly. The titanium silicide layer 130a improves current conductivity by forming an ohmic contact by matching a work function between the silicon substrate 100 and the Ti layer 130.

도 1e를 참조하면, 원하는 두께로 Ti막(130)을 형성하고, H2 기체로 상기 챔버 내부를 퍼지한다. 상기 챔버 내로 NH3를 포함한 기체를 도입하여 상기 NH3의 유량, 압력 및 도입 시간을 조절함으로써 제3 분위기를 형성시킨다. 상기 제3 분위기를 유지하며 상기 Ti막(130)의 표면으로부터 일부 두께를 질화시키거나 추가로 증착과정을 수행하여 TiN막(135)을 형성한다. 일 예로서, 상기 TiN막(135)은 400 내지 700℃의 온도에서 형성한다.Referring to FIG. 1E, the Ti film 130 is formed to a desired thickness, and the inside of the chamber is purged with H 2 gas. A gas including NH 3 is introduced into the chamber to form a third atmosphere by adjusting the flow rate, pressure, and introduction time of the NH 3 . The TiN film 135 is formed by nitriding a part of the thickness of the Ti film 130 while maintaining the third atmosphere or by further performing a deposition process. As an example, the TiN film 135 is formed at a temperature of 400 to 700 ° C.

한편, 상기 TiN막(135)을 형성하는 경우 상기 TiCl4 및 NH3 가스가 고온에 의해 열분해 되므로 상기 RF 파워는 오프 상태로 공정이 수행된다.On the other hand, when the TiN film 135 is formed, since the TiCl 4 and NH 3 gases are pyrolyzed by high temperature, the RF power is performed in an off state.

도 1f를 참조하면, 상기 TiN막(135)이 형성된 기판(100)을 챔버로부터 배출하여 상기 기판(100) 상에 상기 개구부(125)를 매립하도록 텅스텐(W)으로 이루어지는 도전막(140)을 증착한다. Referring to FIG. 1F, a conductive film 140 made of tungsten (W) is formed to discharge the substrate 100 on which the TiN film 135 is formed from the chamber to fill the opening 125 on the substrate 100. Deposit.

도시되지는 않았지만, 통상의 CMP 방식으로 상기 도전막(140)을 상기 절연막(110) 노출되기까지 평탄화를 진행하여 콘택(미도시)을 형성한다.Although not shown, planarization is performed by exposing the conductive layer 140 to the insulating layer 110 in a conventional CMP manner to form a contact (not shown).

상술한 바와 같이 본 발명에 의하면, 실리콘이 노출된 영역에 금속막을 형성 하기 이전에 기판에 NH3를 주입하여 노출된 기판 및 절연막의 상면을 질화처리하여 실리콘 기판과 금속 사이의 반응성을 감소시킨 다음, 실리사이드 영역 및 금속막을 동시에 형성시킨다.As described above, according to the present invention, before forming the metal film in the silicon-exposed region, NH 3 is injected into the substrate to nitride the upper surface of the exposed substrate and the insulating layer to reduce the reactivity between the silicon substrate and the metal. The silicide region and the metal film are formed at the same time.

이와 같이 실리콘 기판의 노출된 영역을 질화처리하여 실리콘 기판과 금속(Ti) 사이의 반응성을 조절하고 금속막을 형성함으로써, 금속 실리사이드막의 응집화 현상을 감소시키고 금속 실리사이드막과 실리콘 기판의 계면을 균일하게 형성할 수 있다. 따라서, 접촉 저항을 감소시켜 반도체 소자의 처리 속도를 증대시킴으로써 반도체 소자의 성능을 향상시킬 수 있다. In this way, the exposed area of the silicon substrate is nitrided to control the reactivity between the silicon substrate and the metal (Ti) and to form a metal film, thereby reducing the cohesion phenomenon of the metal silicide film and making the interface between the metal silicide film and the silicon substrate uniform. Can be formed. Therefore, the performance of the semiconductor device can be improved by reducing the contact resistance to increase the processing speed of the semiconductor device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (5)

실리콘 기판의 일부를 노출시키는 절연막이 형성된 기판을 챔버 내에 도입하는 단계;Introducing a substrate having an insulating film exposing a portion of the silicon substrate into the chamber; 상기 챔버 내의 기판에 NH3를 주입하여 노출된 기판 및 절연막의 표면들을 질화처리하는 단계; 및Injecting NH 3 into the substrate in the chamber to nitride the exposed surfaces of the substrate and the insulating film; And 상기 질화처리된 기판 및 절연막 상에 TiCl4를 포함한 소스 가스를 도입한 상태에서 고주파 파워를 인가하여 질화처리된 기판의 표면 부위에 실리사이드 영역을 형성시키면서 질화처리된 절연막 상에 Ti막을 형성하는 단계를 포함하는 반도체 소자의 도전막 형성 방법.Forming a Ti film on the nitrided insulating film while forming a silicide region on the surface portion of the nitrided substrate by applying a high frequency power while introducing a source gas including TiCl 4 on the nitrided substrate and the insulating film. A conductive film forming method of a semiconductor device comprising. 제1항에 있어서, 상기 질화처리하는 단계 이전에, 상기 절연막에 의해 노출된 기판 표면에 형성된 산화막을 제거하는 공정을 수행하는 것을 특징으로 하는 반도체 소자의 도전막 형성 방법. The method of forming a conductive film of a semiconductor device according to claim 1, wherein the step of removing the oxide film formed on the surface of the substrate exposed by the insulating film is performed before the nitriding treatment. 제1항에 있어서, 상기 Ti막을 형성하는 단계 이후에, 상기 Ti막을 포함하는 기판 상에 확산 방지용 TiN막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 반도체 소자의 도전막 형성 방법.The method of forming a conductive film of a semiconductor device according to claim 1, further comprising, after forming the Ti film, forming a TiN film for preventing diffusion on a substrate including the Ti film. 제3항에 있어서, 상기 Ti막 및 TiN막은 400 내지 700℃의 온도에서 형성되는 것을 특징으로 하는 반도체 소자의 도전막 형성 방법.The method of claim 3, wherein the Ti film and the TiN film are formed at a temperature of 400 to 700 ° C. 5. 제1항에 있어서, 상기 Ti막을 형성하는 단계 이후에, 상기 Ti막이 형성된 개구부를 매립하도록 도전막을 도포하는 단계를 더 수행하는 것을 특징으로 하는 반도체 소자의 도전막 형성 방법.The method of forming a conductive film of a semiconductor device according to claim 1, further comprising, after the forming of the Ti film, applying a conductive film to fill the opening formed with the Ti film.
KR1020060121888A 2006-12-05 2006-12-05 Method of forming conductive layer KR20080051210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121888A KR20080051210A (en) 2006-12-05 2006-12-05 Method of forming conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121888A KR20080051210A (en) 2006-12-05 2006-12-05 Method of forming conductive layer

Publications (1)

Publication Number Publication Date
KR20080051210A true KR20080051210A (en) 2008-06-11

Family

ID=39806235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121888A KR20080051210A (en) 2006-12-05 2006-12-05 Method of forming conductive layer

Country Status (1)

Country Link
KR (1) KR20080051210A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030608A (en) * 2012-09-03 2014-03-12 에스케이하이닉스 주식회사 Tsv structure of semiconductor memory device and testing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140030608A (en) * 2012-09-03 2014-03-12 에스케이하이닉스 주식회사 Tsv structure of semiconductor memory device and testing method thereof

Similar Documents

Publication Publication Date Title
US8357613B2 (en) Methods of fabricating semiconductor devices and semiconductor devices including a contact plug processed by rapid thermal annealing
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
KR100715267B1 (en) Stacked semiconductor device and method for manufacturing the same
US6475907B1 (en) Semiconductor device having a barrier metal layer and method for manufacturing the same
JP2005508573A (en) How to remove voids in tungsten plugs
KR20010089242A (en) Semiconductor device and method for manufacturing the same
US8294220B2 (en) Method for forming silicide contacts
US7205219B2 (en) Methods of forming integrated circuits devices having pad contact plugs in the cell array and peripheral circuit regions of the integrated circuit substrate
KR100527673B1 (en) Method for forming a metal wiring of semiconductor device
KR100464862B1 (en) Method of Manufacturing of a Semiconductor Device
US6107190A (en) Method of fabricating semiconductor device
KR20000021387A (en) Method for fabricating direct contact for semiconductor dram cell and core region
KR20080051210A (en) Method of forming conductive layer
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6875684B2 (en) Method for forming a bit line of a semiconductor device
US7524749B2 (en) Metallization method of semiconductor device
JPH02162722A (en) Manufacture of semiconductor device
JPH10116906A (en) Manufacture of semiconductor device
KR100422596B1 (en) Method for fabricating capacitor
KR20040011874A (en) Method of forming conductive film and forming contact using the same
KR20060016269A (en) Method of forming a metal silicide layer and method of forming a metal wiring of a semiconductor device using the same
US6919268B1 (en) Method of manufacturing a WN contact plug
KR100434708B1 (en) Method for forming capacitor of semiconductor device
US8440557B2 (en) Method for fabricating a semiconductor device by considering the extinction coefficient during etching of an interlayer insulating film
CN112309954A (en) Semiconductor device and method of forming the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination