KR20080050327A - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20080050327A
KR20080050327A KR1020070122709A KR20070122709A KR20080050327A KR 20080050327 A KR20080050327 A KR 20080050327A KR 1020070122709 A KR1020070122709 A KR 1020070122709A KR 20070122709 A KR20070122709 A KR 20070122709A KR 20080050327 A KR20080050327 A KR 20080050327A
Authority
KR
South Korea
Prior art keywords
temperature
heat treatment
bmd
silicon wafer
substrate
Prior art date
Application number
KR1020070122709A
Other languages
English (en)
Other versions
KR100945767B1 (ko
Inventor
카츠히고 나카이
세이 후쿠시마
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20080050327A publication Critical patent/KR20080050327A/ko
Application granted granted Critical
Publication of KR100945767B1 publication Critical patent/KR100945767B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24992—Density or compression of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

소자 제조 공정에서 슬립 전위(slip dislocation)와 뒤틀림(warpage) 발생 모두를 억제할 수 있는 실리콘 웨이퍼 및 그것의 제조 방법을 제공한다.
플레이트 형상의 BMD을 포함하는 실리콘 웨이퍼에 있어서, BMD의 대각선 길이가 10nm 내지 120nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×1011/cm3 이상이며, BMD의 대각선 길이가 750nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 5×1017/cm3 이하이다.

Description

실리콘 웨이퍼 및 그 제조 방법{SILICON WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 웨이퍼 제조 기술 분야, 특히 소자 제조 공정에서 슬립 전위(slip dislocation)와 뒤틀림(warpage) 발생 모두를 억제할 수 있는 실리콘 웨이퍼 및 그것의 제조 방법에 관한 것이다.
반도체 소자 등을 위한 기판으로서 사용된 실리콘 웨이퍼는 실리콘 단결정 잉곳을 슬라이싱 처리하고, 슬라이싱 처리된 잉곳에 열처리, 미러와 같은 마무리 공정 등을 행함으로써 제조된다. 이러한 실리콘 단결정 잉곳을 제조하기 위한 방법으로서, 예컨대 쵸크랄스키 방법(이하에서는 "CZ법")이 존재한다. 상기 CZ법은 실리콘 단결정 잉곳 제조의 대부분을 차지하며 이로 인해 직경이 큰 단결정 잉곳을 쉽게 획득하거나 또는 결점을 상대적으로 용이하게 제어할 수 있다.
CZ법에 의해 인상된 실리콘 단결정(이하, "CZ-Si"라고 칭함)은 소위 "성장 결함" 이라는 결정 결함을 포함한다. CZ-Si는 과포화된 상태에서 침입형(interstitial) 산소를 취하지만, 이러한 과포화된 산소는 이후에 실행한 열처리(어닐링)에서 벌크 미세 결함(Bulk Micro Defect: 이하 "BMD"라 칭함)이라 불리 는 미세 결함 유발을 야기한다.
실리콘 웨이퍼 상에 반도체 소자를 형성하기 위해, 반도체 소자 형성 영역에는 결정 결함이 포함되지 않아야 할 필요가 있다. 그 이유는, 회로가 형성될 표면 상에 결정 결함이 존재할 때, 회로 손상 등이 그 결함에 의해 유발되기 때문이다. 다른 한편으로, 실리콘 웨이퍼는 그 내부에 적절한 양의 BMD를 포함할 할 필요가 있다. 그 이유는, 이러한 BMD는 반도체 소자의 기능 불량을 야기하는 금속 불순물 등을 게더하는 역할을 하기 때문이다.
전술한 요구 조건들을 만족하기 위해, 진성 게더링 층(Intrinsic Gettering layer, 이하 "IG 층"이라 칭함)을 형성하도록 실리콘 웨이퍼 내부에 BMD를 도입하기 위해 실리콘 웨이퍼에 고온 어닐링을 행하기 위한, 결정 결함이 무한히 감소하게 되는 무결함(Denuded Zone) 층(이하 "DZ 층"이라고 함)을 형성하도록 실리콘 웨이퍼의 표면 내에 존재하는 성장 결함을 감소시키기 위한 방법이 이용된다.
상세하게는, 질소 첨가 기판에 고온 어닐링을 행하여 그 기판의 표면 상의 성장 결함을 줄이고, 기판 내부의 핵으로서 질소를 포함하는 BMD를 형성하는 방법이 제안되었다(아래의 특허 문헌 1 참조).
그러나, 전술한 고온 어닐링에서 실리콘 웨이퍼의 정면과 뒷면 모두에 형성된 DZ 층의 산소 농도는 열처리 동안 산소의 외부 확산으로 인해 현저하게 감소하였다. 그 결과, 웨이퍼 정면과 뒷면 상의 전위 결함의 확산 억제력은 현저하게 감소하기 때문에, 전위 결함(이하, "슬립"이라고 칭함)은 어닐링 단계에서 도입된 정면과 뒷면 상의 미세한 흠으로부터 대부분 쉽게 확장되고, 이것은 이러한 슬립 전 위의 확장으로 인한 실리콘 웨이퍼의 강도가 저하되는 문제를 초래한다. 예컨대, 실리콘 웨이퍼가 열처리 보트 등에 의한 지지 하에서 어닐링될 때, 슬립 전위는 종종 열처리 보트에 의해 지지된 웨이퍼의 뒷면의 지지된 부분 근처로부터 확장될 수 있다. 더욱이, 슬립 전위가 실리콘 웨이퍼의 에지 부분으로부터 확장하는 경우도 존재한다.
실리콘 웨이퍼의 강도가 저하될 때, 제조 단계 동안 웨이퍼가 손상 혹은 파손되는 상황이 발생할 염려가 있다. 그러나, DZ 층은 반도체 소자 형성에 필수적이며, DZ 층과 우수한 강도 특성을 지닌 실리콘 웨이퍼가 요구되었다.
아래의 특허 문헌 1에 설명된 종래의 방법에 있어서, 실리콘 웨이퍼의 강도 저하를 고려하지 않았기 때문에, 슬립 전위의 확장은 이러한 방법에 의해 제조된 실리콘 웨이퍼에서는 피할 수 없다.
한편, 이러한 슬립 전위의 발생을 방지하기 위해 고밀도에서 BMD를 초래하는 방법이 제안되었다.
구체적으로 말하면, 질소 가스, 불활성 가스 혹은 암모니아 가스와 불활성 가스의 혼합 가스의 분위기 하에서 1 내지 600분의 범위로 500℃ 내지 1200℃의 온도에서 실리콘 단결정 잉곳으로부터 슬라이싱 처리된 기판에 급속 온도 상승/하강 열처리를 행함으로써 1×1010 원자/cm3 이상의 양에서 20nm 이하의 크기를 지닌 산소 침전 핵을 BMD 층에 형성하는 실리콘 웨이퍼 제조 방법이 제안되었다(아래의 특허 문헌 2 참조). 농도(1×1010 원자/cm3 내지 1×1012 원자/cm3)가 높은 BMD가 열처 리 단계를 여러 번 반복함으로써 생성된 실리콘 웨이퍼가 제안되었다(아래의 특허 문헌 3 참조).
특허 문헌 1 : 일본 공개공보 제10-98047호
특허 문헌 2 : 일본 공개공보 제2006-40980호
특허 문헌 3 : 일본 공개공보 제08-213403호
그러나 최근에는, 실리콘 웨이퍼의 직경은 증가하고 급속 가열기(Rapid Thermal Annealer: 이하 "RTA" 라고 칭함)에 의한 급속 온도 상승/하강 열처리가 빈번하게 이용되기 때문에, 슬립 전위 발생뿐만 아니라 웨이퍼에 발생하는 뒤틀림(warpage)도 문제가 되었다.
RTA 열처리에 의해 초래되는 슬립 및 뒤틀림의 예시적인 도면이 도 1에 도시되어 있다. 슬립들은 웨이퍼 뒷면과 웨이퍼 홀딩 부분 사이의 접촉점들로부터 초래된다. 초래된 슬립은 110 방향으로 확장하여 어떤 경우에는 웨이퍼 손상 혹은 파손을 유발한다. 뒤틀림은 RTA 열처리 동안 열 변형에 의해 웨이퍼가 변형되는 현상이다. 예컨대, 언덕 형상의 부분과 계곡 형상의 부분은 도 1에 도시된 바와 같이 [100] 면의 웨이퍼 상에 나타난다. 웨이퍼에 소망의 특성을 부여하기 위한 열처리를 실행하기 이전에 실리콘 웨이퍼의 뒤틀림은 10㎛ 이하로 억제된다. 그러나 RTA 등의 열처리가 실리콘 웨이퍼에 수행될 때, 실리콘 웨이퍼 상에서 언덕과 계곡 사이의 높이 차이가 수십 마이크론 미터에 도달하게 되는 경우가 발생한다. 뒤틀림이 커질 때, 웨이퍼 표면 상에 반도체 소자 패턴이 정학하게 노출될 수 없으며, 이는 반도체 소자의 수득율 저하를 야기한다.
뒤틀림의 문제는 웨이퍼 직경이 200mm 이상에 도달할 때 심각해지고, 단지 BMD 농도를 전술한 것과 같이 간단히 고농도로 조절함으로써 그 문제를 피하는 것이 불가능할 수 있다.
따라서, 본 발명에 의해 해결할 과제는 소자 제조 공정에서 슬립 전위의 발생과 뒤틀림 발생 모두를 억제할 수 있는 실리콘 웨이퍼와 그것의 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위해 열심히 연구한 결과, 본 발명자는 실리콘 웨이퍼에 포함된 BMD가 105/cm3 내지 1013/cm3의 밀도 혹은 5nm 내지 1000nm의 크기와 같이 폭넓은 크기 분포를 갖는 것과, 소자 제조 공정에서 슬립과 뒤틀림의 발생은 본 발명을 달성하기 위해 예정된 크기로 BMD의 밀도를 제어함으로써 현저하게 억제될 수 있다 것을 명료하게 밝혔다.
다시 말해서, 본 발명은 작은 크기의 BMD는 높은 밀도로 형성되고 큰 크기의 BMD의 밀도는 줄어들고, 양호하게는 침입형 산소 농도는 더 낮아지는 실리콘 웨이퍼와 그 제조 방법에 관한 것이다. 본 발명은 아래의 발명(1) 내지 발명(11)을 포함한다.
(1) BMD의 형상이 8면체인 실리콘 웨이퍼에 있어서,
BMD의 대각선 길이가 10nm 내지 50nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 5×1011/cm3 이상이며,
BMD의 대각선 길이가 300nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×107/cm3 이하이고,
침입형 산소 농도는 5×1017 원자/cm3 이하이다.
(2) 플레이트 형상의 BMD 및 8면체 BMD가 존재하는 실리콘 웨이퍼에 있어서,
BMD의 대각선 길이가 10nm 내지 50nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 8면체 BMD의 밀도는 5×1011/cm3 이상이며,
BMD의 대각선 길이가 750nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 플레이트 형상의 BMD의 밀도는 1×107/cm3 이하이고,
침입형 산소 농도는 5×1017 원자/cm3 이하이다.
(3) BMD의 형상이 플레이트 형상인 실리콘 웨이퍼에 있어서,
BMD의 대각선 길이가 10nm 내지 120nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×1011/cm3 이상이며,
BMD의 대각선 길이가 750nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼 의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×107/cm3 이하이고,
침입형 산소 농도는 5×1017 원자/cm3 이하이다.
(4) 상기 (1)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로, 기판에 실행된 열처리는,
(A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계;
(B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 1000℃까지의 온도 상승을 포함하는 단계; 및
(C) 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다.
(5) 상기 (1)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로, 기판에 실행된 열처리는,
(A) 저온 열처리 단계로서 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 실행하는 단계;
(B) 저온 열처리 단계 이후에 온도 상승 단계로서 1 내지 20 시간 동안 0.1 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승을 포함하는 단계;
(C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉 각시키는 것을 포함하는 단계; 및
(D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리의 수행을 포함하는 단계를 포함한다.
(6) 상기 (2)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로, 기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속하며, 기판에 실행된 열처리는,
(A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계;
(B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 1000℃까지 실행된 온도 상승을 포함하는 단계; 및
(C) 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다.
(7) 상기 (2)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로,
기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속하며, 기판에 실행된 열처리는,
(A) 저온 열처리 단계로서 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 행하는 단계;
(B) 1 시간 내지 20 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승을 포함하는 단계;
(C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및
(D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리의 수행을 포함하는 단계를 포함한다.
(8) 상기 (3)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로, 기판에 실행된 열처리는,
(A) 10분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 수행하기 위한 저온 열처리 단계;
(B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 1000℃까지 온도 상승을 수행하는 단계를 포함하는 온도 상승 단계;
(C) 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다.
(9) 상기 (3)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로, 기판에 실행된 열처리는,
(A) 저온 열처리 단계로서 10분 내지 10시간 동안 600℃ 내지 750℃의 온도 에서 열처리를 수행하기 위한 단계;
(B) 저온 열처리 단계 이후에 온도 상승 단계로서 1 시간 내지 20 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지 온도 상승을 포함하는 단계;
(C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계;
(D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리를 수행하는 것을 포함하는 단계를 포함한다.
(10) 상기 (8) 혹은 (9)에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로,
기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속한다.
(11) 상기 (4) 내지 (9) 중 하나에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로,
기판 내의 탄소 농도는 2×1015 원자/cm3 내지 3×1016 원자/cm3의 범위에 속한다.
여기서, 본 발명에 있어서, 8면체 형상을 지닌 BMD는 도 2에 도시된 바와 같이 복수 개의 [111] 면들과 다른 면에 의해 둘러싸인 BMD를 의미한다. 일반적으로 도 2의 (1) 혹은 도 2의 (3)에 도시된 바와 같이 [111] 면의 8개의 면과 도 2의 (2)에 도시된 바와 같이 [111] 면과 함께 [100] 면에 의해 둘러싸인 1개의 면으로 이루어진 8면체 형상이 존재한다. [111] 면 혹은 [100] 면이 아닌 다른 면도 BMD 상에 나타날 수 있다.
웨이퍼에 존재하는 BMD의 형상은 8면체 형상에 더하여 평탄한 형상일 수 있으며, 플레이트 형상의 BMD는 도 2의 (4) 혹은 도 2의 (5)에 도시된 바와 같이 [100] 면과 다른 면들의 2개의 상대적으로 큰 면에 의해 둘러싸인 BMD이다. BMD의 내측은 도 2의 (5)에 도시된 바와 같이 수지상의 형상으로 형성될 수 있다. 도 3에 도시된 바와 같이, 8면체 형상과 플레이트 형상 사이의 차이에 있어서, [001] 방향으로부터 바라 본 [100] 방향과 [010] 방향의 크기 중 긴 것을 A로 표시하고 짧은 것을 B로 표시할 때, 1.5 이하의 A/B(이하에서는 "타원율"이라고 칭함)를 8면체로 정의하는 반면에 1.5를 초과하는 A/B는 플레이트 형상으로 정의한다. 실리콘 웨이퍼 내의 BMD 형상에 변형이 존재하기 때문에, 웨이퍼 내에 존재하는 BMD가 8면체 형상인지 플레이트 형상인지의 결정은, 웨이퍼 내의 상이한 위치에 존재하는 복수 개의 BMD의 A/B의 평균값(이하에서는 "평균 타원율"이라고 칭함)을 얻기 위해 그 A/B를 측정하고, 그 평균값이 1.5를 초과하는지의 여부를 결정함으로써 이루어질 수 있다. 상기 평균값이 1.5를 초과하면, BMD 둘레의 결정 격자에 인가된 스트레인은 변하기 때문에 슬립과 뒤틀림 발생을 억제하기 위한 최적의 BMD 크기 분포는 변하게 된다.
더욱이, 본 발명에서, BMD의 대각선 길이는 전술한 [100] 방향과 [010] 방향 중 더 긴 것(A)을 의미한다.
예정된 크기를 지닌 BMD의 밀도가 전술한 방법으로 제어되어 소자 제조 공정에서 슬립과 뒤틀림 모두의 발생이 현저하게 억제되고 강도 저하를 방지할 수 있으면서 DZ 층을 갖는, 본 발명에 따른 실리콘 웨이퍼는 큰 직경(통상 200mm 이상)을 갖고 양질의 소자를 제조할 수 있도록 해준다.
본 발명에 따른 실리콘 웨이퍼는 내부에 BMD를 구비하지 않는 미러 웨이퍼(mirror wafer)에 비해 슬립 전위와 뒤틀림의 발생이 감소하며, 높은 게더링 능력을 갖는다.
본 발명에 따른 실리콘 웨이퍼는 소자 제조 공정의 열처리에서 BMD 분포의 변화를 줄일 수 있고, 침입형 산소 농도가 5×1017 원자/cm3 이하이기 때문에 그 변화에 따른 슬립과 뒤틀림의 발생을 방지할 수 있다.
본 발명에 따른 제조 방법에 따라, 전술한 바와 같이 그렇게 우수한 특징을 지닌 본 발명의 실리콘 웨이퍼를 제조할 수 있다.
예정된 크기를 지닌 BMD의 밀도가 전술한 방법으로 제어되어 소자 제조 공정에서 슬립과 뒤틀림 모두의 발생이 현저하게 억제되고 강도 저하를 방지할 수 있으면서 DZ 층을 갖는 그러한 본 발명에 따른 실리콘 웨이퍼는 큰 직경(통상 200mm 이상)을 지니고 양질의 소자를 제조할 수 있도록 해준다. 본 발명에 따른 실리콘 웨이퍼는 내부에 BMD를 구비하지 않는 미러 웨이퍼(mirror wafer)에 비해 슬립 전위 와 뒤틀림의 발생이 감소하며, 높은 게더링 능력을 갖고, 소자 제조 공정의 열처리에서 BMD 분포의 변화를 줄일 수 있고, 침입형 산소 농도가 5×1017 원자/cm3 이하이기 때문에 그 변화에 따른 슬립과 뒤틀림의 발생을 방지할 수 있다. 본 발명에 따른 제조 방법에 따라 우수한 특징을 지닌 실리콘 웨이퍼를 제조할 수 있다.
이하에서, 본 발명은 실시예를 참조하여 보다 상세하게 설명될 것이다.
(실리콘 웨이퍼)
본 발명에 따른 실리콘 웨이퍼는 소자 제조 공정에서 슬립과 뒤틀림 모두의 발생이 현저하게 작은 양으로 억제될 수 있다는 것에 특징이 있다.
여기서, 본 발명에 의해 구현되는 웨이퍼의 크기(직경과 두께)와, 다양한 원소의 도프 처리의 유무는 특별하게 제한되지 않는다. 이러한 특징들은 요구되는 반도체 실리콘 웨이퍼의 종류에 따라 적절하게 선택될 수 있다.
본 발명의 실리콘 웨이퍼를 이용하여 제조된 반도체 소자는 특히 제한되지 않으며, 본 발명의 실리콘 웨이퍼는 다양한 반도체 소자를 제조하는 데 응용될 수 있다. 구체적으로 말하면, 본 발명의 실리콘 웨이퍼는 그 표면 상에 에피택셜 층으로 형성된 에피택셜 웨이퍼, 적층된 SOI 웨이퍼, 산소 분리 주입(SIMOX: Separation By Implanted Oxygen) 공정을 받은 SIMOX 웨이퍼, 혹은 그 표면 상에 SiGe 층이 형성된 SiGe 웨이퍼 등을 제조하기 위해 널리 응용될 수 있다.
본 발명의 실리콘 웨이퍼의 특징에 따르면, BMD의 형상이 플레이트 형상이거 나 8면체이거나 또는 플레이트 형상의 BMD와 8면체의 BMD가 존재하는 실리콘 웨이퍼에서, BMD의 대각선 길이가 10nm 내지 120nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 BMD의 형상이 플레이트 형상인 경우에 1×1011 /cm3 이상이며, BMD의 대각선 길이가 10nm 내지 50nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 BMD의 형상이 8면체 형상인 경우에 5×1011 /cm3 이상이다. 이것은 후술하는 바와 같이 본 발명자의 발견에 기초한 것이다.
다시 말해서, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 슬립 혹은 뒤틀림의 특징에 영향을 주며, 예정된 대각선 길이를 지닌 BMD가 예정된 밀도 이상의 높은 밀도에서 형성되는 실리콘 웨이퍼에서, 슬립의 발생은 일반적인 소자 제조 공정에서 현저하게 감소되고, 특히 발생된 슬립이 10mm 이하로 억제된다. 이로써, 소자 제조 공정에서 웨이퍼의 지지 부분에 슬립이 발생되더라도, 슬립이 실리콘 웨이퍼의 표면에 노출되는 것을 방지할 수 있으며, 그리고 웨이퍼의 에지 부분에 슬립이 발생되더라도, 슬립이 반도체 소자 제조 영역에 도달하는 것을 방지할 수 있어 소자에 불리한 영향이 미치는 것을 방지할 수 있다.
8면체 BMD의 대각선 길이가 10nm 미만이거나 혹은 8면체 BMD 밀도가 5×1011 /cm3 미만일 때, 혹은 플레이트 모양의 BMD의 대각선 길이가 10nm 미만이거나 혹은 8면체 BMD 밀도가 1×1011 /cm3 미만일 때, BMD는 슬립 전파에 관하여 충분한 장벽으로서의 역할을 하지 못한다. 슬립 전파에 대한 장벽으로서의 역할을 할 수 있는 BMD의 대각선 길이의 상한치는 존재하지 않지만, 실제 실리콘 웨이퍼에서 구현된 BMD 대각선 길이의 범위의 상한치는 후술하는 바와 같이 8면체 BMD의 경우에는 50nm이며, 플레이트 모양의 BMD의 경우에는 120nm이다. BMD가 고밀도로 존재할 때, 실질적으로 모든 고체 용액 산소는 BMD로서 침전하였다. 한편, BMD로서 침전하는 산소 원자의 수는 고체 용액으로서 CZ-Si에 용해된 산소 원자의 수를 초과하지 않으며, 따라서 고체 용액의 산소 농도의 상한치는 약 1×1018 원자/cm3 이하이다. BMD가 1×1011 /cm3 이상의 고밀도로 존재할 때, BMD로서 침전하는 산소 원자는 상한치에 달하고 거의 일정(밀도가 약 1×1018 원자/cm3)하다는 것을 알 수 있다. 이러한 상태에서, BMD의 대각선 길이가 증가함에 따라 BMD의 밀도는 낮아진다. 따라서, BMD의 대각선 길이가 50nm을 초과하도록 5×1011 /cm3의 밀도로 존재하는 8면체 BMD를 구현하는 것이 불가능하며, BMD의 대각선 길이가 120nm을 초과하도록 1×1011 /cm3의 밀도로 존재하는 플레이트 모양의 BMD를 구현하는 것도 불가능하다.
플레이트 형상의 BMD는 8면체 BMD의 슬립 전파에 대한 장벽 효과보다 더 강 한 효과를 지니기 때문에, 8면체보다 더 낮은 밀도에서라도 슬립 억제 효과를 발휘할 수 있다는 것을 예상할 수 있다.
고밀도에서 형성된 BMD가 플레이트 형상일 때, 이러한 범위의 대각선 길이를 지닌 BMD의 밀도가 1×1012 /cm3 이상이거나, 혹은 전체 BMD의 대각선 길이가 30nm 이상이고 BMD의 대각선 길이가 120nm 이하인 BMD의 밀도는 1×1011 /cm3 인 것이 바람직할 수 있다. 고밀도에서 형성된 BMD가 8면체 형상일 때, 이러한 범위의 대각선 길이를 지닌 BMD의 밀도가 1×1012 /cm3 이상이거나, 혹은 전체 BMD의 대각선 길이가 20nm 이상이고 BMD의 대각선 길이가 50nm 이하인 BMD의 밀도는 5×1011 /cm3 인 것이 바람직할 수 있다. 이로써, 일반적인 소자 제조 공정에서 발생된 슬립의 길이는 더 짧아지도록 억제될 수 있다(통상, 5mm 이하). 현세대의 소자에 있어서, 슬립의 길이가 10mm 이하로 억제될 때, 문제가 생기지 않는다. 그러나 50nm 이하의 전술한 설계 공식이 적용된 차세대 소자에서 소자 영역으로서 그 가장자리의 영역에서 소모되기 때문에, 슬립의 길이는 5mm 이하로 억제되는 것이 바람직하다.
전술한 특징에 추가하여, 본 발명의 실리콘 웨이퍼의 또 다른 특징은 BMD의 대각선 길이가 750nm 이상이고, 50㎛ 초과의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 플레이트 모양의 BMD의 밀도는 1×107 /cm3 이하이다. 이것은 후술하는 바와 같이 본 발명자의 발견에 기초한 것이다.
다시 말해서, 열응력이 웨이퍼에 영향을 미칠 때, 고밀도 전위는 시작점으로서 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 예정된 크기 이상을 지닌 BMD로부터 웨이퍼 내측에 쉽게 발생하기 때문에, 웨이퍼는 소성적으로 변형되고 뒤틀림이 초래된다. 이러한 BMD를 예정된 밀도(1×107/cm3) 이하로 감소시킴으로써, 일반적인 소자 제조 공정에서의 뒤틀림의 발생은 통상 20㎛ 이하로 현저하게 억제될 수 있다. 플레이트 형상의 BMD는 8면체 BMD보다 웨이퍼 내에 전위를 발생시키기 더 어렵다. 따라서, 예정된 크기 이상을 지닌 전술한 BMD는 플레이트 형상인 것이 바람직하다.
전술한 특징에 추가하여, 본 발명의 실리콘 웨이퍼의 또 다른 특징은 8면체 BMD의 대각선 길이가 300nm 이상이고, 50㎛ 초과의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×107 /cm3 이하이다. 이것은 후술하는 바와 같이 본 발명자의 발견에 기초한 것이다.
다시 말해서, 열응력이 웨이퍼에 영향을 미칠 때, 고밀도 전위는 시작점으로서 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 큰 크기를 갖는 BMD로부터 웨이퍼 내측에 쉽게 발생하기 때문에, 웨이퍼는 소성적으로 변형되고 뒤틀림이 야기된다. 특히, 그 대각선 길이가 큰 크기를 지닌 BMD의 300nm 이상인 BMD는 전위의 발생 근원으로서 쉽게 역할을 하기 때문에, 일반적인 소자 제조 공정에서의 뒤틀림의 발생은 이러한 BMD를 1×107 /cm3 이하로 감소시킴으로써 통상 20㎛ 이하로 현저하게 억제될 수 있다.
본 발명의 실리콘 웨이퍼에 있어서, 침입형 산소 농도의 평균값은 전술한 특징에 추가하여 감소하는 것이 더 바람직할 수 있다.
여기서, 침입형 산소 농도는 일반적으로 전체 실리콘 웨이퍼에 관하여 측정되고, BMD 층뿐만 아니라 DZ층이 측정 영역에 포함된다. 그러나, DZ층이 BMD 층보다 현저하게 얇기 때문에, 전체 실리콘 웨이퍼에 걸쳐 측정한 침입형 산소 농도는 BMD 층의 침입형 산소 농도와 동일하다는 것으로 고려될 수 있다.
침입형 산소 농도가 이러한 방식으로 전체 실리콘 웨이퍼에 걸쳐 특정화되는 이유는 전술한 최적의 BMD 분포(크기와 밀도)가 소자 제조 공정에서 열처리의 조건에 따라 침입형 산소의 침전으로 인해 변하고 슬립 혹은 뒤틀림이 이러한 변화로 인해 발생할 수 있다는 본 발명자의 예기치 못한 발견에 기초한 것이다.
상기 목적을 달성하기 위해 침입형 산소 농도는 5×1017 원자/cm3 인 것이 바람직하다. 다른 한편, 침입형 산소 농도의 하한치는 약 2×1017 원자/cm3 이다. 이것은 상당히 장시간 동안 저온에서의 열처리를 구현하기 어렵기 때문이며, 이는 하한치를 넘어서 침입형 산소 농도를 더 감소시키기 위해 열처리가 필요하기 때문이다.
전술한 BMD 크기 분포와 침입형 산소 농도는 전체 웨이퍼 표면에 걸쳐 구현되지만, 이들은 웨이퍼의 응용에 따라 전체 웨이퍼 표면의 부분 영역 상에서 구현할 수 있는 것이 바람직하다. 예컨대, 웨이퍼의 에지 부분으로부터 도입된 통상의 슬립만을 방지하기 위해, 전술한 BMD 크기 분포와 침입형 산소 농도가 웨이퍼 반경의 80% 이상만큼 웨이퍼의 중심으로부터 간격을 두는 영역에서 구현되는 것만을 필요로 한다. 이는, 웨이퍼의 에지 부분으로부터 도입된 슬립이 많은 경우에 80% 이상만큼 웨이퍼 중심으로부터 간격을 두는 영역에서 주로 발생하기 때문이다. 웨이퍼의 통상의 뒤틀림만을 방지하기 위해, 전술한 BMD 크기 분포와 침입형 산소 농도가 웨이퍼 반경의 80% 미만만큼 내측에 위치한 영역에서 구현되는 것만을 단지 필요로 한다. 이는, 뒤틀림을 유발하는 웨이퍼의 내측의 통상의 고밀도 전위가 웨이퍼 반경의 80% 이하 내측에 위치한 영역에서 발생하기 때문이다.
본 발명의 실리콘 웨이퍼는 소자 제조 공정에서 발생한 슬립 및 뒤틀림이 작다는 사실에 관하여 현저하게 우수하다. 더 상세하게는, 본 발명에 따른 실리콘 웨이퍼, 특히, BMD가 전술한 방법으로 제어되고 그것의 침입형 산소 농도가 감소한 실리콘 웨이퍼는, 아래의 열처리에서조차 발생된 슬립의 길이가 현저하게 짧다는 것을 특징으로 한다(통상적으로, 슬립의 길이는 10mm 이하이고, 열처리 이후 웨이퍼의 뒤틀림 양은 20㎛ 이하이다).
다시 말해서, 소자 제조 공정에서 슬립 혹은 뒤틀림의 발생에 대한 저항을 평가하기 위한 열처리로서, 700℃ 내지 1100℃의 온도 대역의 온도가 30℃/초 이상의 온도 상승 속도에서 상승/하강하고 상승된 온도가 1100℃ 이상의 온도로 유지되는 열처리가 존재한다.
이러한 열처리는 슬립 혹은 뒤틀림이 쉽게 일어나고 열응력이 실제로 최대가 되는 온도 대역에서 행해지며, 일반적인 소자 제조 공정 전부에서 슬립과 뒤틀림의 발생이 현저하게 감소하는 실리콘 웨이퍼가 온도 상승 및 하강 속도에서의 온도 범위 내에서 전위의 발생을 방지함으로써 얻어진다고 말할 수 있다.
BMD의 형상의 측정에 있어서, 전술한 BMD의 대각선 길이와 수는 통상의 공지된 측정 방법에 의해 수행될 수 있다. 더 상세하게는, 이러한 측정은 투과 전자 현미경(이하에서 "TEM" 이라 칭함)과 광학 침전 프로파일러(Optical Precipitate Profiler; 이하에서 "OPP" 라 칭함)를 이용한 측정을 포함한다.
웨이퍼의 슬립 전위의 측정, 뒤틀림 양의 측정 및 평가 방법과 관련한 한계는 존재하지 않으며, 이들은 통상의 공지된 방법을 이용함으로써 측정될 수 있다. 더 상세하게는, 슬립 전위의 측정을 위해 X-레이 표면 정밀 사진을 이용할 수 있고, 뒤틀림 양은 NIDEK 코포레이션에서 제작한 RT-90A 등을 이용하여 관찰을 행함으로써 평가될 수 있다.
또한, 침입형 산소 농도를 측정하기 위해 푸리에 변환 적외선 흡수 분광술(FTIR)을 이용할 수 있다.
(실리콘 웨이퍼의 제조 방법)
본 발명에 따른 실리콘 웨이퍼는 전술한 특징을 갖는다. 따라서 이러한 특징을 지닌 실리콘 웨이퍼를 제조하기 위한 임의의 방법은 제한 없이 채택될 수 있다. 특히, 전술한 특징을 지닌 실리콘 웨이퍼는 단결정 성장 조건(결정 인상 속도, 결정 냉각 속도, 도가니 회전, 가스 흐름 등) 혹은 열처리 조건(열처리 온도, 시간, 온도 상승/하강 등)을 적절하게 제어함으로써 제조될 수 있다.
본 발명은 특히 순차적인 방식으로 기판에 열처리를 수행하는 것이 바람직하 다.
여기서, 용어 "기판(substrate)"은 열처리가 가해지기 이전의 실리콘 웨이퍼를 의미하며, 이 기판은 열처리를 제외하고 단결정 잉곳으로부터 슬라이싱 처리되고 모따기 단계와 같은 단계가 적절하게 가해진 기판을 포함한다.
크기(직경, 두께 등)에 대한 특별한 제한이나 다양한 원소의 도프의 존재/부재에 관한 제한은 없으며, 이들 요인들은 실리콘 웨이퍼의 요구되는 종류와 성능에 따라 선택될 수 있다.
본 발명에 있어서, BMD의 형상이 8면체 형상인 실리콘 웨이퍼를 제조할 때, 전술한 열처리는 (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계; (B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 1000℃까지의 온도 상승 단계를 포함하는 온도 상승 단계; 및 (C) 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다. BMD의 형상이 플레이트 형상인 실리콘 웨이퍼를 제조할 때, 보다 양호하게는, 전술한 열처리는 (A) 10분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계; (B) 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 1000℃까지의 온도 상승 단계를 포함하는 온도 상승 단계; (C) 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다. 플레이트 형상의 BMD와 8면체 BMD가 혼합된 방식으로 포함되어 있는 실리콘 웨이퍼를 제조할 때, 전술한 열처리는, (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실 행된 저온 열처리 단계; (B) 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 1000℃까지의 온도 상승 단계를 포함하는 온도 상승 단계; 및 (C) 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함한다.
상기 단계 (A)에서, 열처리의 온도가 600℃ 미만일 때, 산소의 확산은 충분하게 발생하지 않기 때문에, BMD 형성을 충분하게 달성할 수 없으며, 이는 바람직하지 못하다. 다른 한편으로, 온도가 750℃를 초과하더라도, BMD 최적화는 결코 영향을 받지 못하고, 이는 바람직하기 못한 낭비를 초래한다. 열처리를 위한 시간 주기 짧을 때, BMD 핵 형성을 위한 시간은 불충분하며, BMD 밀도는 예정된 밀도 혹은 그 이상에 달하지 못하며, 이는 바람직하지 못하다(열처리 시간이 10분 미만일 때, BMD 밀도는 1×1011 /cm3 미만으로 되고, 열처리 시간이 30분 미만일 때, BMD 밀도는 5×1011 /cm3 미만으로 된다). 더욱이, 열처리 시간이 10시간을 초과할 때, 생산성이 저하되고, 이는 바람직하지 못하다.
단계 (B)는 그 대각선의 길이가 5nm 이상인 BMD의 밀도를 예정된 밀도(BMD가 플레이트 형상일 때의 밀도는 1×1011 /cm3이고, BMD가 8면체일 때의 밀도는 5×1011 /cm3)로 변화시키고, 침입형 산소 농도를 온도가 1000℃로 상승하게 되는 단계에서 5×1017 원자/cm3 이하로 변화시키기 위해 수행된다. 대각선 길이가 5nm 미만일 때, BMD는 감소하고 후속하는 고온 열처리 단계 (C)에서 사라지기 때문에, 후속하는 고 온 열처리가 가해진 이후의 실리콘 웨이퍼의 BMD 밀도는 예정된 밀도 미만일 수 있으며, 이는 바람직하지 못하다. 대각선 길이가 5nm 이상인 BMD의 밀도가 예정된 밀도보다 작을 때, 후속하는 고온 열처리가 실행된 이후의 실리콘 웨이퍼의 BMD 밀도는 예정된 밀도 미만이 될 수 있으며, 이는 바람직하지 못하다. 침입형 산소 농도가 5×1017 원자/cm3을 초과할 때, 침입형 산소 농도는 후속하는 고온 열처리를 받은 이후 실리콘 웨이퍼에서조차 5×1017 원자/cm3을 초과하거나, BMD의 형상이 플레이트 형상이고 BMD의 대각선 길이가 750mm 이상인 BMD 밀도는 1×107 /cm3을 초과하며, 이는 바람직하지 못하다. 이는 침입형 산소가 고온 열처리 단계 (C)에서 외부로 확산되는 동안 실리콘 웨이퍼의 침입형 산소가 BMD에서 증강하기 때문일 것이다. 이러한 단계 (B)에서, 온도 상승 속도가 0.1℃/분 미만일 때, 안정된 온도 상승 속도는 열처리 노에서의 제어의 관점에서 안정될 수 없으며, 이는 바람직하지 못하다. 온도 상승 속도가 1℃/분을 초과할 때, 상기 단계 (A)에서 형성된 BMD는 온도 상승 동안 사라지기 때문에, BMD 밀도는 온도가 1000℃까지 상승하게 되는 단계에서 5×1011 원자/cm3 미만으로 되며, 이는 바람직하지 못하다. 0.1℃/분 내지 1℃/분의 온도 상승 속도에서 온도 상승을 실행하는 단계는 5시간 미만 동안 실행되며, 단계 (A)에서 형성된 BMD는 온도 상승 동안 사라지기 때문에 BMD 밀도는 온도가 1000℃까지 상승한 상태에서 예정된 밀도(BMD가 플레이트 형상일 때의 밀도는 1×1011 원자/cm3이고, BMD가 8면체일 때의 밀도는 5×1011 원자/cm3) 미만으로 되며, 이는 바람직하지 못하다. 온도 상승 단계가 50 시간을 초과할 때, 생산성은 극히 저하되며, 이는 바람직하지 못하다. 침입형 산소의 확산 길이가 5㎛ 미만일 때, 온도가 1000℃까지 상승한 단계에서의 침입형 산소 농도는 5×1017 원자/cm3을 초과하며, 이는 바람직하지 못하다.
온도가 1000℃ 까지 상승한 단계에서 BMD 밀도와 침입형 산소 농도의 측정은 열처리 단계 (B)가 완료된 단계에서 실리콘 웨이퍼를 노로부터 신속하게 인상하고 웨이퍼의 온도를 실온까지 강하한 이후에 실행될 수 있다. 이러한 시기에서의 강하 속도는 통상의 배치 타입의 수직형 노에서 실현될 수 있는 범위 내에서의 강하 속도일 수 있다.
더욱이, 단계 (C)는 침입형 산소를 외측으로 확산시키고 DZ 층을 형성하기 위한 단계이다. 이러한 단계에서, 온도가 1000℃ 미만일 때, 침입형 산소의 외측으로의 확산을 위해 장시간을 필요로 하며, 이는 생산성의 관점에서 볼 때 바람직하지 못하다. 온도가 1250℃를 초과할 때, 어닐링 노의 저하는 가속되며 이는 바람직하지 못하다. 침입형 산소의 확산 길이는 이러한 단계에서의 온도와 시간을 기초하여 계산된 숫자상의 값이며, 특히 아래의 수학식 1에 따라 얻을 수 있다.
침입형 산소의 확산 길이(㎛) = 2 × 104 × (D × 시간(초))0.5
여기서, D(cm2/초) = 0.17 × exp(-2.53÷8.62 × 10-5÷온도(K))
따라서, 5㎛ 이상의 폭과 같이 넓은 DZ 층을 형성하기 위해 침입형 산소의 확산 길이가 20㎛ 이상이 되는 열처리가 바람직하다.
침입형 산소의 확산 길이가 30㎛ 미만일 때, 고온 열처리 단계(C)가 완료된 이후의 BMD 형상은 플레이트 형상으로 되는 반면, 침입형 산소의 확산 길이가 30㎛ 이상일 때 BMD 형상은 8면체가 된다. 부수적으로, 침입형 산소의 확산 길이가 30㎛ 이상일 때라도, 상대적으로 큰 크기를 지닌 BMD의 형상은 예컨대, 후술하는 바와 같이 질소를 첨가함으로써 플레이트 형상으로 형성될 수 있다. 침입형 산소의 확산 길이가 40㎛를 초과하는 이러한 고온 열처리는 과도한 시간을 필요로 하기 때문에, 생산성 저하를 초래하며, 이는 바람직하지 못하다.
특히, 통상의 온도 상승 속도가 바람직하게 이용될 수 있는 단계 (B) 내지 단계(C)에서의 온도 상승과 관련한 한계가 없다. 가장 일반적인 온도 상승 속도는 1℃/분 내지 10℃/분의 범위이다.
본 발명에 있어서, BMD의 형상이 8면체 형상인 실리콘 웨이퍼를 제조할 때, 전술한 열처리는 (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계; (B) 1 시간 내지 10 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 800℃까지의 온도 상승 단계를 포함하는 온도 상승 단계; (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및 (D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000 ℃ 내지 1250℃의 온도에서 열처리의 수행을 포함하는 단계를 포함한다. BMD의 형상이 플레이트 형상인 실리콘 웨이퍼를 제조할 때, 전술한 열처리는 (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계; (B) 1 시간 내지 10 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승을 포함하는 온도 상승 단계와; (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및 (D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리를 수행하는 것을 포함하는 단계를 포함한다. 플레이트 형상의 BMD와 8면체 BMD가 혼합된 방식으로 포함되어 있는 실리콘 웨이퍼를 제조할 때, 전술한 열처리는 (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계; (B) 1 시간 내지 10 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 800℃까지의 온도 상승 단계를 포함하는 온도 상승 단계; (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및 (D) 600℃ 내지 800℃ 사이의 노 온도에서 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에 서 열처리를 수행하는 것을 포함하는 단계를 포함한다.
상기 단계(C)에 뽑아내기 단계를 추가하는 이유는, 2개의 노가 존재할 경우, 열처리 단계 (A) 및 (B)와 열처리 단계(D)는 생산성을 증대시키도록 개별적으로 수행되어야 하기 때문이다. 이러한 경우, 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승 단계(B)에서 예정된 BMD 밀도보다 더 높은 밀도를 얻기에 충분하다(플레이트 형상 : 1×1011 원자/cm3, 8면체의 형상 : 5×1011 원자/cm3). 열처리 공정이 분할될 때, 800℃보다 더 높게 온도를 상승할 필요가 없게 된다. 상기 단계 (C) 동안, 단계 (C) 이후에 형성되는 BMD는 단계 (D)에서 수축 혹은 사라지지 않도록 변했다는 것으로 고려된다. 따라서 연속적으로 처리된 것과 같이 0.1℃/분 내지 1℃/분의 상승 속도에서 1000℃까지 상승하는 것이 필요 없게 된다.
이러한 단계 (B)에서, 온도 상승 속도가 0.1℃/분 미만일 때, 안정된 온도 상승 속도는 열처리 노에서의 제어의 관점에서 안정될 수 없으며, 이는 바람직하지 못하다. 온도 상승 속도가 1℃/분을 초과할 때, 상기 단계 (A)에서 형성된 BMD는 온도 상승 동안 사라진다. 시간 주기가 1시간 미만일 때, 상기 단계 (A)에서 형성된 BMD는 온도 상승 동안 사라지며, 이는 바람직하지 못하다. 온도 상승 단계가 10 시간을 초과할 때 생산성이 저하되며, 이는 바람직하지 못하다.
이러한 단계에서, 온도가 800℃ 미민일 때, BMD는 사라진다.
이러한 단계 (C)에서, 종래의 노에 이용되는 1℃/분 내지 10℃/분 범위의 온도 상승 속도에서 온도를 하강시키는 것이 바람직하며, 히터 수명을 단축시키기 때 문에 600℃ 미만의 노 온도에서 노로부터 기판을 끄집어내는 것은 바람직하지 못하다.
노의 재료를 저하시키기 때문에 800℃ 초과의 노 온도에서 노로부터 기판을 끄집어내는 것은 바람직하지 못하다.
단계 (D)에서, 600℃ 미만 혹은 800℃ 초과의 노 온도에서 노 내측에 기판을 가져가는 것은 단계 (C)와 동일한 이유로 바람직하지 못하다.
1000℃까지의 온도 상승 속도는 종래의 노 내에 이용되는 1℃/분 내지 10℃/분의 범위에 속한다.
온도 하강 속도와 관련한 제한은 존재하지 않는다.
전술한 일련의 열처리에 이용된 장치에 관하여 특별한 제한이 존재하지 않으며, 종래의 공지된 장치를 이용하는 것이 바람직하다. 특히, 이러한 장치는 통상의 배치 타입의 수직형 노, 산소 정화 기능을 갖는 배치 타입의 수직형 노 등이 될 수 있다.
본 발명의 제조 방법에 있어서, 기판이 질소를 포함하는 것이 바람직하다. 이것은 기판이 질소를 함유하는 사실에 기인하여 뒤틀림이 작은 양(통상 15㎛ 이하)으로 더 억제되기 때문이다. 따라서, 고성능의 소자를 제조하는 것은 뒤틀림을 더 억제시킴으로써 가능해질 수 있다.
이러한 목적을 위해 추가된 질소의 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 있는 것이 바람직하다. 농도가 이러한 범위를 초과할 때, 다결정 화가 발생하여 수득율이 더 저하될 수 있으며, 이는 바람직하지 못하다.
더욱이, 질소가 이러한 농도 범위 내에 첨가될 때, 상대적으로 큰 크기를 지닌 BMD의 형상은 침입형 산소의 확산 길이가 예컨대, 1100℃ 이상의 온도 범위에서 30㎛ 이상이 되는 상대적으로 높은 온도의 열처리에서조차 플레이트 형상으로 형성될 수 있기 때문에, 뒤틀림을 야기하는 전위의 발생 가능성은 감소된다. 부수적으로, 이 경우, BMD의 크기가 상대적으로 작고 고밀도로 제공되는 BMD의 형상은 8면체이다. 질소에 의해 BMD 형상에 부여된 효과는 이러한 고밀도 BMD에 작용하기 어렵다는 것으로 간주된다.
예컨대, 7㎛ 이상의 두께를 지닌 DZ 층을 갖는 실리콘 웨이퍼를 제조할 때, 침입형 산소의 확산 길이가 1100℃ 온도 범위에서 30㎛ 이상이 되는 열처리를 행하는 것이 필요하다. 이러한 경우, 예정된 크기 이상을 갖는 BMD의 형상을 질소를 첨가함으로써 플레이트 형상으로 형성하는 것이 뒤틀림을 감소시키는데 효과적이다.
본 발명의 제조 방법에 있어서, 기판이 탄소를 함유하는 것이 바람직하다. 그 이유는, 상대적으로 높은 밀도를 갖는 BMD가 단계 (A)에서 수행된 저온 열처리가 단시간 동안 상대적으로 낮은 온도에서 수행되더라도 형성될 수 있는 효과가 기판이 탄소를 함유하는 사실에 기인하여 얻어질 수 있기 때문이다.
이러한 목적을 위해 추가된 탄소의 농도는 2×1015 원자/cm3 내지 3×1016 원자/cm3의 범위에 있는 것이 바람직하다. 탄소가 이러한 범위를 초과하는 양으로 첨 가될 때, 열처리 이후 침입형 산소는 증가하게 되며, 이는 바람직하지 못하다. 그 이유는 불명확하지만, 침입형 산소는 탄소에 의해 BMD로 동시에 생기는 것을 방해할 수 있다.
부수적으로, 기판에 질소 혹은 탄소를 첨가하기 위한 방법에 관하여서는 특별한 제한은 없으며, 종래에 공지된 방법을 바람직하게 이용할 수 있다. 더 상세하게는, 질소를 첨가하기 위한 방법에 있어서, 질소 필름을 갖는 기판은 단결정을 인상하기 위해 첨가되어 용해되므로, 얻어지게 될 기판 내의 질소 농도를 조절할 수 있다. 탄소 첨가를 위한 방법에 있어서, 탄소 분말은 인상하기 위해 첨가되어 용해되므로, 얻어지게 될 기판 내의 탄소 농도를 조절할 수 있다.
기판에 함유된 질소, 탄소 및 산소의 농도를 측정하는 방법에 관하여서는 특별한 제한은 없으며, 이들은 종래의 공지된 방법에 의해 바람직하게 측정될 수 있다. 더 상세하게는, 질화물 농도는 이차 이온 질량 분광계(SIMS)를 이용함으로써 측정될 수 있다. 산소와 탄소 농도의 측정과 관련하여, 측정은 적외선 흡수 분광 광도법에 의해 실행되고, 상기 농도는 환산 계수로서 사용된 JEITA(일본 전자 및 정보 기술 연구소 협회)의 값으로부터 얻을 수 있다.
본 발명은 아래의 실시예들을 참조하여 보다 구체적으로 설명될 것이지만, 이들 실시예에만 한정되는 것은 아니다.
(어닐링된 웨이퍼와 에피택셜 웨이퍼를 제조하기 위한 방법)
다양한 조건(웨이퍼 직경, 전도 타입, 산소 농도, 질소 농도, 및 탄소 농도) 하에서 단결정 잉곳을 제조하였고, 각각 단결정 잉곳의 직선형 배럴 부분의 동일한 위치를 와이어 톱을 이용하여 절단하였고, 절단된 잉곳에 미러 마무리 공정을 적용함으로써 얻은 725㎛ 내지 750㎛의 두께 치수를 지닌 기판을 기판으로 정의하였다. 이렇게 획득한 기판을 배치 타입의 수직형 열처리 노에 넣었고, 아르곤 분위기 하에서 동일한 노 내에서 기판에 제1 열처리(A 및 B)와 제2 열처리(C)를 행하였다. 각각의 열처리의 조건은 1) 내지 6)에 도시된 바와 같다. 이러한 방식으로 어닐링된 웨이퍼와 에피택셜 웨이퍼를 제조하였다. 부수적으로, 실시예들에 있어서, 열처리가 가해졌고 아래의 조건 1) 내지 6)을 만족하는 웨이퍼를 "어닐링된 웨이퍼(annealed wafer)"라고 정의하고, 에피택셜 층이 그 위에 증착되어 있고 조건 2)와 조건 4)를 만족하는 웨이퍼를 "에피택셜 웨이퍼"라고 정의한다. 각각의 열처리에서 침입형 산소의 확산 길이는 제2 열처리의 온도 패턴에 따라 온도와 시간에 대해 전술한 수학식 1을 적분함으로써 얻었다. 각 실시예와 비교예에 대한 열처리 조건은 다음과 같다. 증기 성장 장치에서 5㎛의 두께까지 어닐링된 웨이퍼의 표면 상에 에피택셜 층을 증착시킴으로써 에피택셜 층의 증착을 실행하였다.
<표 1>
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후 1℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 : 5℃/분의 온도 상승 속도로 1000℃에서 1100℃로 온도를 상승시키고, 웨이퍼를 4시간 동안 1100℃의 온도로 유지
온도 냉각 단계 : 1℃/분 내지 5℃/분의 온도 냉각 속도로 1100℃에서 700℃의 온도로 냉각
<표 2>
표 1에 제시된 열처리 이후 에피택셜 층 증착
<표 3>
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후 1℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 : 5℃/분의 온도 상승 속도로 1000℃에서 1100℃로 온도를 상승시키고, 1℃/분의 온도 상승 속도로 1100℃에서 1200℃로 온도를 상승시켜 기판을 1시간 동안 1200℃의 온도로 유지
온도 냉각 단계 : 1℃/분 내지 5℃/분의 온도 냉각 속도로 1100℃에서 700℃의 온도로 냉각
<표 4>
표 3에 제시된 열처리 이후 에피택셜 층 증착
<표 5>
표 3에 제시된 열처리와 동일
<표 6>
표 5에 제시된 열처리 이후 에피택셜 층 증착
<표 7>
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후 1℃/분의 온도 하강 속도로 700℃에서 800℃로 온도를 상승시키고, 2℃/분의 온도 상승 속도로 800℃에서 700℃로 온도를 하강시키며, 웨이퍼를 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 : 700℃의 온도에서 웨이퍼를 삽입하고, 5℃/분의 온도 상승 속도로 700℃에서 1100℃로 온도를 상승시켜 웨이퍼를 4시간 동안 1100℃의 온도로 유지
온도 하강 단계 : 1℃/분 내지 5℃/분의 온도 하강 속도로 1100℃에서 700℃까지 온도 하강
<표 8>
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후 0.5℃/분의 온도 상승 속도로 700℃에서 800℃로 온도를 상승시키고, 2℃/분의 온도 상승 속도로 800℃에서 700℃로 온도를 하강시키며, 기판을 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 : 700℃의 온도에서 웨이퍼를 삽입하고, 5℃/분의 온도 상승 속도로 700℃에서 1100℃로 온도를 상승시키며, 1℃/분의 온도 상승/하강 속도로 1000℃ 내지 1200℃ 사이에서 온도를 상승/하강시키고, 기판을 1시간 동안 1200℃의 온도로 유지
온도 하강 단계 : 1℃/분 내지 5℃/분의 온도 냉각 속도로 1200℃에서 700℃까지 온도 하강
<표 9>
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후, 0.5℃/분의 온도 상승 속도로 700℃에서 800℃로 온도를 상승시키고, 2℃/분의 온도 상승 속도로 800℃에서 700℃로 온도를 하강시키며, 기판을 700℃의 온도에서 노로부터 끄집어내고, 기판을 실온까지 냉각
제2 열처리 : 700℃의 온도에서 기판을 삽입하고, 5℃/분의 온도 상승 속도로 700℃에서 1100℃로 온도를 상승시키며, 1℃/분의 속도로 1000℃에서 1200℃로 온도를 상승시키고, 웨이퍼를 1시간 동안 1200℃의 온도로 유지
온도 하강 단계 : 1℃/분 내지 5℃/분의 온도 냉각 속도로 1200℃에서 700℃까지 온도 하강
<표 10>
비교예 1
제1 열처리 : 800℃의 온도에서 4시간 동안의 열처리 후, 1℃/분의 온도 상승 속도로 800℃에서 1000℃로 온도 상승
제2 열처리 및 온도 하강 단계 : 표 1의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
비교예 2
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후 3℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 및 온도 하강 단계 : 표 1의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
비교예 3
제1 열처리 : 700℃의 온도에서 30분 동안의 열처리 후 3℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 : 5℃/분의 속도로 1000℃에서 1100℃로 온도를 상승시키고 웨이퍼를 1시간 동안 1100℃의 온도로 유지
온도 하강 단계: 1℃/분 내지 5℃/분의 온도 하강 속도로 1100℃에서 700℃까지 온도 하강
온도 하강 단계 : 표 1의 실시예에 제시된 온도 하강 단계와 동일
<표 11>
비교예 4
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후 3℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 및 온도 하강 단계 : 표 3의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
<표 12>
비교예 5
제1 열처리 : 800℃의 온도에서 4시간 동안의 열처리 후 1℃/분의 온도 상승 속도로 800℃에서 1000℃로 온도 상승
제2 열처리 및 온도 하강 단계 : 표 3의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
비교예 6
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후 3℃/분의 온도 상승 속도로 700℃에서 1000℃로 온도 상승
제2 열처리 및 온도 하강 단계 : 표 3의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
<표 13>
비교예 7
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후, 0.5℃/분의 온도 상승 속도로 700℃에서 750℃로 온도를 상승시키고, 2℃/분의 온도 하강 속도로 750℃에서 700℃로 온도를 하강시키며, 웨이퍼를 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 및 온도 하강 단계 : 표 7의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
비교예 8
제1 열처리 : 700℃의 온도에서 1시간 동안의 열처리 후, 2℃/분의 온도 상승 속도로 700℃에서 800℃로 온도를 상승시키고, 2℃/분의 온도 하강 속도로 800℃에서 700℃로 온도를 하강시키며, 웨이퍼를 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 및 온도 하강 단계 : 표 7의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
비교예 9
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후 2℃/분의 온도 상승 속도로 700℃에서 800℃로 온도를 상승시키고, 2℃/분의 온도 하강 속도로 800℃에서 700℃로 온도를 하강시키며, 웨이퍼를 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 및 온도 하강 단계 : 표 8의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
부분적인 열처리
제1 열처리 : 700℃의 온도에서 4시간 동안의 열처리 후 0.5℃/분의 온도 상승 속도로 700℃에서 750℃로 온도를 상승시키고, 2℃/분의 온도 하강 속도로 750℃에서 700℃로 온도를 하강시키며, 웨이퍼를 700℃의 온도에서 노로부터 끄집어내고, 웨이퍼를 실온까지 냉각
제2 열처리 및 온도 하강 단계 : 표 9의 실시예에 제시된 제2 열처리 및 온도 하강 단계와 동일
1000℃의 온도인 단계에서 BMD 밀도와 침입형 산소 농도를 조사하기 위해, 동일한 조건 하에서 제조한 기판을 배치 타입의 수직형 열처리 노에 넣었고, 단지 제1 열처리를 행한 이후에 노에서 인상된 웨이퍼를 연속 열처리로 준비한 반면에, 제2 열처리에서 1000℃까지 온도 상승을 행한 후 1000℃의 온도에서 노로부터 인상된 웨이퍼가 부분적인 열처리의 경우에 준비되었다.
(어닐링된 웨이퍼와 에피택셜 웨이퍼의 측정 및 평가)
아래의 (1), (2), (3) 및 (5)에 관하여 전술한 제조 조건 하에서 얻은 어닐링된 웨이퍼와 에피택셜 웨이퍼의 측정 및 평가를 실행하였다. 질소를 첨가한 웨 이퍼에 관하여, (4)에서 질소 농도를 또한 측정하였다. 단지 제1 열처리를 실행한 웨이퍼에 관하여, (2)와 (3)을 또한 실행하였다(그 결과를 표 2에 표시함). (1)과 (2)의 측정을 위해 이용된 샘플들 중 TEM 샘플을, 각각의 웨이퍼를 정밀한 연마 머신에 의해 예정된 깊이(50㎛, 100㎛, 300㎛)로 연마시킴으로써, 각 웨이퍼의 중심부의 두 부분과 웨이퍼의 에지로부터 10mm만큼 간격을 둔 부분으로부터 수집하였다. OPP를 사용함으로써 예정된 깊이(50㎛, 100㎛, 300㎛)와 예정된 위치(중심, 웨이퍼의 에지로부터 10mm만큼 이격된 위치)에 초점을 설정하는 단계에서 측정을 행하였다.
(1) BMD 형상의 결정 : OPP의 스캐닝 방향을 <110> 방향과 <100> 방향 사이에서 변경시키는 동안 동일한 측정 샘플을 2회 측정함으로써 얻은 신호 강도의 비율로부터 BMD 타원율을 결정하였다. 다시 말해서, 신호 강도와 BMD 타원율의 비율 관계를 사전에 조사하였고, 타원율은 신호 강도의 비율로부터 얻었다. 또한 TEM에 의해 측정을 행하고, [001] 방향으로부터 본 현미경으로부터 타원율이 측정되었고 얻어졌다. BMD 형상이 이들 결과로부터 결정되었다. 부수적으로, 각 샘플에 대해 적어도 10개의 BMD를 측정하였고, 이로써 얻어진 각 샘플들의 모든 타원율의 평균을 구함으로써 평균 타원율을 구하였고, 평균 타원율이 1.5를 초과하는지의 여부를 기초하여 BMD 형상이 결정되었다.
(2) BMD 대각선 길이와 밀도 : 각 샘플에 관하여, OPP와 TEM을 이용으로써 BMD 대각선 길이와 밀도를 얻었다. 아래의 1)과 2)의 방법에 의해 얻은 BMD의 관측 결과로부터, 예정된 대각선 길이를 지닌 BMD의 밀도를 얻었다. 부수적으로, 예 정된 대각선 길이를 갖는 BMD의 밀도로서, 3개의 지점에서의 값의 평균값을 채택하였다.
1) OPP를 이용한 측정 : BMD에 기인한 투과 레이저의 전기적인 신호-프로세싱 상 차이에 의해 얻은 신호 강도를 AXENT Technologies Inc.에서 제작한 OPP를 이용하여 측정하였다. 교정 곡선(calibration curve)은 다음과 같다.
8면체의 BMD 대각선 길이(nm) = 153 × (OPP 신호)0.43
플레이트 형상의 BMD 대각선 길이(nm) = 344 × (OPP 신호)0.52
공지의 대각선 길이를 갖는 BMD는 OPP를 사용하여 측정하였고, 신호 강도와 BMD 크기 사이의 관계를 보여주는 교정 곡선을 사전에 준비하였다. 교정 곡선을 사용하여 신호 강도로부터 BMD의 대각선 길이를 얻었다. 부수적으로, 대각선 길이를 얻었을 때, 고스트 신호 제거 프로세싱(K. Nakai의 Review of Scientific Instruments, 제69권 제3283면(1998년판))을 행하였다. 80m 이상의 대각선 길이를 갖는 BMD를 측정할 수 있었던 감도로 검출 강도를 설정하였다.
2) TEM을 이용한 측정 : 측정에 의해 얻은 현미경 이미지로부터 예정된 대각선 길이를 갖는 BMD의 밀도를 구하였다. 부수적으로, 시계 내에서 관측한 BMD의 수와 관측한 영역과 일치하는 샘플의 체적으로부터 밀도를 구하였다.
(3) 어닐링된 웨이퍼와 에피택셜 웨이퍼의 침입형 산소 농도 :
어닐링된 웨이퍼와 에피택셜 웨이퍼의 침입형 산소 농도를 적외선 흡수 분광 광도법을 사용하여 측정하였고, 환산 계수로서 사용된 JEITA(일본 전자 및 정보 기 술 연구소 협회)의 값을 사용하였다.
(4) 어닐링된 웨이퍼와 에피택셜 웨이퍼의 질소 농도 :
어닐링된 웨이퍼와 에피택셜 웨이퍼로부터 샘플을 선택하고, 웨이퍼의 표면의 확산층 외측으로 질소를 제거하기 위해 20㎛ 이내의 폴리싱을 웨이퍼에 행한 다음, SIMS를 사용하여 웨이퍼 내의 질소 농도를 측정하였다.
(5) 어닐링된 웨이퍼와 에피택셜 웨이퍼의 슬립 길이와 뒤틀림 저항 평가 :
어닐링된 웨이퍼와 에피택셜 웨이퍼에 아래의 (5)-A를 수행한 후, (5)-B를 10회 반복한 열처리(이하에서는 "가상 디바이스 프로세스 열처리"라고 칭함)를 행하였다. 열처리 이전과 열처리 이후의 어닐링된 웨이퍼와 에피택셜 웨이퍼의 뒤틀림을 NIDEK 코포레이션에서 제작한 RT-90A를 사용하여 측정하였다. 열처리 이후의 어닐링된 웨이퍼를 X-레이 표면 정밀 사진을 사용함으로써 관찰하였고, 관측한 슬립 길이의 최대 길이를 대표값으로 정의하였다.
(5)-A : 수직형 노를 이용한 열처리
(Ⅰ) : 780℃에서 3시간
(Ⅱ) : 추가적으로, 1000℃에서 8시간
부수적으로, 삽입과 인상을 700℃의 온도에서 행하였고, 모든 온도 상승/하강 속도를 5℃/분으로 하였으며, 모든 열처리는 아르곤 분위기 하에서 실행하였다.
(5)-B : RTA를 이용한 열처리
삽입 : 실온
온도 상승 속도 : 50℃/분
유지 : 1100℃에서 1분
온도 하강 속도 : 30℃/분
인상 : 실온
분위기 : 아르곤
(어닐링된 웨이퍼와 에피택셜 웨이퍼 각각의 측정 결과와 평가 결과)
표 1 내지 표 6에서, 다양한 제조 조건 하에서 제조된 어닐링된 웨이퍼와 에피택셜 웨이퍼에 관하여, 예정된 대각선 길이를 지닌 BMD의 밀도, 측정한 침입형 산소 농도, 가상 디바이스 프로세스 열처리에 의해 발생한 슬립과 뒤틀림 양은 실시예와 비교예로서 집합적으로 제시되어 있다. 여기서, 표 1, 표 2, 표 5에 제시된 BMD 밀도(1)는 대각선의 길이가 10nm 내지 120nm의 범위에 속하는 플레이트 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 750nm 이상인 플레이트 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 플레이트 형상의 BMD의 밀도이다. 표 3, 표 4, 표 6에 제시된 BMD 밀도(1)는 대각선의 길이가 10nm 내지 50nm의 범위에 속하는 8면체 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 750nm 이상인 플레이트 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 플레이트 형상의 BMD의 밀도이다. 표 5 및 표 6에 제시된 BMD 밀도(1)는 대각선의 길이가 10nm 내지 50nm의 범위에 속하는 8면체 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 300nm 이상인 8면체 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 8면체 형상의 BMD의 밀도이다. 실시예 2 및 4에서의 모든 BMD 대각선 길이는 30nm 이상이었고, 실시예 29, 31, 47, 49에서의 모든 BMD 대각선 길이는 20nm 이상이었다.
부수적으로, 뒤틀림 평가 이전의 웨이퍼의 모든 슬립과 웨이퍼의 뒤틀림 양은 10㎛ 이하였다. 질소가 첨가되었던 어닐링된 웨이퍼와 에피택셜 웨이퍼의 질소 농도는 성장된 상태의 측정한 질소 농도와 동일하였다.
Figure 112007086120312-PAT00001
Figure 112007086120312-PAT00002
Figure 112007086120312-PAT00003
Figure 112007086120312-PAT00004
Figure 112007086120312-PAT00005
Figure 112007086120312-PAT00006
Figure 112007086120312-PAT00007
Figure 112007086120312-PAT00008
Figure 112007086120312-PAT00009
Figure 112007086120312-PAT00010
Figure 112007086120312-PAT00011
Figure 112007086120312-PAT00012
Figure 112007086120312-PAT00013
표 1 내지 표 13에서, 다양한 제조 조건 하에서 제조된 어닐링된 웨이퍼와 에피택셜 웨이퍼에 관하여, 예정된 대각선 길이를 갖는 BMD의 밀도, 측정한 침입형 산소 농도, 가상 디바이스 프로세스 열처리에 의해 발생한 슬립과 뒤틀림 양은 실시예와 비교예로서 집합적으로 제시되어 있다.
여기서, 표 1, 표 2, 표 7, 표 10에서, 그리고 표 13의 비교예 7 및 비교예 8에서의 BMD 밀도(1)는 대각선의 길이가 10nm 내지 120nm의 범위에 속하는 플레이트 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 750nm 이상인 플레이트 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계와 부분적인 열처리의 경우에 제2 열처리에서 1000℃의 온도에서 웨이퍼를 끄집어냈을 때의 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 플레이트 형상의 BMD의 밀도이다. 여기서, 실시예 2 및 4에서, 모든 BMD 대각선 길이는 30nm 이상이었다.
표 3, 표 4, 표 8, 표 11에서, 그리고 표 13의 비교예 9에서의 BMD 밀도(1)는 대각선의 길이가 10nm 내지 50nm의 범위에 속하는 8면체 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 750nm 이상인 플레이트 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계와 부분적인 열처리의 경우에 제2 열처리에서 1000℃의 온도에서 웨이퍼를 끄집어냈을 때의 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 플레이트 형상의 BMD의 밀도이다. 여기서, 실시예 29 및 31에서, 모든 BMD 대각선 길이는 20nm 이상이었다.
표 5, 표 6, 표 9, 표 12에서, 그리고 표 13의 비교예 10에서의 BMD 밀도(1)는 대각선의 길이가 10nm 내지 50nm의 범위에 속하는 8면체 형상의 BMD의 밀도이며, BMD 밀도(2)는 대각선의 길이가 300nm 이상인 8면체 형상의 BMD의 밀도이고, 제1 열처리를 완료한 단계와 부분적인 열처리의 경우에 제2 열처리에서 1000℃의 온도에서 웨이퍼를 끄집어냈을 때의 단계에서의 BMD 밀도는 대각선의 길이가 5nm 이상인 플레이트 형상의 BMD의 밀도이다. 여기서, 실시예 47 및 49에서, 모든 BMD 대각선 길이는 20nm 이상이었다.
부수적으로, 뒤틀림 평가 이전의 웨이퍼의 모든 슬립과 웨이퍼의 뒤틀림 양은 10㎛ 이하였다. 질소가 첨가되었던 어닐링된 웨이퍼와 에피택셜 웨이퍼의 질소 농도는 성장된 상태의 측정한 질소 농도와 동일하였다.
이들 결과로부터, 실리콘 웨이퍼의 전도 타입에 무관하게 플레이트 형상의 BMD 밀도(1)는 1×1011 /cm3 이상이 되고 플레이트 형상의 BMD 밀도(2)는 1×107 /cm3 이하이거나, 혹은 8면체 형상의 BMD 밀도(1)는 5×1011 /cm3 이상이 되고 플레이트 형상의 BMD 밀도(2)는 1×107 원자/cm3 이하이거나, 혹은 8면체 형상의 BMD 밀도(1)는 5×1011 /cm3 이상이 되고 8면체 형상의 BMD 밀도(2)는 1×107 /cm3 이하이기 때문에 슬립의 길이는 10mm 이하가 되고 뒤틀림 양은 각기 다른 직경의 어닐링된 웨이퍼와 에피택셜 웨이퍼에서도 20㎛ 이하로 억제된다는 것으로 알 수 있다.
더욱이, 플레이트 형상의 BMD 밀도(1)는 5×1011 /cm3 이상이었거나, 혹은 8면체 BMD 밀도(1)는 1×1012 /cm3 이상이었고, 슬립은 더 작았다(5mm 이하). 플레이트 형상의 BMD 밀도(1)가 1×1011 /cm3 이상이고 모든 BMD가 30nm 이상이었을 때, 혹은 8면체 BMD 밀도(1)가 5×1011 원자/cm3 이상이고 모든 BMD가 20nm 이상이었을 때, 슬립은 더 작았다(5mm 이하).
더욱이, 플레이트 형상의 BMD 밀도(2) 혹은 8면체 BMD 밀도(2)가 동일하더라도, 질소를 기판에 질소를 첨가함으로써 뒤틀림 양은 15㎛ 이하로 줄었다.
또한, 비교예들로부터 알 수 있는 바와 같이, 플레이트 형상의 BMD 밀도(1)가 1×1011 /cm3 미만, 혹은 8면체 BMD 밀도(1)가 5×1011 /cm3 미만이었을 때, 그 결과, 슬립은 10mm를 초과한다. 실리콘 웨이퍼에 관하여, 대각선 길이가 5nm 이상인 BMD의 밀도는 1×1011 원자/cm3 이하이었거나, 혹은 제1 열처리를 완료한 단계와 부분적인 열처리의 경우에 제2 열처리에서 1000℃의 온도에서 웨이퍼를 끄집어냈을 때의 단계에서 5×1011 /cm3 이하였다. 플레이트 형상의 BMD 밀도(2) 혹은 8면체 BMD 밀도(2)가 1×107 /cm3를 초과할 때, 뒤틀림 양은 20㎛를 초과하였다. 실리콘 웨이퍼에 관하여, 제1 열처리를 완료한 단계와 부분적인 열처리의 경우에 제2 열처리에서 1000℃의 온도에서 웨이퍼를 끄집어냈을 때의 단계에서 침입형 산소 농도는 5×107 원자/cm3를 초과하였다.
더욱이, 비교예들의 열처리 조건 하에서, 플레이트 형상의 BMD 밀도(1)가 1×1011 /cm3 이상이고 플레이트 형상의 BMD 밀도(2)가 1×107 /cm3 이하이었을 때, 혹은 8면체 BMD 밀도(1)가 5×1011 /cm3이고 플레이트 형상의 BMD 밀도(2)가 1×107 /cm3 이하이었거나, 혹은 8면체 BMD 밀도(1)가 5×1011 /cm3이고 8면체 BMD 밀도(2)가 1×107 /cm3 이하이었을 때, 침입형 산소 농도가 5×1017 원자/cm3를 초과하면 뒤틀림은 20㎛를 초과한다.
실시예들에 있어서, 침입형 산소 농도가 감소하지 않는 본 발명에 따른 실리콘 웨이퍼에서 침입형 산소의 침전을 수반하는 슬립과 뒤틀림 저항 평가 시험을 행하였기 때문에, 슬립과 뒤틀림 억제의 효과는 분명하지 않다. 그러나 침입형 산소의 침전을 그렇게 많이 수반하지 않는 열처리(예컨대, 단기간 동안 상대적으로 저온에서의 열처리)를 수행할 때, 침입형 산소 농도가 감소하지 않는 본 발명에 따른 실리콘 웨이퍼에서조차도 슬립과 뒤틀림의 발생은 현저하게 감소될 수 있다.
도 1은 RTA 열처리에 의해 초래되는 슬립 및 뒤틀림을 설명하기 위한 다이어그램이다.
도 2는 8면체 BMD와 플레이트 형상의 BMD 간의 차이를 예시적으로 도시한 다이어그램이다.

Claims (11)

  1. BMD의 형상이 8면체인 실리콘 웨이퍼로서,
    BMD의 대각선 길이가 10nm 내지 50nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 5×1011/cm3 이상이며,
    BMD의 대각선 길이가 300nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×107/cm3 이하이고,
    침입형 산소 농도는 5×1017 원자/cm3 이하인 것인 실리콘 웨이퍼.
  2. 플레이트 형상의 BMD 및 8면체 BMD가 존재하는 실리콘 웨이퍼로서,
    BMD의 대각선 길이가 10nm 내지 50nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 8면체 BMD의 밀도는 5×1011/cm3 이상이며,
    BMD의 대각선 길이가 750nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 플레이트 형상의 BMD의 밀도는 1×107/cm3 이하이고,
    침입형 산소 농도는 5×1017 원자/cm3 이하인 것인 실리콘 웨이퍼.
  3. BMD의 형상이 플레이트 형상인 실리콘 웨이퍼로서,
    BMD의 대각선 길이가 10nm 내지 120nm의 범위에 속하고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×1011/cm3 이상이며,
    BMD의 대각선 길이가 750nm 이상이고, 50㎛ 이상의 간격만큼 실리콘 웨이퍼의 표면으로부터 내측으로 간격을 둔 깊은 위치에 존재하는 BMD의 밀도는 1×107/cm3 이하이고,
    침입형 산소 농도는 5×1017 원자/cm3 이하인 것인 실리콘 웨이퍼.
  4. 제1항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서, 상기 기판에 실행된 열처리는,
    (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계;
    (B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 실행된 1000℃까지의 온도 상승 단계;
    (C) 상기 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000 ℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  5. 제1항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서, 상기 기판에 실행된 열처리는,
    (A) 저온 열처리 단계로서 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 실행하는 단계;
    (B) 저온 열처리 단계 이후에 온도 상승 단계로서 1 시간 내지 20 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승을 포함하는 단계;
    (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및
    (D) 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리의 수행을 포함하는 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  6. 제2항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서,
    상기 기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속하며, 상기 기판에 실행된 열처리는,
    (A) 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 실행된 저온 열처리 단계;
    (B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 1000℃까지 실행된 온도 상승을 포함하는 단계; 및
    (C) 상기 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  7. 제2항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서,
    상기 기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속하며, 상기 기판에 실행된 열처리는,
    (A) 저온 열처리 단계로서 30분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 행하는 단계;
    (B) 1 시간 내지 20 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지의 온도 상승을 포함하는 단계;
    (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 밖으로 끄집어내고, 상기 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및
    (D) 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 상기 침입형 산소의 확산 길이가 30㎛ 내지 50㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리의 수행을 포함하는 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  8. 제3항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서, 상기 기판에 실행된 열처리는,
    (A) 10분 내지 10시간 동안 600℃ 내지 750℃의 온도에서 열처리를 수행하기 위한 저온 열처리 단계;
    (B) 5 시간 내지 50 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 1000℃까지 온도 상승을 수행하는 단계를 포함하는 온도 상승 단계;
    (C) 상기 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 실행된 고온 열처리 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  9. 제3항에 따른 실리콘 웨이퍼를 제조하기 위한 방법으로서, 상기 기판에 실행된 열처리는,
    (A) 저온 열처리 단계로서 10분 내지 10시간 동안 600℃ 내지 750℃의 온도 에서 열처리를 수행하기 위한 단계;
    (B) 저온 열처리 단계 이후에 온도 상승 단계로서 1 시간 내지 20 시간 동안 0.1℃/분 내지 1℃/분의 온도 상승 속도로 800℃까지 온도 상승을 포함하는 단계;
    (C) 1℃/분 내지 10℃/분의 온도 하강 속도로 노 온도를 하강시키고, 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 밖으로 끄집어내고, 기판을 실온까지 냉각시키는 것을 포함하는 단계; 및
    (D) 600℃ 내지 800℃ 사이의 노 온도에서 상기 기판을 노 안으로 가져가고, 1℃/분 내지 10℃/분의 온도 상승 속도로 1000℃까지 상승시키고, 고온 열처리 단계로서 상기 침입형 산소의 확산 길이가 20㎛ 내지 30㎛ 범위에 속하도록 1000℃ 내지 1250℃의 온도에서 열처리를 수행하는 것을 포함하는 단계를 포함하는 것인 실리콘 웨이퍼의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 기판 내의 질소 농도는 5×1014 원자/cm3 내지 1×1016 원자/cm3의 범위에 속하는 것인 실리콘 웨이퍼의 제조 방법.
  11. 제4항 내지 제9항 중 어느 한 항에 있어서,
    상기 기판 내의 탄소 농도는 2×1015 원자/cm3 내지 3×1016 원자/cm3의 범위에 속하는 것인 실리콘 웨이퍼의 제조 방법.
KR1020070122709A 2006-12-01 2007-11-29 실리콘 웨이퍼 및 그 제조 방법 KR100945767B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006326225 2006-12-01
JPJP-P-2006-00326225 2006-12-01
JP2006330914 2006-12-07
JPJP-P-2006-00330914 2006-12-07

Publications (2)

Publication Number Publication Date
KR20080050327A true KR20080050327A (ko) 2008-06-05
KR100945767B1 KR100945767B1 (ko) 2010-03-08

Family

ID=39047553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122709A KR100945767B1 (ko) 2006-12-01 2007-11-29 실리콘 웨이퍼 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8142885B2 (ko)
EP (1) EP1928016B1 (ko)
KR (1) KR100945767B1 (ko)
DE (1) DE602007004173D1 (ko)
SG (1) SG143214A1 (ko)
TW (1) TWI390636B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
JP2010147248A (ja) * 2008-12-18 2010-07-01 Siltronic Ag アニールウェハおよびアニールウェハの製造方法
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
KR101829676B1 (ko) * 2011-12-29 2018-02-20 삼성전자주식회사 웨이퍼 열 처리 방법
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
KR102089954B1 (ko) * 2014-04-01 2020-03-17 엘지전자 주식회사 코일을 구비하는 mems 스캐너 및 mems 스캐너의 코일 제조 방법
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
TWI759237B (zh) * 2021-07-21 2022-03-21 環球晶圓股份有限公司 晶錠評估方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3007848A (en) * 1958-03-12 1961-11-07 Vol Pak Inc Method of forming an edible medicinal wafer strip package
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPH08213403A (ja) * 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
EP1408540A4 (en) * 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP2003318181A (ja) * 2002-04-25 2003-11-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板におけるｉｇ能の評価方法
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
EP1928016B1 (en) 2010-01-06
EP1928016A1 (en) 2008-06-04
DE602007004173D1 (de) 2010-02-25
US8142885B2 (en) 2012-03-27
SG143214A1 (en) 2008-06-27
KR100945767B1 (ko) 2010-03-08
US20080131679A1 (en) 2008-06-05
TWI390636B (zh) 2013-03-21
TW200826200A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
KR100945767B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101116949B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법
KR101043011B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
KR20010006202A (ko) 저결함밀도, 이상적 산소침전 실리콘
JP5207706B2 (ja) シリコンウエハ及びその製造方法
TWI428483B (zh) 矽晶圓及其製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
CN110869542B (zh) 由单晶硅制成的半导体晶片及其制造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP5207705B2 (ja) シリコンウエハ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 11