KR20080048894A - 평판표시장치 및 그 구동방법 - Google Patents

평판표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20080048894A
KR20080048894A KR1020060119394A KR20060119394A KR20080048894A KR 20080048894 A KR20080048894 A KR 20080048894A KR 1020060119394 A KR1020060119394 A KR 1020060119394A KR 20060119394 A KR20060119394 A KR 20060119394A KR 20080048894 A KR20080048894 A KR 20080048894A
Authority
KR
South Korea
Prior art keywords
digital
digital signal
signals
subframe signals
bit
Prior art date
Application number
KR1020060119394A
Other languages
English (en)
Inventor
홍영준
백수진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060119394A priority Critical patent/KR20080048894A/ko
Priority to US11/707,047 priority patent/US8217921B2/en
Priority to JP2007042437A priority patent/JP5035518B2/ja
Publication of KR20080048894A publication Critical patent/KR20080048894A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/202—Gamma control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 하나의 프레임에 대응하는 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 프로세싱 유닛을 포함하는 제어부, 제어부로부터 상기 복수개의 디지털 서브 프레임 신호들을 공급받아 복수개의 아날로그 서브 프레임 신호들을 생성하여 표시부에 공급하는 구동부 및 복수개의 아날로그 서브 프레임 신호들을 공급받아 그에 대응하는 이미지를 구현하는 표시부를 포함하며, 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전의 디지털 신호의 휘도와 같으며, 복수개의 디지털 서브 프레임 신호들의 비트 수는 상기 디지털 신호의 비트 수보다 낮은 평판표시장치를 제공한다.

Description

평판표시장치 및 그 구동방법{Flat Display Device and Driving Method of the same}
도 1은 본 발명의 일 실시예에 따른 평판표시장치의 개략적인 블록도.
도 2는 본 발명의 일 실시예에 따른 디지털 신호의 처리를 설명하기 위한 블록도.
도 3는 본 발명의 일 실시예에 따른 평판표시장치의 구동방법을 나타낸 흐름도.
<도면의 주요 부분에 관한 부호의 설명>
110: 메모리 120: 제어부
121: 감마 보정부 122: 프로세싱 유닛
130: 구동부 140: 표시부
본 발명은 평판표시장치 및 그 구동방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다.
이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중 N×M개의 데이터라인과 스캔라인이 매트릭스 형태로 교차되는 영역에 각각의 서브 픽셀들이 형성된 평판표시장치들은 이들과 전기적으로 연결되어 있는 구동부로부터 데이터신호와 스캔신호를 공급받아 원하는 영상을 표현할 수 있었다.
평판표시장치의 영상의 품질을 향상시키기 위해서는 다양한 계조를 표현할 수 있어야 하는데 다양한 계조를 표현하기 위하여는 디지털 데이터 신호의 비트 수는 증가된다. 그러나, 이를 구현하기 위하여는 구동부의 출력 비트 수 또한 증가시켜야 하였으므로, 계조 표현에 따른 장치적 제약이 존재하였다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할 전송하여 구동부의 출력 비트를 줄여, 장치적 제약을 해소할 수 있는 평판표시장치 및 그 구동방법을 제공하는 것이다.
상술한 과제를 해결하기 위해 본 발명은, 본 발명은, 하나의 프레임에 대응하는 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 프로세싱 유 닛을 포함하는 제어부, 제어부로부터 상기 복수개의 디지털 서브 프레임 신호들을 공급받아 복수개의 아날로그 서브 프레임 신호들을 생성하여 표시부에 공급하는 구동부 및 복수개의 아날로그 서브 프레임 신호들을 공급받아 그에 대응하는 이미지를 구현하는 표시부를 포함하며, 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전의 디지털 신호의 휘도와 같으며, 복수개의 디지털 서브 프레임 신호들의 비트 수는 상기 디지털 신호의 비트 수보다 낮은 평판표시장치를 제공한다.
또한, 본 발명은, 스캔 라인들 및 데이터 라인들의 교차영역에 위치하는 서브 픽셀들을 포함하는 표시부에, 상기 스캔 라인들을 통해. 스캔신호를 공급하는 스캔신호 공급단계, 외부로부터 공급된 하나의 프레임에 해당하는 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 데이터 신호 처리단계 및 분할된 상기 복수개의 디지털 서브 프레임신호들을 복수개의 아날로그 서브 프레임 신호들로 변환하여 상기 데이터 라인들을 통해 상기 표시부에 공급하는 데이터신호 공급단계를 포함하며, 상기 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전의 상기 디지털 신호의 휘도와 같고 상기 복수개의 디지털 서브 프레임 신호들의 비트 수는 상기 디지털 신호의 비트 수보다 낮은 평판표시장치의 구동방법을 제공한다.
< 일 실시예 >
도 1은 본 발명의 일 실시예에 따른 평판표시장치의 개략적인 블록도 이다.
도 1에 도시된 평판표시장치(100)는 메모리(110), 제어부(120), 구동부(130) 및 표시부(140)를 포함한다.
메모리(110)는 외부로부터 공급받은 영상신호를 디지털 신호로 저장하고 있는데, 각각의 디지털 신호는 하나의 프레임에 대응하는 디지털 신호이다.
제어부(120)는, 메모리(110)로부터 공급받은 하나의 프레임에 대응하는 디지털 신호를 보정하는 감마 보정부(121)를 포함한다. 그리고 감마 보정부(121)에 의해 감마보정된 디지털 신호들을 복수개의 디지털 서브 프레임 신호들로 분할하여 출력하는 프로세싱 유닛(122)을 포함한다.
한편, 프로세싱 유닛(122)에 의해 분할된 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전 하나의 프레임에 대응하는 디지털 신호의 휘도와 같으며, 복수개의 디지털 서브 프레임 신호들의 비트 수는 디지털 신호의 비트 수보다 낮다.
분할된 복수개의 디지털 서브 프레임 신호들은 구동부(130)에 공급되며, 구동부(130)는 표시부(140)에 복수개의 서브 프레임동안 복수개의 디지털 서브 프레임 신호들을 각각 공급한다.
표시부(140)는 스캔 라인들과 데이터 라인들의 교차영역에 위치한 서브 픽셀들을 포함한다. 각각의 서브픽셀은 제1전극, 제2전극 및 제1전극과 제2전극 사이에 위치하는 유기발광층 또는 액정층을 포함할 수 있다. 즉, 평판표시장치는 유기전계발광표시장치 또는 액정평판표시장치일 수 있다. 또한, 각각의 서브픽셀은 하나 이상의 박막트랜지스터 및 커패시터를 포함할 수 있다.
표시부(140)는 복수개의 서브 프레임동안 복수개의 디지털 서브 프레임 신호들에 대응하는 이미지를 구현하며, 한 프레임동안 구현되는 휘도는 메모리에 저장된 한 프레임에 해당하는 디지털 신호에 대응하는 휘도와 동일할 수 있다.
도 2는 본 발명의 일 실시예에 따른 평판표시장치의 디지털 신호의 처리 단계를 설명하기 위한 블록도 이다.
본 발명의 이해를 돕기 위해 메모리(110)에 저장된 하나의 프레임에 대응하는 디지털 신호를 6비트로 정의한다. 그리고, 제어부(120)의 감마 보정부(121)에서 출력되는 디지털 신호는 7비트로 정의하고, 프로세싱 유닛(122)을 통해 출력되는 복수개의 디지털 프레임 신호들은 5비트로 정의한다. 그러나 본 발명은 앞서 정의한 신호의 비트 수에 한정되지 않는다.
도 2를 참조하면, 메모리 (110)에 저장된 6 비트의 디지털 신호는 감마 보정부(gamma correction unit, 121)로 출력된다. 감마 보정부(121)는 평판표시장치의 특성을 고려한 비선형 전달 함수(nonlinear transfer function)의 일종인 감마 곡선(gamma curve)을 사용하여, 디지털 신호들을 보정하기 위한 것이다. 감마 보정부(121)는 순람표(look-up table)를 포함할 수 있으며, 디지털 신호들은 감마 보정부의 순람표(LUT)에 의하여 보정된다. 감마곡선은 평판표시장치가 유기전계발광표시장치일 경우, 유기발광층의 발광 특성, 특히, 발광 재료의 특성에 상응하도록 작성될 수 있다.
본 발명의 일 실시예에서 감마 보정부(121)는 메모리(110)로부터 공급된 하나의 프레임에 대응하는 디지털 신호의 비트 수를 1비트 이상 증가시켜서 7비트의 디지털 신호들로 보정한다.
그러나, 본 실시예와 달리, 디지털 신호들은 감마 보정부(121)에 의해 보정되더라도 비트 수는 보정 전과 동일할 수 있으며, 보정된 디지털 신호들의 비트 수가 증가할수록 계조를 보다 세분하여 표현할 수 있다.
감마 보정부(121)로부터 출력된 7비트의 디지털 신호들은 프로세싱 유닛 (Processing unit)으로 공급된다. 프로세싱 유닛(122)은 구동부의 출력 비트 수를 줄이기 위하여, 7비트의 디지털 신호들을 처리하여 4개의 5비트 디지털 서브 프레임 신호들로 분할한다.
여기서, 프로세싱 유닛(122)은 7비트의 디지털 신호에 대응하는 휘도와 4개의 5비트 디지털 서브 프레임 신호들에 대응하는 휘도가 동일하도록, 7비트의 디지털 신호들을 분할한다.
예를 들면, 프로세싱 유닛(122)은 7비트의 디지털 신호를 4개의 5비트의 디지털 서브 프레임 신호들을 생성한다. 이 중 2개의 디지털 서브 프레임 신호는 7비트의 디지털 신호의 하위 두 비트를 절삭한 값이며, 1개의 디지털 서브 프레임 신호는 7비트의 디지털 신호의 하위 두 비트를 절삭한 값에, 절삭한 두 비트 중 하위 비트를 더한 값이며, 나머지 1개의 디지털 서브 프레임 신호는 7비트의 디지털 신호의 하위 두 비트를 절삭한 값에, 절삭한 두 비트 중 상위 비트를 더한 값일 수 있다.
즉, 감마 보정부(121)를 통해 보정된 7비트의 디지털 신호의 하위 2비트가 00인 경우, 프로세싱 유닛(122)을 통해 출력된 4개의 디지털 서브 프레임 신호들의 전체 비트 값은 4개의 서브 프레임 동안 동일하며, 하위 2비트가 01, 10 또는 11인 경우, 프로세싱 유닛(122)을 통해 출력된 4개의 디지털 서브 프레임 신호들의 전체 비트 값은 4개의 서브 프레임 동안 하나 이상 다르게 된다.
설명의 이해를 돕기 위해 도 3에 도시된 메모리(Memory) 값 중 디지털 신호 "3 (000011)", "4 (000100)" 및 "8 (001001)"를 이용하여 일련의 과정을 설명한다.
먼저, 디지털 신호 "3 (000011)"의 예를 설명하면, 메모리(110)에 저장된 6비트의 디지털 신호 "3 (000011)"는 감마 보정부(121)의 순람표(LUT)를 통해 1비트가 증가하게 되어 "2 (0000100)"가 된다. 7비트의 디지털 신호 "2(0000100)"은 프로세싱(Processing)되어 4개의 디지털 서브 프레임 신호들로 나뉜다.
이때, 7비트의 디지털 신호 "2 (0000100)" 중 하위 2비트를 삭제하면, 5비트의 "1"(00001)이 된다. 그리고, 7비트 중 하위 2비트는 "00"이므로 4개의 디지털 프레임 신호는 동일하다. 즉, 프로세싱 유닛(122)은 네 개의 서브 프레임 동안 " 1(00001), 1(00001), 1(00001), 1(00001)"을 출력한다.
4개의 디지털 서브 프레임 신호의 평균은 "1"로 표시되지만, 디지털 서브 프레임 신호들의 최하위 비트는 실질적으로 감마 보정부에서 보정된 디지털 신호의 하위 세번째 비트와 동일한 값을 가진다. 즉, 보정된 디지털 신호와 4개의 디지털 서브 프레임 신호들의 평균은 "2"로 동일하다. 따라서, 구동부(130)는 5비트의 4개의 디지털 서브 프레임 신호들을 공급받아, 5비트의 4개의 디지털 서브 프레임 신호들의 휘도의 평균과 7비트의 보정된 디지털 신호의 휘도가 동일하도록, 5비트의 4개의 디지털 서브 프레임 신호들을 4개의 아날로그 서브 프레임 신호들로 변환시 킨다.
따라서, 표시부(140)에 실질적으로 공급되는 데이터 신호의 양은 감마 보정부(121)의 값 "3.5"와 동일하게 되어 결국, 이들의 휘도는 표시부(140) 상에서 동일하게 구현된다.
다음은 디지털 신호 "4 (000100)"의 예를 설명한다.
메모리(110)의 6비트의 디지털 신호 "4 (000100)"는 감마 보정부(121)에 의해 1비트가 증가하여 7비트의 "1 (0000111)"이 된다. 7비트의 디지털 신호 "1 (0000111)"은 프로세싱(Processing)되어 4개의 디지털 서브 프레임 신호들로 분할된다.
이때, 프로세싱 유닛(122)는 7비트의 디지털 신호 "1 (0000111)"의 하위 2비트를 절삭하여 2개의 5비트 디지털 서브 프레임 신호 "1 (00001)"를 생성한다. 그런 다음, 절삭한 2비트 중 하위 비트를 5비트의 디지털 서브 프레임 신호에 더하고, 절삭한 2비트 중 상위 비트를 5비트의 디지털 서브 프레임 신호에 더하여, 두개의 서브 프레임 신호를 생성한다. 즉, 4개의 디지털 서브 프레임 신호들은 각각 "1(00001) 1(00001) 2(00010) 3(00011)" 이다.
4개의 디지털 서브 프레임 신호의 평균은 " 1.75 "로 표시되지만, 실질적으로 5비트의 디지털 서브 프레임 신호의 최하위 비트는 7비트의 디지털 서브 프레임 신호의 하위 세번째 비트와 동일하다. 즉, 보정된 디지털 신호와 4개의 디지털 서브 프레임 신호들의 평균은 "3.5"로서 동일하다. 따라서, 구동부(130)는 5비트의 4 개의 디지털 서브 프레임 신호들을 공급받아, 5비트의 4개의 디지털 서브 프레임 신호들의 휘도의 평균과 7비트의 보정된 디지털 신호의 휘도가 동일하도록, 5비트의 4개의 디지털 서브 프레임 신호들을 4개의 아날로그 서브 프레임 신호들로 변환한다.
따라서, 표시부(140)에 실질적으로 공급된 양은 감마 보정부(121)의 값 "3.5"와 동일하게 되어 결국, 이들의 휘도는 표시부(140) 상에서 동일하게 구현된다.
다음은 디지털 신호 "8 (001001)"의 예를 설명한다.
메모리(110)에 저장된 디지털 신호 "8 (001000)"는 감마 보정부(121)를 통해 1비트가 증가한 "7 (0001110)"이 된다. 디지털 신호 "7 (0001110)"은 프로세싱 유닛(122)에 의해 프로세싱(Processing)되어 4개의 디지털 서브 프레임 신호들로 나뉜다.
이때, 프로세싱 유닛(122)는 7비트 중 하위 2비트를 절삭하여 두 개의 5 비트의 디지털 서브 프레임 신호 "3 (00011)"을 생성한다. 그런 다음, 상기 5비트의 디지털 서브 프레임 신호 "3 (00011)"에 절삭한 비트 "10" 중 하위 비트를 더하고, 상기 5비트의 디지털 서브 프레임 신호 "3 (00011)"에 절삭한 비트(10) 중 상위 비트를 더하여 두개의 디지털 서브 프레임 신호를 생성한다. 즉 네 개의 5비트의 디지털 서브 프레임 신호는 각각 "3(00011), 3(00011), 3(00011), 5(00101)" 이다.
한편, 디지털 서브 프레임 신호들의 평균은 3.5로 표시되지만, 실질적으로 5비트의 디지털 서브 프레임 신호의 최하위 비트는 7비트의 디지털 서브 프레임 신 호의 하위 세번째 비트와 동일하다. 즉, 보정된 디지털 신호와 4개의 디지털 서브 프레임 신호들의 평균은 7로서 동일하다. 따라서, 구동부(130)는 5비트의 4개의 디지털 서브 프레임 신호들을 공급받아, 5비트의 4개의 디지털 서브 프레임 신호들의 휘도의 평균과 7비트의 보정된 디지털 신호의 휘도가 동일하도록, 5비트의 4개의 디지털 서브 프레임 신호들을 4개의 아날로그 서브 프레임 신호들로 변환한다.
따라서, 표시부(140)에 실질적으로 공급된 양은 감마 보정부(121)의 값 "7"와 동일하게 되어 결국, 이들의 휘도는 표시부(140) 상에서 동일하게 구현된다.
본 발명의 일 실시예에서는 7비트의 디지털 신호를 디지털 신호의 최하위 2 비트를 삭제하여 5비트의 4개의 디지털 서브 프레임 신호들을 생성하였지만, 최하위 1비트를 삭제하여 6비트의 2개의 디지털 서브 프레임 신호들로 생성할 수도 있으며, 디지털 서브 프레임 신호들의 수는 이에 국한되지 않는다.
또한, 본 발명의 일 실시예에서는 7비트의 디지털 신호를 분할함에 있어서, 최하위 2비트를 삭제한 값을 기준으로 하여 프로세싱하는 방법을 설명하였지만, 이에 국한되지 않으며, 다수의 디지털 서브 프레임 신호들의 평균이 분할 전 디지털 신호와 동일하면 무방하다. 즉, 본 발명의 일 실시예에서 하나의 디지털 신호를 1, 1, 2, 3의 네 개의 디지털 프레임 신호들로 분할하였다면, 0, 2, 2, 3 또는 4, 0, 0, 3으로 프로세싱하는 것도 가능하다.
그리고, 제어부(120)는 적색, 녹색, 청색 중 어느 하나의 디지털 신호를 선택하여 복수개의 디지털 서브 프레임 신호들로 분할할 수 있다. 따라서, 계조를 보 다 다양하게 표현해야 할 필요가 있는 색상의 경우, 감마 보정부에 의하여 미세하게 보정하여 비트 수를 높인 다음 이를 프로세싱 유닛에 의하여 디지털 서브 프레임 신호들로 분할하여 표시부에 공급할 수 있다. 즉, 구동부의 출력 비트 수를 높이지 않고서도 평판표시장치의 화면의 품질을 향상시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 평판표시장치의 구동방법을 나타낸 흐름도이다.
도 1 및 도 3을 참조하면, 스캔 신호 공급 단계(S220)는, 스캔 라인들 및 데이터 라인들의 교차영역에 위치하는 서브 픽셀들을 포함하는 표시부(140)에 스캔 라인들을 통해 스캔신호를 공급하는 단계이다.
데이터 신호 처리 단계(S240)는, 외부로부터 공급된 하나의 디지털 신호를 복수개의 디지털 서브 프레임신호들로 분할하는 단계이다.
데이터 신호 처리단계(S240)에서는, 순람표를 포함하는 감마 보정부(121)를 이용하여 하나의 프레임에 대응하는 디지털 신호의 비트 수를 1비트 이상 증가하여 감마보정을 하고, 프로세싱 유닛(122)을 이용하여 감마보정된 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할할 수 있다.
데이터 신호 공급단계(S240)에서, 구동부(130)는 복수개의 디지털 서브 프레임 신호들의 휘도의 평균과 보정된 디지털 신호의 휘도가 동일하도록, 복수개의 디지털 서브 프레임 신호들을 복수개의 아날로그 서브 프레임 신호들로 변환하여 복수개의 서브 프레임 동안 표시부(140)에 공급한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이 본 발명은, 다양한 계조 표현이 가능하면서도 구동부의 크기를 감소 또는 유지시킬 수 있어, 계조 표현에 따른 장치적 제약을 해소할 수 있는 효과가 있다.

Claims (21)

  1. 하나의 프레임에 대응하는 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 프로세싱 유닛을 포함하는 제어부;
    상기 제어부로부터 상기 복수개의 디지털 서브 프레임 신호들을 공급받아 복수개의 아날로그 서브 프레임 신호들을 생성하여 표시부에 공급하는 구동부; 및
    상기 복수개의 아날로그 서브 프레임 신호들을 공급받아 그에 대응하는 이미지를 구현하는 표시부를 포함하며,
    상기 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전의 상기 디지털 신호의 휘도와 같으며, 상기 복수개의 디지털 서브 프레임 신호들의 비트 수는 상기 디지털 신호의 비트 수보다 낮은 평판표시장치.
  2. 제1항에 있어서, 상기 제어부는,
    상기 하나의 프레임에 대응하는 디지털 신호를 순람표(Lookup Table)를 참조하여 보정하는 감마 보정부를 포함하며, 상기 디지털 신호는 상기 감마 보정부에 의해 보정된 평판표시장치.
  3. 제1항에 있어서, 상기 감마 보정부는 상기 디지털 신호의 비트 수를 1비트 이상 증가시키도록 보정하는 평판표시장치.
  4. 제1항에 있어서, 상기 프로세싱 유닛은,
    상기 디지털 신호의 하위 1비트 이상을 절삭하여 복수개의 디지털 서브 프레임 신호들로 분할하여 출력하는 것을 특징으로 하는 평판표시장치.
  5. 제2항에 있어서,
    상기 감마 보정부를 통해 보정된 상기 하나의 프레임에 대응하는 디지털 신호는 7비트이며, 상기 프로세싱 유닛은 7비트의 디지털 신호를 4개의 5비트 디지털 서브 프레임 신호들로 분할하는 평판표시장치.
  6. 제5항에 있어서,
    상기 디지털 서브 프레임 신호들 중 적어도 어느 두 개는 7비트의 디지털 신호 중 하위 2비트를 삭제한 5비트의 값인 평판표시장치.
  7. 제6항에 있어서,
    상기 디지털 서브 프레임 신호들 중 적어도 어느 세 개는 7비트의 디지털 신호 중 하위 2비트를 삭제한 5비트의 값이고,
    나머지 한 개의 크기는 상기 세 개의 서브 프레임 신호들의 크기보다 큰 평판표시장치.
  8. 제6항에 있어서,
    상기 디지털 서브 프레임 신호들 중 다른 두 개의 크기는 상기 어느 두 개의 크기보다 크며, 상기 다른 두 개 중 어느 하나의 크기는 다른 하나의 크기보다 큰 평판표시장치.
  9. 제1항에 있어서, 상기 구동부는,
    상기 복수개의 디지털 서브 프레임 신호들이 나타내는 휘도와 상기 디지털 신호가 나타내는 휘도가 동일하도록, 상기 복수개의 디지털 서브 프레임 신호들을 복수개의 아날로그 서브 프레임 신호들로 변환하는 평판표시장치.
  10. 제1항에 있어서, 상기 제어부는,
    적색, 녹색, 청색 중 어느 하나 이상의 디지털 신호를 복수개의 서브 프레임 신호들로 분할하는 것을 특징으로 하는 평판표시장치.
  11. 제1항에 있어서, 상기 표시부는,
    스캔 라인들 및 데이터 라인들의 교차영역에 위치한 서브 픽셀들을 포함하며,
    각각의 서브 픽셀은 제1전극, 제2 전극 및 두 전극 사이에 개재된 유기발광층을 포함하는 평판표시장치.
  12. 제11항에 있어서, 각각의 서브 픽셀은,
    상기 하나 이상의 박막 트랜지스터 및 커패시터를 포함하는 평판표시장치.
  13. 스캔 라인들 및 데이터 라인들의 교차영역에 위치하는 서브 픽셀들을 포함하는 표시부에, 상기 스캔 라인들을 통해. 스캔신호를 공급하는 스캔신호 공급단계;
    외부로부터 공급된 하나의 프레임에 해당하는 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 데이터 신호 처리단계; 및
    분할된 상기 복수개의 디지털 서브 프레임신호들을 복수개의 아날로그 서브 프레임 신호들로 변환하여 상기 데이터 라인들을 통해 상기 표시부에 공급하는 데이터신호 공급단계를 포함하며,
    상기 복수개의 디지털 서브 프레임 신호들에 해당하는 휘도의 평균은 분할 전의 상기 디지털 신호의 휘도와 같으며,
    상기 복수개의 디지털 서브 프레임 신호들의 비트 수는 상기 디지털 신호의 비트 수보다 낮은 평판표시장치의 구동방법.
  14. 제13항에 있어서, 상기 데이터 신호 처리단계에서는,
    순람표를 포함하는 감마 보정부를 이용하여 상기 디지털 신호를 보정하고,
    프로세싱 유닛을 이용하여 상기 보정된 디지털 신호를 복수개의 디지털 서브 프레임 신호들로 분할하는 것을 특징으로 하는 평판표시장치의 구동방법.
  15. 제14항에 있어서,
    상기 감마 보정부는 상기 디지털 신호의 비트 수를 1비트 이상 증가시키도록 보정하는 평판표시장치의 구동 방법.
  16. 제14항에 있어서, 상기 프로세싱 유닛은,
    상기 디지털 신호의 하위 1비트 이상을 절삭하여 복수개의 디지털 서브 프레임 신호들로 분할하여 출력하는 것을 특징으로 하는 평판표시장치의 구동방법.
  17. 제16항에 있어서,
    상기 디지털 서브 프레임 신호들 중 적어도 어느 두 개는 7비트의 디지털 신호 중 하위 2비트를 삭제한 5비트의 값인 평판표시장치의 구동방법.
  18. 제16항에 있어서,
    상기 디지털 서브 프레임 신호들 중 적어도 어느 세 개는 7비트의 디지털 신호 중 하위 2비트를 삭제한 5비트의 값이고,
    나머지 한 개의 크기는 상기 세 개의 서브 프레임 신호들의 크기보다 큰 평판표시장치의 구동방법.
  19. 제17항에 있어서,
    상기 디지털 서브 프레임 신호들 중 다른 두 개의 크기는 상기 어느 두 개의 크기보다 크며, 상기 다른 두 개 중 어느 하나의 크기는 다른 하나의 크기보다 큰 평판표시장치의 구동방법.
  20. 제13항에 있어서,
    상기 복수개의 디지털 서브 프레임 신호들은 상기 복수개의 디지털 서브 프레임 신호들이 나타내는 휘도와 상기 디지털 신호가 나타내는 휘도가 동일하도록, 복수개의 아날로그 서브 프레임 신호들로 변환되는 평판표시장치의 구동방법.
  21. 제13항에 있어서,
    상기 디지털 신호는 적색, 녹색, 청색 중 어느 하나 이상의 디지털 신호인 평판표시장치의 구동방법.
KR1020060119394A 2006-11-29 2006-11-29 평판표시장치 및 그 구동방법 KR20080048894A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060119394A KR20080048894A (ko) 2006-11-29 2006-11-29 평판표시장치 및 그 구동방법
US11/707,047 US8217921B2 (en) 2006-11-29 2007-02-16 Flat panel display and driving method of the same
JP2007042437A JP5035518B2 (ja) 2006-11-29 2007-02-22 平板表示装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119394A KR20080048894A (ko) 2006-11-29 2006-11-29 평판표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20080048894A true KR20080048894A (ko) 2008-06-03

Family

ID=39463219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119394A KR20080048894A (ko) 2006-11-29 2006-11-29 평판표시장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US8217921B2 (ko)
JP (1) JP5035518B2 (ko)
KR (1) KR20080048894A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385679B2 (en) 2008-12-05 2013-02-26 Samsung Electronics Co., Ltd. Apparatus and method for enhancing image base on luminance information of pixel

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581337B1 (ko) * 2009-12-01 2015-12-31 엘지디스플레이 주식회사 발광 다이오드 표시장치의 구동장치 및 구동방법
GB2553075B (en) * 2016-03-21 2019-12-25 Facebook Tech Llc A display
KR102395792B1 (ko) 2017-10-18 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN109599054B (zh) 2019-01-17 2020-05-29 硅谷数模半导体（北京）有限公司 显示面板亮度的控制方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147667A (ja) 1999-11-18 2001-05-29 Hitachi Ltd 液晶モニタ装置
JP2003015612A (ja) 2001-06-29 2003-01-17 Nec Corp 液晶ディスプレイの駆動方法、液晶表示装置及びモニタ
KR100831228B1 (ko) * 2002-01-30 2008-05-21 삼성전자주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP4064268B2 (ja) * 2002-04-10 2008-03-19 パイオニア株式会社 サブフィールド法を用いた表示装置及び表示方法
CN1705970A (zh) * 2002-08-19 2005-12-07 皇家飞利浦电子股份有限公司 视频电路
US7355577B1 (en) * 2004-05-21 2008-04-08 National Semiconductor Corporation Linear DAC in liquid crystal display column driver
KR20060014213A (ko) 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법
US7768487B2 (en) 2004-12-31 2010-08-03 Lg. Display Co., Ltd. Driving system for an electro-luminescence display device
KR101280310B1 (ko) * 2005-05-27 2013-07-01 티피오 디스플레이스 코포레이션 디스플레이 구동 방법
KR100882908B1 (ko) * 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385679B2 (en) 2008-12-05 2013-02-26 Samsung Electronics Co., Ltd. Apparatus and method for enhancing image base on luminance information of pixel

Also Published As

Publication number Publication date
US20080122873A1 (en) 2008-05-29
JP2008139810A (ja) 2008-06-19
JP5035518B2 (ja) 2012-09-26
US8217921B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP4807924B2 (ja) 液晶表示装置及びその駆動装置
JP5514894B2 (ja) 画像表示装置および画像表示方法
KR102253039B1 (ko) 영상 데이터 인코딩 장치 및 방법
US9330607B2 (en) Display device including a gray compensator and method of driving the same
CN108305578B (zh) 用于子像素渲染以及显示驱动器的系统和方法
KR20130064428A (ko) 타이밍 컨트롤러, 이를 포함하는 액정표시장치 및 이의 구동방법
KR102608216B1 (ko) 표시 장치 및 표시 시스템
KR20200089385A (ko) 표시 장치 및 표시 시스템
KR20170001885A (ko) 영상처리장치 및 영상처리방법
JP2008145880A (ja) 映像補正装置、映像補正方法、プログラム、および映像表示装置
JP2017015751A (ja) 表示パネルドライバ、表示装置及び表示パネルの駆動方法
KR20080048894A (ko) 평판표시장치 및 그 구동방법
JP2009237352A (ja) 液晶表示装置
WO2022135102A1 (zh) 显示面板的伽马调试方法和伽马调试装置
US7911431B2 (en) Liquid crystal display device and method of driving the same
KR20030083123A (ko) 평판 표시 장치 및 그 구동 방법
KR101030534B1 (ko) 액정표시장치의 구동방법 및 구동장치
JP6616628B2 (ja) 画像表示装置および画像表示方法
KR20040077157A (ko) 멀티스크린용 플라즈마 디스플레이 패널 장치
KR20050076442A (ko) 플라즈마 디스플레이 패널의 화상처리 방법
KR102509878B1 (ko) 시간분할 구동 방법 및 이를 구현하는 장치
WO2011004523A1 (ja) 表示装置および表示装置の駆動方法
US20080252650A1 (en) Organic light emitting display, driver system therfor and driving method thereof
KR100430087B1 (ko) 평판 디스플레이 패널의 구동장치 및 그 구동방법
KR100578852B1 (ko) 플라즈마 표시 장치 및 그 화상 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130425

Effective date: 20140822