KR20080043227A - 데이터 의존 만기가 있는 동적 데이터 캐시 무효화 방법 및이미지 처리 시스템 - Google Patents
데이터 의존 만기가 있는 동적 데이터 캐시 무효화 방법 및이미지 처리 시스템 Download PDFInfo
- Publication number
- KR20080043227A KR20080043227A KR1020070112076A KR20070112076A KR20080043227A KR 20080043227 A KR20080043227 A KR 20080043227A KR 1020070112076 A KR1020070112076 A KR 1020070112076A KR 20070112076 A KR20070112076 A KR 20070112076A KR 20080043227 A KR20080043227 A KR 20080043227A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- directory entry
- cache
- image processing
- processing system
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (10)
- 메모리 캐시내의 데이터를 무효화하는 방법에 있어서,상기 메모리 캐시의 제1 부분에 대응하는 제1 메모리 디렉토리 엔트리 및 상기 메모리 캐시의 제2 부분에 대응하는 제2 메모리 디렉토리 엔트리 - 상기 메모리 디렉토리 엔트리들은 상기 메모리 캐시내의 데이터에 대한 유효 어드레스 대 실제 어드레스 변환을 제공함 - 를 생성하는 단계와;분배형 시간 기반 신호의 수신시 상기 제1 메모리 디렉토리 엔트리가 무효임을 표시하도록 상기 제1 메모리 디렉토리 엔트리내의 제1 비트를 설정하는 단계와;상기 분배형 시간 기반 신호를 발생하는 단계와;상기 분배형 시간 기반 신호에 응답하여 상기 제1 및 제2 메모리 디렉토리 엔트리들의 제2 비트를 설정하는 단계와;상기 메모리 캐시의 상기 제1 부분에 대한 메모리 어드레스 변환 요청을 수신하는 단계와;상기 제1 메모리 디렉토리 엔트리내의 상기 제1 비트 및 제2 비트를 검사하여 상기 제1 메모리 디렉토리 엔트리가 무효인지를 판정하는 단계를 포함하는 데이터 무효화 방법.
- 제1항에 있어서, 상기 분배형 시간 기반 신호에 응답하여 상기 메모리 캐시의 상기 제1 부분을 무효화하는 단계와;상기 제1 메모리 디렉토리 엔트리에 대응하는 제1 메모리 위치내의 데이터를 업데이트하는 단계와;상기 제1 및 제2 메모리 디렉토리 엔트리들의 상기 제2 비트를 소거하는 단계와;상기 메모리 캐시의 상기 제1 부분에 대한 메모리 어드레스 변환 요청을 수신하는 단계와;상기 제1 메모리 디렉토리 엔트리의 상기 제1 비트 및 제2 비트를 검사하여 상기 제1 메모리 디렉토리 엔트리가 유효인지를 판정하는 단계를 더 포함하는 데이터 무효화 방법.
- 제2항에 있어서, 상기 메모리 캐시의 상기 제1 부분이 무효인지 판정하는 단계와;상기 제1 메모리 위치로부터 상기 데이터를 회수하는 단계와;상기 데이터를 상기 메모리 캐시의 상기 제1 부분에 배치하는 단계를 더 포함하는 데이터 무효화 방법.
- 제1항에 있어서, 상기 메모리 캐시의 상기 제2 부분에 대한 메모리 어드레스 변환 요청을 수신하는 단계와;상기 제2 메모리 엔트리의 상기 제1 비트 및 상기 제2 메모리 엔트리의 상기 제2 비트를 검사하여 상기 제2 메모리 디렉토리 엔트리가 유효인지를 판정하는 단 계를 더 포함하고, 상기 제2 메모리 엔트리의 상기 제1 비트는, 상기 분배형 시간 기반 신호의 수신시 상기 제2 메모리 엔트리가 유효로 간주되어야 하는지를 표시하는 것인 데이터 무효화 방법.
- 제1항에 있어서, 상기 분배형 시간 기반 신호는 이미지 처리 시스템의 프레임 리프레시 빈도에 따라 주기적으로 발생되는 것인 데이터 무효화 방법.
- 제1항에 있어서, 분배형 시간 기반 신호는 적어도 하나의 메모리 캐시를 각각 갖는 복수의 다중 코어 처리 소자에 분배되는 것인 데이터 무효화 방법.
- 제1항에 있어서, 상기 메모리 캐시의 상기 제1 부분내에 동적 공간 색인이 저장되고 상기 메모리 캐시의 상기 제2 부분에 정적 공간 색인이 저장되는 데이터 무효화 방법.
- 실행되었을 때 소정의 연산을 수행하는 프로그램을 포함하는 컴퓨터 판독가능 매체에 있어서, 상기 소정의 연산은,메모리 캐시의 제1 부분에 대응하는 제1 메모리 디렉토리 엔트리 및 상기 메모리 캐시의 제2 부분에 대응하는 제2 메모리 디렉토리 엔트리 - 상기 메모리 디렉토리 엔트리들은 상기 메모리 캐시내의 데이터에 대한 유효 어드레스 대 실제 어드레스 변환을 제공함 - 를 생성하는 동작과;분배형 시간 기반 신호의 수신시 상기 제1 메모리 디렉토리 엔트리가 무효임을 표시하도록 상기 제1 메모리 디렉토리 엔트리내의 제1 비트를 설정하는 동작과;상기 분배형 시간 기반 신호를 발생하는 동작과;상기 분배형 시간 기반 신호에 응답하여 상기 제1 및 제2 메모리 디렉토리 엔트리들의 제2 비트를 설정하는 동작과;상기 메모리 캐시의 상기 제1 부분에 대한 메모리 어드레스 변환 요청을 수신하는 동작과;상기 제1 메모리 디렉토리 엔트리내의 상기 제1 비트 및 제2 비트를 검사하여 상기 제1 메모리 디렉토리 엔트리가 무효인지를 판정하는 동작을 포함하는 것인 컴퓨터 판독가능 매체.
- 이미지 처리 시스템에 있어서,제1 처리 소자에 결합되고 주기적인 분배형 시간 기반 신호를 발생하도록 구성된 프레임 리프레시 타이머 회로와;적어도 제1 부분 및 제2 부분이 있는 메모리 캐시와;상기 메모리 캐시의 상기 제1 부분 내의 데이터에 대한 유효 어드레스 대 실제 어드레스 변환을 제공하는 제1 디렉토리 엔트리 및 상기 메모리 캐시의 상기 제2 부분 내의 데이터에 대한 유효 어드레스 대 실제 어드레스 변환을 제공하는 제2 디렉토리 엔트리를 적어도 포함하는 메모리 디렉토리를 포함하고,상기 처리 소자는, 상기 제1 디렉토리 엔트리내의 분배형 시간 기반 신호 비 트상에서 무효 메모리 엔트리를 설정하고; 상기 분배형 시간 기반 신호의 수신시 적어도 상기 제1 디렉토리 엔트리 및 상기 제2 디렉토리 엔트리내에 수신된 분배형 시간 기반 신호 비트를 설정하고; 상기 메모리 캐시의 상기 제1 부분에 위치된 데이터에 대한 메모리 어드레스 변환 요청을 수신하고; 상기 분배형 시간 기반 신호 비트상의 무효 메모리 엔트리를 상기 수신된 분배형 시간 기반 신호 비트와 비교하여 상기 제1 메모리 디렉토리 엔트리가 무효인지를 판정하도록 구성된 것인 이미지 처리 시스템.
- 제9항에 있어서, 상기 프레임 리프레시 타이머 회로는 제2 처리 소자에 더 결합된 것인 이미지 처리 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/559,090 US7836258B2 (en) | 2006-11-13 | 2006-11-13 | Dynamic data cache invalidate with data dependent expiration |
US11/559090 | 2006-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080043227A true KR20080043227A (ko) | 2008-05-16 |
KR100961736B1 KR100961736B1 (ko) | 2010-06-10 |
Family
ID=39370540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070112076A KR100961736B1 (ko) | 2006-11-13 | 2007-11-05 | 데이터 의존 만기가 있는 동적 데이터 캐시 무효화 방법 및이미지 처리 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7836258B2 (ko) |
JP (1) | JP4954005B2 (ko) |
KR (1) | KR100961736B1 (ko) |
CN (1) | CN101183339B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150114767A (ko) * | 2014-04-02 | 2015-10-13 | 삼성전자주식회사 | 멀티 프레임들의 동일한 영역을 연속으로 렌더링하는 방법 및 장치 |
KR20180121926A (ko) | 2016-03-28 | 2018-11-09 | 미츠비시 쇼지 푸드테크 가부시키가이샤 | 쌀밥의 품질개량용 물질 및 품질개량처리를 실시한 쌀밥의 제조방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0810205D0 (en) * | 2008-06-04 | 2008-07-09 | Advanced Risc Mach Ltd | Graphics processing systems |
US9483864B2 (en) * | 2008-12-05 | 2016-11-01 | International Business Machines Corporation | System and method for photorealistic imaging using ambient occlusion |
US9270783B2 (en) * | 2008-12-06 | 2016-02-23 | International Business Machines Corporation | System and method for photorealistic imaging workload distribution |
US8327228B2 (en) * | 2009-09-30 | 2012-12-04 | Intel Corporation | Home agent data and memory management |
JP4920775B2 (ja) * | 2010-07-08 | 2012-04-18 | 株式会社スクウェア・エニックス | 画像生成装置及び画像生成プログラム |
US9348860B2 (en) | 2011-04-12 | 2016-05-24 | Thomson Licensing | Method for encoding a mesh model, encoded mesh model and method for decoding a mesh model |
US8645752B2 (en) | 2011-11-08 | 2014-02-04 | Micron Technology, Inc. | Apparatuses and methods for operating a memory device |
GB2521227B (en) * | 2013-12-16 | 2020-11-25 | Advanced Risc Mach Ltd | Invalidation of index items for a temporary data store |
JP6274962B2 (ja) * | 2014-04-25 | 2018-02-07 | 株式会社スクウェア・エニックス | 情報処理装置、制御方法、プログラム及び記録媒体 |
CN105993003B (zh) * | 2014-07-21 | 2019-04-09 | 上海兆芯集成电路有限公司 | 转译后备缓冲器、操作转译后备缓冲器的方法以及处理器 |
GB2532495B (en) | 2014-11-21 | 2018-05-02 | Advanced Risc Mach Ltd | Graphics processing systems |
US10095431B2 (en) | 2015-06-18 | 2018-10-09 | John Edward Benkert | Device controller and method of enforcing time-based sector level security |
US10147370B2 (en) * | 2015-10-29 | 2018-12-04 | Nvidia Corporation | Variable refresh rate gamma correction |
US10353895B2 (en) * | 2015-11-24 | 2019-07-16 | Sap Se | Atomic visibility switch for transactional cache invalidation |
US11468053B2 (en) | 2015-12-30 | 2022-10-11 | Dropbox, Inc. | Servicing queries of a hybrid event index |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10915456B2 (en) * | 2019-05-21 | 2021-02-09 | International Business Machines Corporation | Address translation cache invalidation in a microprocessor |
US11269784B1 (en) * | 2019-06-27 | 2022-03-08 | Amazon Technologies, Inc. | System and methods for efficient caching in a distributed environment |
US20230215091A1 (en) | 2021-09-25 | 2023-07-06 | Intel Corporation | Apparatus and method for tree structure data reduction |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0711793B2 (ja) * | 1989-07-13 | 1995-02-08 | 株式会社東芝 | マイクロプロセッサ |
JPH06102857A (ja) * | 1992-09-18 | 1994-04-15 | Daikin Ind Ltd | フレームバッファアクセス装置 |
US5604882A (en) * | 1993-08-27 | 1997-02-18 | International Business Machines Corporation | System and method for empty notification from peer cache units to global storage control unit in a multiprocessor data processing system |
US5995107A (en) * | 1996-08-02 | 1999-11-30 | Autodesk, Inc. | Caching in a three dimensional modeling and animation system |
US6115794A (en) * | 1997-04-14 | 2000-09-05 | International Business Machines Corporation | Method and system of providing a pseudo-precise inclusivity scheme in a sectored cache memory for maintaining cache coherency within a data-processing system |
US5914730A (en) | 1997-09-09 | 1999-06-22 | Compaq Computer Corp. | System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests |
JP3889195B2 (ja) * | 1999-02-03 | 2007-03-07 | 株式会社東芝 | 画像処理装置、画像処理システムおよび画像処理方法 |
US6438671B1 (en) * | 1999-07-01 | 2002-08-20 | International Business Machines Corporation | Generating partition corresponding real address in partitioned mode supporting system |
JP4144507B2 (ja) * | 2003-10-30 | 2008-09-03 | ソニー株式会社 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
US7469318B2 (en) * | 2005-02-10 | 2008-12-23 | International Business Machines Corporation | System bus structure for large L2 cache array topology with different latency domains |
-
2006
- 2006-11-13 US US11/559,090 patent/US7836258B2/en active Active
-
2007
- 2007-09-28 JP JP2007255065A patent/JP4954005B2/ja active Active
- 2007-11-05 KR KR1020070112076A patent/KR100961736B1/ko active IP Right Grant
- 2007-11-13 CN CN2007101860630A patent/CN101183339B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150114767A (ko) * | 2014-04-02 | 2015-10-13 | 삼성전자주식회사 | 멀티 프레임들의 동일한 영역을 연속으로 렌더링하는 방법 및 장치 |
KR20180121926A (ko) | 2016-03-28 | 2018-11-09 | 미츠비시 쇼지 푸드테크 가부시키가이샤 | 쌀밥의 품질개량용 물질 및 품질개량처리를 실시한 쌀밥의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100961736B1 (ko) | 2010-06-10 |
US7836258B2 (en) | 2010-11-16 |
CN101183339B (zh) | 2010-06-02 |
CN101183339A (zh) | 2008-05-21 |
JP2008123497A (ja) | 2008-05-29 |
US20080114942A1 (en) | 2008-05-15 |
JP4954005B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100961736B1 (ko) | 데이터 의존 만기가 있는 동적 데이터 캐시 무효화 방법 및이미지 처리 시스템 | |
US7940265B2 (en) | Multiple spacial indexes for dynamic scene management in graphics rendering | |
US7893936B2 (en) | Generating efficient spatial indexes for predictably dynamic objects | |
JP5043939B2 (ja) | 3次元シーンの境界ボリュームを定めるノードを有する空間インデックスを用いる光線追跡のための操作を行なうプログラムを含むコンピュータ可読媒体及びシステム | |
US7773087B2 (en) | Dynamically configuring and selecting multiple ray tracing intersection methods | |
CN113781626B (zh) | 遍历在射线追踪中使用的数据的技术 | |
US8022950B2 (en) | Stochastic culling of rays with increased depth of recursion | |
US8085267B2 (en) | Stochastic addition of rays in a ray tracing image processing system | |
US8018453B2 (en) | Deferred acceleration data structure optimization for improved performance | |
US8004518B2 (en) | Combined spatial index for static and dynamic objects within a three-dimensional scene | |
US8139060B2 (en) | Ray tracing image processing system | |
US7782318B2 (en) | Method for reducing network bandwidth by delaying shadow ray generation | |
US7719532B2 (en) | Efficient and flexible data organization for acceleration data structure nodes | |
US8284195B2 (en) | Cooperative utilization of spatial indices between application and rendering hardware | |
US7996621B2 (en) | Data cache invalidate with data dependent expiration using a step value | |
US8339398B2 (en) | Integrated acceleration data structure for physics and ray tracing workload | |
US8248402B2 (en) | Adaptive ray data reorder for optimized ray temporal locality | |
US20080122838A1 (en) | Methods and Systems for Referencing a Primitive Located in a Spatial Index and in a Scene Index | |
US7688320B2 (en) | Methods and systems for texture prefetching based on a most recently hit primitive algorithm | |
US8826299B2 (en) | Spawned message state determination | |
US20080192051A1 (en) | Expanding Empty Nodes in an Acceleration Data Structure | |
US8102389B2 (en) | Box casting using an integrated acceleration data structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130425 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140425 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150427 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160427 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170426 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180427 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190508 Year of fee payment: 10 |