KR20080043033A - Method for manufacturing flash memory device - Google Patents
Method for manufacturing flash memory device Download PDFInfo
- Publication number
- KR20080043033A KR20080043033A KR1020060111540A KR20060111540A KR20080043033A KR 20080043033 A KR20080043033 A KR 20080043033A KR 1020060111540 A KR1020060111540 A KR 1020060111540A KR 20060111540 A KR20060111540 A KR 20060111540A KR 20080043033 A KR20080043033 A KR 20080043033A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etch stop
- flash memory
- memory device
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 240000006162 Chenopodium quinoa Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도1은 종래기술에 의한 플래시 메모리 장치의 제조방법을 나타내는 공정단면도.1 is a process cross-sectional view showing a method of manufacturing a flash memory device according to the prior art.
도2와 도3은 도1에 도시된 종래기술에 의한 플래시 메모리 장치의 제조방법의 문제점을 나타내는 전자현미경사진.2 and 3 are electron micrographs showing the problems of the manufacturing method of the flash memory device according to the prior art shown in FIG.
도4는 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 제조방법을 나타내는 공정단면도.4 is a process cross-sectional view showing a method of manufacturing a flash memory device according to the preferred embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
42 : 게이트 하드마스크 43 : 완충막42: gate hard mask 43: buffer film
44 : 실리콘질화막 44 silicon nitride film
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 플래시 메모리 장치의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a flash memory device.
플래시 메모리 소자는 전원 공급이 중단되더라도 저장된 데이터가 지워지지 않는 메모리 소자이다. 이러한 플래시 메모리 소자는 노아형 플래시 메모리 소자와 낸드형 플래시 메모리 소자로 구분할 수 있다. The flash memory device is a memory device in which stored data is not erased even when power supply is interrupted. Such flash memory devices may be classified into quinoa flash memory devices and NAND flash memory devices.
최근에는 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 플래시 메모리 장치의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라 함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다. Recently, there is an increasing demand for a flash memory device that can be electrically programmed and erased and that does not require a refresh function to rewrite data at regular intervals. In order to develop a large-capacity memory device capable of storing a large amount of data, researches on a high integration technology of the memory device have been actively conducted. Here, the program refers to an operation of writing data to a memory cell, and the erasing refers to an operation of removing data written to the memory cell.
현재, 60nm급 낸드 플래시 메모리 소자의 플로팅 게이트 형성방법은 액티브 영역(active region)과 플로팅 게이트 간의 중첩 마진(overlay margin)의 감소에 따라 ASA-STI(Advanced Self Aligned Shallow Trench Isolation) 공정을 적용하고 있다. Currently, the floating gate forming method of a 60nm-class NAND flash memory device employs an ASA-STI (Advanced Self Aligned Shallow Trench Isolation) process according to a reduction in the overlay margin between the active region and the floating gate. .
도1은 종래기술에 의한 플래시 메모리 장치의 제조방법을 나타내는 공정단면도이다.1 is a process cross-sectional view showing a method of manufacturing a flash memory device according to the prior art.
도1에 도시된 바와 같이, 종래기술에 의한 플래시 메모리 장치의 제조방법은 먼저, 기판(10)에 각종 웰(11,12,13,14,15)을 형성하고, 정션영역(16)을 형성한다. 이어서, 게이트 패턴을 형성한다. 게이트 패턴은 플로팅게이트를 위한 폴리실리콘막(17)과, ONO막으로 형성하는 유전체막(18)과, 컨트롤게이트를 위한 폴리실리콘막(19)과, 게이트 하드마스크막(20)이 적층된 형태로 형성된다. 게이트 하드마스크막(20)으로는 TEOS막을 주로 사용한다.As shown in FIG. 1, in the method of manufacturing a flash memory device according to the related art, first,
셀영역의 데이터를 저장하기 위한 모스트랜지스터가 아닌 경우에는 컨트롤게이트와 플로팅게이트를 형성하지 않기 때문에 폴리실리콘막(19)와 폴리실리콘막(17)을 전기적으로 연결시킨다.If the transistor is not a MOS transistor for storing data in the cell region, the control gate and the floating gate are not formed, so that the
이어서 게이트 패턴상에 완충막으로 실리콘산화막(23)을 형성하고, 그 상부에 식각정지막 역할을 하게 되는 실리콘질화막(24)을 형성한다.Subsequently, a
이어서, 기판에 형성된 패턴을 충분히 덮을 수 있도록 절연막(25)을 형성한다. 이어서 감광막 패턴을 이용하여 절연막(25)을 선택적으로 식각하여, 기판에 형성된 정션영역과 전기적으로 접속될 콘택플러그 형성을 위한 콘택홀을 형성한다.Next, the
이 식각공정에서 실리콘질화막(24)이 식각정지막 역할을 한다. 또한, 완충막(23)은 실리콘질화막(24)과 그 하부의 막 사이에 생기는 스트레스를 방지하지 위한 막이다.In this etching process, the
한편, 플래시 메모리 장치가 점점 더 고집적화되면서, 디자인룰이 점점 저 작아지고 있다. 따라서 게이트 패턴과 게이트 패턴의 사이에 공간도 점점 더 좁아지고 있다. 따라서 콘택플러그를 위해 형성해야 하는 콘택홀의 폭도 점점 더 좁아지고 있기 때문에, 기판에 형성된 정션영역을 노출시키는 콘택홀을 안정적으로 형성하기가 점점 더 어려워지고 있다. On the other hand, as flash memory devices become more and more integrated, design rules become smaller and smaller. Therefore, the space between the gate pattern and the gate pattern is also getting narrower. Therefore, since the width of the contact hole to be formed for the contact plug is getting narrower, it is increasingly difficult to stably form the contact hole exposing the junction region formed in the substrate.
이를 해결하기 위한 한가지 방법으로, 식각정지막으로 사용되는 실리콘질화막(24)의 두께를 줄여 콘택홀을 형성하기 위한 마진을 확보하고 있다. 예를 들어 이전에는 약 500Å 정도 실리콘질화막(24)을 형성하였다면, 최근에는 200Å 정도의 두께로 형성하는 것이다.As one method for solving this problem, a margin for forming a contact hole is secured by reducing the thickness of the
실리콘질화막(24)의 두께가 줄어듦으로서, 콘택홀을 형성하기 위한 마진은 증가하였지만, 다른 영역에서 문제가 생기고 있다. 게이트 패턴의 상부에 형성된 실리콘질화막이 일부 제거되어, 이 제거된 곳을 통해 후속공정에서 사용되는 불순물이 게이트 패턴의 내부로 침투하여 플래시 메모리 장치의 동작특성을 변화시키는 것이다.As the thickness of the
수소, 수분등의 불순물이 게이트 패턴의 하부로 침투하여 모스트랜지스터의 문턱전압을 변화시키는 것이다. 실리콘질화막(24)의 두께를 줄임으로서, 불순물이 기판쪽으로 침투하더라도 제조공정상 에러가 발견되지 않고, 최종 제조된 플래시 메모리의 로직동작도 문제가 생기지 않을수도 있다. 그러나, 이 플래시 메모리 장치를 테스트시켜 보면, 일정한 동작시점부터 문턱전압이 급격하게 변하여 플래시 메모리 장치로서 제대로 동작하지 못하는 문제가 생긴다. 이는 수소, 수분등의 불순물이 게이트 패턴의 하부로 침투하여, 셀 트랜지스터의 문턱전압의 변동에 영항을 주기 때문이다.Impurities such as hydrogen and moisture penetrate under the gate pattern to change the threshold voltage of the MOS transistor. By reducing the thickness of the
도2와 도3은 도1에 도시된 종래기술에 의한 플래시 메모리 장치의 제조방법의 문제점을 나타내는 전자현미경사진이다.2 and 3 are electron micrographs showing the problems of the manufacturing method of the flash memory device according to the prior art shown in FIG.
도2에는 수소, 수분등의 불순물이 게이트 패턴이 형성된 영역을 통해 침투되 는 것을 도시한 전자현미경사진이며, 도3은 각 다이(Die)별로 실리콘질화막이 제거되어 게이트 패턴이 부분적으로 노출되는 것을 나타내고 있는 전자현미경사진이다.FIG. 2 is an electron micrograph showing that impurities such as hydrogen and moisture penetrate through a region in which a gate pattern is formed, and FIG. 3 shows that a silicon nitride film is removed for each die to partially expose the gate pattern. It is an electron micrograph shown.
이상과 같이, 콘택홀의 공정마진을 확보하기 위해 식각정지막으로 사용되는 실리콘질화막의 두께를 줄이게 되면, 불순물이 쉽게 하부영역으로 침투하여 문제가 발생된다. 그러나, 디자인룰이 점점 줄어들고 있기 때문에 이전과 같이, 식각정지지막으로 사용되는 실리콘질화막의 두께를 이전처럼 다시 두껍게 할 수도 없다.As described above, when the thickness of the silicon nitride film used as the etch stop film is reduced to secure the process margin of the contact hole, impurities easily penetrate into the lower region, thereby causing a problem. However, as the design rules are gradually decreasing, the thickness of the silicon nitride film used as the etch stop film cannot be thickened again as before.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 식각정지막의 두께를 충분히 줄이면서도, 불순물이 게이트 패턴등으로 침투하지 못하도록 하는 플래시 메모리 장치의 제조방법을 제공함을 목적으로 한다.The present invention has been proposed to solve the above-described problem, and an object of the present invention is to provide a method of manufacturing a flash memory device that sufficiently reduces the thickness of an etch stop layer and prevents impurities from penetrating into a gate pattern.
본 발명은 기판에 하드마스크막을 상단에 다수의 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 형태를 따라 상기 하드마스크막과 같은 물질의 식각정지막을 형성하는 단계; 상기 식각정지막 상에 절연막을 형성하는 단계; 및 상기 식각정지막을 식각공정의 정지막 역할을 하도록 하여, 상기 절연막을 선택적으로 제거하는 단계를 포함하는 플래시 메모리 장치의 제조방법을 제공한다.The present invention includes forming a plurality of gate patterns on top of a hard mask film on a substrate; Forming an etch stop layer of a material such as the hard mask layer along the gate pattern; Forming an insulating film on the etch stop film; And selectively removing the insulating layer by using the etch stop layer to serve as a stop layer of an etching process.
본 발명은 식각정지막으로 사용되는 실리콘질화막의 두께를 줄인 것 때문에 후속 SAC 공정에서, 실리콘질화막의 일부가 제거되어, 게이트 패턴등으로 불순물이 침투하는 것을 방지하기 위해, 게이트 패턴의 상단에 하드마스크막으로 주로 TEOS 막으로 하던 사용하던 것을 실리콘질화막으로 사용하고, 식각정지막의 완충막으로 사용하던 산화막을 SION막으로 사용하는 것을 핵심적 특징으로 한다.The present invention reduces the thickness of the silicon nitride film used as the etch stop film, so that in the subsequent SAC process, a part of the silicon nitride film is removed to prevent impurities from penetrating into the gate pattern. The key feature is that the silicon nitride film used as the TEOS film is mainly used as the film, and the oxide film used as the buffer film for the etch stop film is used as the SION film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도4는 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 제조방법을 나타내는 공정단면도이다.4 is a process cross-sectional view illustrating a method of manufacturing a flash memory device according to an exemplary embodiment of the present invention.
도4를 참조하여 살펴보면, 본 실시예에 따른 플래시 메모리 장치의 제조방법은 먼저, 기판(30)에 각종 웰(31,32,33,34,35)을 형성하고, 정션영역(36)을 형성한다. 이어서, 게이트 패턴을 형성한다. 게이트 패턴은 플로팅게이트를 위한 폴리실리콘막(37)과, ONO막으로 형성하는 유전체막(38)과, 컨트롤게이트를 위한 폴리실리콘막(39)와, 게이트 하드마스크막(30)이 적층된 형태로 형성된다. 게이트 하드마스크막(20)으로는 실리콘질화막을 사용한다.Referring to FIG. 4, in the method of manufacturing a flash memory device according to the present embodiment, first,
셀영역의 데이터를 저장하기 위한 모스트랜지스터가 아닌 경우에는 컨트롤게이트와 플로팅게이트를 형성하지 않기 때문에 폴리실리콘막(39)와 폴리실리콘막(37)을 전기적으로 연결시킨다.If the transistor is not a MOS transistor for storing data in the cell region, the control gate and the floating gate are not formed, so that the
이어서 게이트 패턴상에 완충막으로 SION(33)을 형성하고, 그 상부에 식각정지막 역할을 하게 되는 실리콘질화막(44)을 형성한다. 실리콘질화막(44)은 200Å 의 플라즈마 인핸스드 실리콘질화막으로 형성한다. SION(33)의 두께는 100±10Å 범위로 한다. 특히, SION(33)는 플라즈마 인핸스드(PE)-SION로 형성한다.Subsequently, a
이어서, 기판에 형성된 패턴을 충분히 덮을 수 있도록 절연막(55)을 산화막계열로 형성한다. 바람직하게는 절연막(45)은 HDP막을 이용하여 6000±600Å으로 형성한다.Next, the insulating film 55 is formed of an oxide film series so as to sufficiently cover the pattern formed on the substrate. Preferably, the
이어서 감광막 패턴을 이용하여 절연막(25)을 선택적으로 식각하여, 기판에 형성된 정션영역과 전기적으로 접속될 콘택플러그 형성을 위한 콘택홀을 형성한다.Subsequently, the
이 식각공정에서 실리콘질화막(44)이 식각정지막 역할을 한다. 또한, 완충막(43)은 실리콘질화막(44)과 그 하부의 막 사이에 생기는 스트레스를 방지하지 위한 막이다.In this etching process, the
전술한 바와 같이, 실리콘질화막(44)은 식각정지막 역할을 하기 때문에, 두껍게 형성할 수록 공정중에 식각정지 역할을 잘하게 된다. 그러나, 플래시 장치의 고집적화에 따른 콘택홀의 폭이 좁아져 실리콘질화막(44)의 두께가 너무 두껍게 되면, 기판이 노출되는 콘택홀을 형성할 수 조차 없게 된다.As described above, since the
따라서 실리콘질화막(44)을 500Å 정도 형성하던 것을 최근에는 200Å 정도로 형성하고 있다. 이러다 보니 실리콘질화막(44)이 군데 군데 쉽게 제거되어, 이 제거된 곳을 통해 수소, 수분등의 불순물이나, 후속공정에서의 플라즈마 처리로 인한 데미지가 기판까지 침투하게 된다.Therefore, the
본 발명에서는 이를 해결하기 위해, 게이트 패턴의 상단부분에 형성되는 게이트 하드마스크막으로 TEOS막을 사용하지 않고, 실리콘질화막을 600Å 정도 형성 한다. 또한, 식각정지막으로 형성하는 실리콘질화막과 그 하부막과의 스트레스를 방지하기 위한 완충막으로 실리콘산화막을 사용하지 않고, 100Å 정도의 SION막을 사용한다.In the present invention, in order to solve this problem, a silicon nitride film is formed at about 600 않고 without using the TEOS film as the gate hard mask film formed on the upper portion of the gate pattern. In addition, a silicon oxide film is used as a buffer film to prevent stress between the silicon nitride film formed of the etch stop film and the lower film thereof, and a SION film of about 100 GPa is used.
이렇게 완충막으로 SION막을 사용하고, 게이트 하드마스크로 실리콘질화막을 사용함으로써, 식각정지막으로 사용된 실리콘질화막이 일부 제거되더라도, 그 하단에 게이트 하드마스크인 실리콘질화막을 노출되므로, 수분, 수소등의 불순물이 게이트 패턴의 하단에 침투되는 것을 방지할 수 있다. 즉, 식각정지막과 같은 물질의 하드마스크막을 게이트 패턴의 상단에 형성시킴으로서, 불순물의 침투를 효과적으로 막을 수 있는 것이다.By using the SION film as the buffer film and the silicon nitride film as the gate hard mask, even if some of the silicon nitride film used as the etch stop film is removed, the silicon nitride film as the gate hard mask is exposed at the bottom thereof. Impurities can be prevented from penetrating the bottom of the gate pattern. That is, by forming a hard mask film of a material such as an etch stop film on the top of the gate pattern, it is possible to effectively prevent the penetration of impurities.
또한, 콘택홀을 형성하는 공정등 게이트 패턴을 형성하고 난 뒤, 후속 산화막 계열로된 절연막(45)을 제거하는 공정에서 질화막에 대한 선택비가 높은 공정첨가제를 사용할 수 있다.In addition, a process additive having a high selectivity to a nitride film may be used in a process of forming a contact pattern and then removing an insulating
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명에 의해서, 플래시 메모리 장치의 제조공정에 있어서, 게이트 패턴 하부로 불순물이 침투되는 것을 방지할 수 있어, 최종조제된 소자의 동작 신뢰성을 향상시킬 수 있다.According to the present invention, impurities can be prevented from penetrating into the lower portion of the gate pattern in the manufacturing process of the flash memory device, and the operation reliability of the final device can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060111540A KR20080043033A (en) | 2006-11-13 | 2006-11-13 | Method for manufacturing flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060111540A KR20080043033A (en) | 2006-11-13 | 2006-11-13 | Method for manufacturing flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080043033A true KR20080043033A (en) | 2008-05-16 |
Family
ID=39661568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060111540A KR20080043033A (en) | 2006-11-13 | 2006-11-13 | Method for manufacturing flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080043033A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110649028A (en) * | 2018-06-26 | 2020-01-03 | 台湾积体电路制造股份有限公司 | Method for improving filling window, integrated circuit and forming method thereof |
| KR20200001436A (en) * | 2018-06-26 | 2020-01-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method to improve fill-in window for embedded memory |
-
2006
- 2006-11-13 KR KR1020060111540A patent/KR20080043033A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110649028A (en) * | 2018-06-26 | 2020-01-03 | 台湾积体电路制造股份有限公司 | Method for improving filling window, integrated circuit and forming method thereof |
| KR20200001436A (en) * | 2018-06-26 | 2020-01-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method to improve fill-in window for embedded memory |
| US10784270B2 (en) | 2018-06-26 | 2020-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to improve fill-in window for embedded memory |
| US10868026B2 (en) | 2018-06-26 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to improve fill-in window for embedded memory |
| CN110649028B (en) * | 2018-06-26 | 2022-03-04 | 台湾积体电路制造股份有限公司 | Method for improving filling window, integrated circuit and forming method thereof |
| US11488971B2 (en) | 2018-06-26 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory with improved fill-in window |
| US11943921B2 (en) | 2018-06-26 | 2024-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory with improved fill-in window |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763928B2 (en) | Multi-time programmable memory | |
| JP2006286788A (en) | Semiconductor apparatus and its manufacturing method | |
| US7851350B2 (en) | Semiconductor device and method of forming contact plug of semiconductor device | |
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| KR100771805B1 (en) | Method of manufacturing a flash memory device | |
| US20090068829A1 (en) | Method of manufacturing semiconductor device | |
| KR20090036832A (en) | Nonvolatile memory device and method of manufacturing the same | |
| US7572702B2 (en) | Split gate type non-volatile memory device | |
| KR20080043033A (en) | Method for manufacturing flash memory device | |
| KR20080030219A (en) | Method of manufacturing flash memory device | |
| KR20080039098A (en) | Method for manufacturing nand type flash memory device | |
| US8143160B2 (en) | Method of forming a contact plug of a semiconductor device | |
| KR100600955B1 (en) | Nonvolatile memory device cell and method for manufacturing the same | |
| KR20070064763A (en) | Method of forming a semiconductor device | |
| KR100875058B1 (en) | Method of forming contact hole in a semiconductor device | |
| KR100639466B1 (en) | Method for forming insulating layer filling gate gap in flash memory device | |
| KR100939409B1 (en) | Method of forming damascene pattern in semiconductor device | |
| KR20060019074A (en) | Method of manufacturing a flash memory device | |
| KR20080030308A (en) | Semiconductor memory device and method for manufacturing the same | |
| KR20080029021A (en) | Method of forming a trench | |
| KR20100010738A (en) | Flash memory device and fabricating method the same | |
| KR20090052068A (en) | Method of forming contact plug in semiconductor device | |
| US20080220605A1 (en) | Method of manufacturing flash memory device | |
| KR20080030252A (en) | Method of manufacturing flash memory device | |
| KR20040106664A (en) | Method for fabricating NOR flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |