KR20080041889A - 반도체 제조 장치 - Google Patents
반도체 제조 장치 Download PDFInfo
- Publication number
- KR20080041889A KR20080041889A KR1020060110060A KR20060110060A KR20080041889A KR 20080041889 A KR20080041889 A KR 20080041889A KR 1020060110060 A KR1020060110060 A KR 1020060110060A KR 20060110060 A KR20060110060 A KR 20060110060A KR 20080041889 A KR20080041889 A KR 20080041889A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- chamber
- electrode
- electrode unit
- unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 238000004140 cleaning Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 230000003213 activating effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
특정한 공정이 이루어지는 챔버를 구비하는 반도체 제조 장치에 관하여 개시한다.
본 발명에 따른 반도체 제조 장치는 제1전극부, 제1전원부, 제2전극부 및 제2전원부를 구비한다. 상기 제1전극부는 상기 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다.
반도체 제조 공정, 챔버, 클리닝
Description
도 1은 본 발명에 따른 반도체 제조 장치의 일실시예를 나타낸다.
도 2는 본 발명에 따른 반도체 제조 장치의 다른 일실시예를 나타낸다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 챔버 10a : 챔버 내부벽
20 : 샤워헤드 30 : 히터
100,200 : 반도체 제조 장치 110 : 제1전극부
120 : 제1전원부 130 : 제2전극부
140 : 제2전원부 150 : 절연체부
220 : 제1스위치 240 : 제2스위치
본 발명은 반도체 제조 장치에 관한 것으로, 더욱 상세하게는 공정이 진행되는 동안 사용되는 전극 외에, 챔버 내부를 클리닝할 때만 사용되는 전극이 더 구비된 반도체 제조 장치에 관한 것이다.
종래의 일반적인 반도체 제조 장치는 샤워헤드가 상부에 위치하고, 히터가 내부에 위치하는 챔버를 구비하여, 챔버 내부에서 특정한 공정이 수행된다. 여기서, 샤워헤드에는 플라즈마를 발생시킬 수 있는 전극이 장착되어 있는 것이 일반적이다.
CVD 공정의 예를 들면, CVD 공정에는 증착 공정과 클리닝 공정을 필요로 한다.
그러나, 종래의 반도체 제조 장치는, 챔버 내부의 클리닝 공정시에도 증착 공정에서 이용되는 전극에 의해 클리닝 가스를 플라즈마 상태로 만들기 때문에 히터 하부와 같은 영역에는 클리닝 효율이 떨어지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 챔버 내부의 클리닝 시에, 히터 하부에도 클리닝의 효율을 높일 수 있는 반도체 제조 장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 반도체 제조 장치의 일실시예는, 제1전극부, 제1전원부, 제2전극부 및 제2전원부를 구비한다.
상기 제1전극부는 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 반도체 제조 장치의 다른 일실시예는, 제1전극부, 제1전원부, 제2전극부, 제2전원부, 절연체부, 제1스위치 및 제2스위치를 구비한다.
상기 제1전극부는 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다. 상기 절연체부는 상기 제2전극부 및 상기 챔버 내부벽 사이에 위치한다. 상기 제1스위치는 상기 제1파워를 스위칭한다. 상기 제2스위치는 제2파워를 스위칭한다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명에 따른 반도체 제조 장치의 일실시예를 나타낸다.
도 1을 참조하면, 반도체 제조 장치(100)는 제1전극부(110), 제1전원부(120), 제2전극부(130) 및 제2전원부(140)를 구비한다.
상기 제1전극부(110)는 챔버(10) 상부에 위치하는 샤워헤드(20)에 장착된다.
제1전원부(120)는 챔버(10) 외부에 위치하며, 제1전극부(110)에 제1파워를 인가한다. 제1전원부(120)가 필요없는 경우도 있다. 예를 들면, ALD 공정에서는 원자층 증착시 플라즈마를 필요로 하지 않기 때문에, 제1전원부(120)가 없을 수도 있다.
제2전극부(130)는 챔버(10) 내부벽(10a)에 장착되는데, 챔버(10) 내부에 위치하는 히터(30)의 높이 이하로 장착된다.
제2전원부(140)는 제1전극부(110) 및 제2전극부(130)에 제2파워를 인가한다.
제2전극부(130) 및 챔버(10) 내부벽(10a) 사이에 절연체부(150)가 더 포함될 수 있다. 이때 절연체부(150)는 제2전극부(130)의 그라운드(GND)가 된다. 따라서, 절연체부(150)로 제2전극부(130)와 챔버 내부벽(10a)을 절연(insulation)시킴으로써, 제2전극부(130)에 제2파워가 인가될 때, 챔버 내부벽(10a)에 미치는 파워의 영향을 차단할 수 있다.
제1전원부(120)는, 챔버(10) 내부에서 공정을 진행하는 동안에만 제1파워를 제1전극부(110)에 인가한다. 반면, 제2전원부(140)는, 챔버(10) 내부에서 클리닝을 진행하는 동안에만 제2파워를 제1전극부(110) 및 제2전극부(130)에 인가한다.
CVD 공정의 예를 들면, 웨이퍼에 전구체를 증착하는 동안에는 제1전원부(120)에서 제1파워가 제1전극부(110)에 인가되지만, 증착이 끝난 후 챔버 내부를 클리닝하는 동안에는 제2전원부(140)에서 제2파워가 제1전극부(110) 및 제2전극부(130)에 인가된다.
결국, 상기 제1전극부(110)에는 공정이 진행되는 동안에는 제1파워가 인가되고, 클리닝이 진행되는 동안에는 제2파워가 인가되지만, 상기 제2전극부(110)에는 클리닝이 진행되는 동안에만 제2파워가 인가된다.
특히, 본 발명에 따른 반도체 제조 장치는 챔버(10) 내부의 히터(30)보다 아래에 위치하는 제2전극부(130)를 더 구비함으로써, 클리닝시 제2파워에 의해 히터(30) 아래 부분의 클리닝 효율을 높일 수 있다.
제1파워와 제2파워는 동일한 주파수를 갖는 RF 파워일 수 있다.
경우에 따라서, 클리닝 가스를 활성화하기 위한 주파수와 전구체를 활성화하 기 위한 주파수는 서로 다를 수 있으므로, 제1파워와 제2파워는 서로 다른 주파수를 갖는 파워일 수 있다.
도 2는 본 발명에 따른 반도체 제조 장치의 다른 일실시예를 나타낸다.
도 2를 참조하면, 본 실시예에서는 제1스위치(220) 및 제2스위치(240)를 더 구비한다.
제1스위치(220)는 제1파워를 스위칭한다. 제1파워는 챔버(10) 내부에서 공정을 진행하는 동안에만 필요하므로, 제1스위치(220)는 챔버(10) 내부에서 공정을 진행하는 동안에만 턴 온(Turn-On) 된다.
반면, 제2스위치(240)는 제2파워를 스위칭한다. 제2파워는 챔버(10) 내부를 클리닝하는 동안에만 필요하므로, 제2스위치(240)는 챔버(10) 내부에서 클리닝을 진행하는 동안에만 턴 온 된다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
상술한 바와 같이, 본 발명에 따른 반도체 제조 장치는 히터보다 낮은 위치에서 챔버 내부의 클리닝 동안에만 이용되는 별도의 전극부를 구비함으로써, 챔버 내부의 클리닝시 히터 아래 부분의 클리닝 효율을 높일 수 있는 장점이 있다.
Claims (9)
- 특정한 공정이 이루어지는 챔버를 구비하는 반도체 장치에 있어서,상기 챔버 상부에 위치하는 샤워헤드에 장착되는 제1전극부;상기 제1전극부에 제1파워를 인가하는 제1전원부;상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착되는 제2전극부; 및상기 제1전극부 및 상기 제2전극부에 제2파워를 인가하는 제2전원부를 구비하는 것을 특징으로 하는 반도체 제조 장치.
- 제1항에 있어서,상기 제2전극부 및 상기 챔버 내부벽 사이에 위치하는 절연체부를 더 구비하는 것을 특징으로 하는 반도체 제조 장치.
- 제1항에 있어서, 상기 제2전원부는,상기 챔버 내부에서 클리닝을 진행하는 동안에만 상기 제2파워를 인가하는 것을 특징으로 하는 반도체 제조 장치.
- 제1항에 있어서, 상기 제2파워는,상기 제1파워와 동일한 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제 조 장치.
- 제1항에 있어서, 상기 제2파워는,상기 제1파워와 다른 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.
- 특정한 공정이 이루어지는 챔버를 구비하는 반도체 장치에 있어서,상기 챔버 상부에 위치하는 샤워헤드에 장착되는 제1전극부;상기 제1전극부에 제1파워를 인가하는 제1전원부;상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착되는 제2전극부;상기 제1전극부 및 상기 제2전극부에 제2파워를 인가하는 제2전원부;상기 제2전극부 및 상기 챔버 내부벽 사이에 위치하는 절연체부;상기 제1파워를 스위칭하는 제1스위치; 및상기 제2파워를 스위칭하는 제2스위치를 구비하는 것을 특징으로 하는 반도체 제조 장치.
- 제6항에 있어서,상기 제1스위치는, 상기 챔버 내부에서 공정을 진행하는 동안에만 턴 온(Turn-On) 되고,상기 제2스위치는, 상기 챔버 내부에서 클리닝을 진행하는 동안에만 턴 온 되는 것을 특징으로 하는 반도체 제조 장치.
- 제6항에 있어서, 상기 제2파워는,상기 제1파워와 동일한 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.
- 제6항에 있어서, 상기 제2파워는,상기 제1파워와 다른 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060110060A KR101250356B1 (ko) | 2006-11-08 | 2006-11-08 | 반도체 제조 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060110060A KR101250356B1 (ko) | 2006-11-08 | 2006-11-08 | 반도체 제조 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080041889A true KR20080041889A (ko) | 2008-05-14 |
KR101250356B1 KR101250356B1 (ko) | 2013-04-05 |
Family
ID=39648836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060110060A KR101250356B1 (ko) | 2006-11-08 | 2006-11-08 | 반도체 제조 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101250356B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9157730B2 (en) | 2012-10-26 | 2015-10-13 | Applied Materials, Inc. | PECVD process |
US10128118B2 (en) | 2012-09-26 | 2018-11-13 | Applied Materials, Inc. | Bottom and side plasma tuning having closed loop control |
US10774423B2 (en) | 2008-03-20 | 2020-09-15 | Applied Materials, Inc. | Tunable ground planes in plasma chambers |
US10790121B2 (en) | 2017-04-07 | 2020-09-29 | Applied Materials, Inc. | Plasma density control on substrate edge |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100265866B1 (ko) * | 1998-07-11 | 2000-12-01 | 황철주 | 반도체 제조장치 |
KR100825130B1 (ko) * | 2001-07-06 | 2008-04-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법 |
JP4680619B2 (ja) * | 2005-02-09 | 2011-05-11 | 株式会社アルバック | プラズマ成膜装置 |
-
2006
- 2006-11-08 KR KR1020060110060A patent/KR101250356B1/ko active IP Right Grant
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10774423B2 (en) | 2008-03-20 | 2020-09-15 | Applied Materials, Inc. | Tunable ground planes in plasma chambers |
US10128118B2 (en) | 2012-09-26 | 2018-11-13 | Applied Materials, Inc. | Bottom and side plasma tuning having closed loop control |
US10910227B2 (en) | 2012-09-26 | 2021-02-02 | Applied Materials, Inc. | Bottom and side plasma tuning having closed loop control |
US9157730B2 (en) | 2012-10-26 | 2015-10-13 | Applied Materials, Inc. | PECVD process |
US9816187B2 (en) | 2012-10-26 | 2017-11-14 | Applied Materials, Inc. | PECVD process |
US10060032B2 (en) | 2012-10-26 | 2018-08-28 | Applied Materials, Inc. | PECVD process |
US10793954B2 (en) | 2012-10-26 | 2020-10-06 | Applied Materials, Inc. | PECVD process |
US11613812B2 (en) | 2012-10-26 | 2023-03-28 | Applied Materials, Inc. | PECVD process |
US11898249B2 (en) | 2012-10-26 | 2024-02-13 | Applied Materials, Inc. | PECVD process |
US10790121B2 (en) | 2017-04-07 | 2020-09-29 | Applied Materials, Inc. | Plasma density control on substrate edge |
US11495440B2 (en) | 2017-04-07 | 2022-11-08 | Applied Materials, Inc. | Plasma density control on substrate edge |
Also Published As
Publication number | Publication date |
---|---|
KR101250356B1 (ko) | 2013-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015073096A5 (ko) | ||
US20080230008A1 (en) | Plasma species and uniformity control through pulsed vhf operation | |
KR20160102892A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
KR102340222B1 (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
KR20080094794A (ko) | 다수의 용량 및 유도 전원을 갖는 플라즈마 처리 반응기 | |
KR101697970B1 (ko) | 플라즈마 처리 장치 및 이를 이용한 챔버 세정 방법 | |
KR101250356B1 (ko) | 반도체 제조 장치 | |
KR100853626B1 (ko) | 플라즈마 증착장치 및 방법 | |
JP2006186323A (ja) | プラズマ処理装置 | |
KR102375158B1 (ko) | 증착 장치 및 그 구동 방법 | |
KR101253296B1 (ko) | 플라즈마 처리장치 | |
TW201535511A (zh) | 電漿處理裝置 | |
KR101993725B1 (ko) | 플라즈마 원자층 증착법에 의한 박막 형성방법 | |
TW200618105A (en) | Plasma chamber system and method of ashing photoresist pattern formed on substrate having low-k dielectric layer using the same | |
JP2001203189A (ja) | 半導体製造装置 | |
KR101696252B1 (ko) | 기판처리장치의 샤워헤드 어셈블리 | |
CN108878244A (zh) | 用于避免异常放电和等离子体聚集的绝缘体结构 | |
KR101855656B1 (ko) | 기판처리장치 | |
JP2009158854A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
KR101253785B1 (ko) | 기판 표면처리장치 | |
KR20040048618A (ko) | 원자층 증착 장치 | |
KR101262904B1 (ko) | 플라즈마 식각 장치 | |
KR100689847B1 (ko) | 화학기상증착장치 | |
WO2023189292A1 (ja) | プラズマ処理装置 | |
KR20040045750A (ko) | 고밀도 플라즈마식 화학기상증착장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161222 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171204 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181211 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 8 |