KR20080035282A - 박막트랜지스터 기판 및 그 제조방법 - Google Patents

박막트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080035282A
KR20080035282A KR1020060101783A KR20060101783A KR20080035282A KR 20080035282 A KR20080035282 A KR 20080035282A KR 1020060101783 A KR1020060101783 A KR 1020060101783A KR 20060101783 A KR20060101783 A KR 20060101783A KR 20080035282 A KR20080035282 A KR 20080035282A
Authority
KR
South Korea
Prior art keywords
layer
gate
thin film
source
electrode
Prior art date
Application number
KR1020060101783A
Other languages
English (en)
Inventor
진성현
민훈기
최재범
최윤석
김영일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060101783A priority Critical patent/KR20080035282A/ko
Publication of KR20080035282A publication Critical patent/KR20080035282A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

본 발명은 누설 전류 및 아웃개싱을 줄임과 아울러 제조공정을 단순화할 수 있는 박막트랜지스터 기판 및 그 제조방법이다.
본 발명에 따른 박막트랜지스터 기판의 제조방법은 절연기판 상에 게이트 전극 및 스토리지 라인을 포함하는 게이트 금속패턴이 형성되는 단계와; 상기 게이트 금속패턴 상에 게이트 절연막, 활성층 및 오믹접촉층을 포함하는 반도체층이 형성되는 단계와; 상기 게이트 절연막, 반도체층이 형성된 기판 상에 소스 및 드레인 금속패턴이 형성되는 단계와; 상기 소스 및 드레인 금속 패턴이 형성된 절연기판 상에 화소홀을 가지며 상기 반도체층을 보호하고 아웃개싱(Outgassing)과 누설 전류(Leakage Current)를 방지하는 유기막이 형성되는 단계와; 상기 화소홀을 따라 유기막 상에 형성되는 화소전극이 형성되는 단계를 포함한다.

Description

박막트랜지스터 기판 및 그 제조방법{THIN FILM TRANSISTER SUBSTRATE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명에 따른 박막트랜지스터 기판을 나타내는 평면도이다
도 2는 도 1에 도시된 Ⅰ-Ⅰ' 선을 따라 절단한 단면을 나타내는 단면도이다.
도 3a 내지 도 3e는 본 발명에 따른 박막트랜지스터 기판의 제조방법을 나타내는 단면도들이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
20 : 절연기판 40 : 게이트 전극
42 : 소스전극 44 : 드레인 전극
45 : 게이트 절연막 46 : 데이터 라인
48 : 게이트 라인 49 : 스토리지 라인
50 : 활성층 52 : 오믹 접촉층
60 : 유기막 70 : 화소전극
72 : 화소홀
본 발명은 박막트랜지스터 기판 및 그 제조방법에 관한 것으로 특히, 누설 전류 및 아웃개싱을 줄임과 아울러 제조공정을 단순화할 수 있는 박막트랜지스터 기판 및 그 제조방법이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 표시 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
이러한 액정표시장치는 컬러를 구현하는 컬러필터기판과, 박막트랜지스터가 매트릭스 형태로 이루어지며 구동신호를 구현하는 박막트랜지스터 기판을 포함한다.
종래의 박막트랜지스터 기판은 게이트 전극, 게이트 절연막, 반도체층, 소스 및 드레인 전극, 보호막, 유기막을 구비한다.
이때, 보호막은 박막트랜지스터를 보호하기 위해 형성되며 컨택화소홀를 가짐으로써 화소전극과 드레인 전극이 전기적으로 연결되도록 한다.
유기막은 보호막 상에 형성되며 고개구율 위해 보호막 상에 형성된다. 이러한 유기막은 증착하는 공정 시 고온에서 가열하면서 유기막 성분인 솔벤트를 제거하는 과정에서 아웃개싱(Outgassing)이 일어난다. 이러한 보호막 및 반도체층, 게이트 절연막, 소스 및 드레인 전극 상의 표면은 아웃개싱에 의해 손상을 입게 되어 누설 전류가 발생하게 된다. 이에 따라, 박막 트랜지스터 기판은 누설전류가 증가됨에 따라 오프전류가 증가하게 되고 소비전력이 증가하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 누설 전류 및 아웃개싱을 줄임과 아울러 제조공정을 단순화할 수 있는 박막트랜지스터 기판 및 그 제조방법이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조방법은 절연기판 상에 게이트 전극 및 스토리지 라인을 포함하는 게이트 금속패턴이 형성되는 단계와; 상기 게이트 금속패턴 상에 게이트 절연막, 활성층 및 오믹접촉층을 포함하는 반도체층이 형성되는 단계와; 상기 게이트 절연막, 반도체층이 형성된 기판 상에 소스 및 드레인 금속패턴이 형성되는 단계와; 상기 소스 및 드레인 금속 패턴이 형성된 절연기판 상에 화소홀을 가지며 상기 반도체층을 보호하고 아웃개싱(Outgassing)과 누설 전류(Leakage Current)를 방지하는 유기막이 형성되는 단계와; 상기 화소홀을 따라 유기막 상에 형성되는 화소전극이 형성되는 단계를 포함한다.
상기 유기막이 형성되는 단계에서 유기막의 물질로는 싸이클로올레핀 폴리머 수지를 이용하며, 상기 싸이클로올레핀 폴리머 수지와 솔벤트를 함께 이용한 뒤 열 경화를 통해 상기 솔벤트를 제거하여 상기 싸이클로 올레핀 폴리머 수지를 남겨 형성된다. 이때, 상기 싸이클로올레핀 폴리머 수지는 70~ 80% 함유되며, 상기 솔벤트는 20~30% 함유된다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 화소영역을 마련하는 데이터 라인 및 게이트 라인과; 상기 화소영역에 형성된 화소전극과; 상기 화소전극과 전기적으로 연결되는 소스 및 드레인 전극과; 상기 소스 및 드레인 전극과 중첩되어 형성된 게이트 전극과; 상기 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 소스 드레인 전극과 게이트 절연막 사이에 형성되며 활성층 및 오믹 접촉층을 포함하는 반도체층과; 상기 게이트 절연막과 상기 소스 및 드레인 전극, 활성층 상면에 형성되며 화소홀을 통해 상기 드레인 전극과 화소전극을 전기적으로 연결하고 아웃개싱과 누설 전류를 방지한다.
여기서, 화소전극은 데이터 라인 및 게이트 라인과 중첩되지 않도록 인접하게 형성된다.
상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들을 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대한 설명을 통해 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 도 1 내지 도 4e를 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 박막 트랜지스터 기판을 나타내는 평면도이며, 도 2는 도 1에 도시된 Ⅰ-Ⅰ' 선을 따라 절단한 단면을 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 박막트랜지스터 기판은 화소영역을 정의하는 게이트 라인(46) 및 데이터 라인(48)과, 화소영역에 형성된 화소전극(70)과, 게이트 라인(46) 및 데이터 라인(48)과, 화소전극(70)과 접속된 박막트랜지스터와, 게이트 라인(46)과 나란하게 형성된 스토리지 라인(49)과, 게이트 절연막(45)과 박막트랜지스터 상에 형성된 유기막(60)을 포함한다.
박막트랜지스터는 게이트 라인(46)에 공급되는 스캔 신호에 응답하여 데이터 라인(48)에 공급되는 데이터 신호를 화소전극(70)으로 공급한다. 이를 위하여, 박막트랜지스터는 게이트 라인(46)과 접속된 게이트 전극(40), 데이터 라인(48)과 접속된 소스전극(42), 소스전극(42)과 마주하며 화소전극(70)과 접속된 드레인 전극(44)과, 게이트 절연막(45)을 사이에 두고 게이트 전극(40)과 중첩되어 소스전극(42)과 드레인 전극(44) 사이에 채널을 형성하는 활성층(50)과 소스전극(42) 및 드레인 전극(44)과의 오믹 접촉을 위하여 활성층(50) 상에 형성된 오믹 접촉층(52)으로 구비되는 반도체층을 포함한다.
화소전극(70)은 게이트 라인(46)과 데이터 라인(48)의 교차로 정의된 화소 영역에 형성되며 유기막(60)을 관통하는 화소홀(72)을 통해 드레인 전극(44)과 접속된다. 화소전극(70)은 유기막(60)으로 인해 고개구율을 형성하기 위해 게이트 및 데이터 라인(46, 48)과 중첩되지 않도록 최대한 인접하게 형성될 수 있다.
이러한 화소전극(70)은 박막 트랜지스터로부터 공급된 데이터 신호를 충전하여 컬러필터 기판(미도시)에 형성되는 공통전극(미도시)과 전위차를 발생시키게 된다. 이 전위차에 의해 컬러필터가 형성된 컬러필터 기판과 박막 트랜지스터가 형 성된 박막트랜지스터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 광원으로부터 화소전극(70)을 경유하여 입사되는 광량을 조절하여 컬러필터 기판쪽으로 투과시키게 된다.
스토리지 캐패시터는 공통전극과 화소전극(70) 사이에 형성된 액정으로 이루어진 액정 셀이 박막 트랜지스터가 턴오프(Turn-off)되어도 전압이 유지하도록 한다. 이 스토리지 캐패시터는 화소전극(70)과 접속된 드레인 전극(44)과 스토리지 라인(49)이 게이트 절연막(45)을 사이에 두고 중첩됨으로써 형성된다. 여기서 스토리지 라인(49)은 게이트 라인(46)과 나란하게 형성되며, 스토리지 전압을 공급한다. 이러한 스토리지 라인(49)은 게이트 금속 패턴과 동일한 금속층으로 형성된다.
유기막(60)은 박막트랜지스터를 보호하고 초고개구율 구조를 구현하며 게이트 절연막(45), 소스 및 드레인 전극(42, 44), 활성층(50)이 형성된 절연기판(20) 상에 형성된다.
유기막(60)을 형성하기 위한 재질로는 유전율이 낮아 아웃개싱이 잘 발생하지 않는 올레핀계를 이용하며 바람직하게는 싸이클로올레핀계 폴리머 수지를 이용한다. 이때, 유기막(60)을 형성하기 위한 재질로는 싸이클로올레핀 폴리머 수지와 함께 물 등의 솔벤트를 이용된다. 유기막의 성분을 이루기 위해서 싸이클로올레핀 폴리머 수지는 70~80%가 함유되며, 솔벤트는 20~30%가 함유되는 것이 바람직하다.
싸이클로올레핀 폴리머 수지와 솔벤트로 이루어진 재질은 고온에서의 열처리 등과 같은 열경화 공정을 통해 솔벤트를 증발시킨 뒤 싸이클로 올레핀 폴리머 수지 만 남아 유기막(60)이 형성된다. 이때, 싸이클로올레핀 폴리머는 솔벤트가 증발하여 제거되는 과정에서 발생하는 아웃개싱(Outgasing) 발생률이 적어 유기막(60) 하부면에 형성된 활성층(50), 소스 및 드레인 전극(44)의 표면에서의 아웃개싱 발생이 일어나지 않는다. 즉, 유기막(60)은 소스 및 드레인 전극(42, 44) 간의 사이 또는 활성층(50) 간의 사이에서의 아웃개싱이 발생이 일어나지 않아 누설 전류(leakage current)를 방지할 수 있다.
이에 따라, 유기막(60)은 누설 전류로 인한 오프 전류를 막을 수 있어 소비전력을 줄일 수 있다. 또한, 유기막(60)은 유전율이 작아 커플링 효과도 줄어들며 고개구율을 구현할 수 있다.
본 발명에 따른 박막 트랜지스터 기판은 보호막을 제거하여 제조공정이 단순화됨과 아울러 공정시간이 줄일 수 있다. 또한, 박막트랜지스터 기판은 보호막을 제거하여 보호막의 역할을 하는 싸이클로 올레핀 폴리머 수지를 이용한 유기막(60)을 사용함으로써 유전율이 작아 커플링을 줄일 수 있음과 아울러 아웃개싱을 줄여 누설전류를 방지할 수 있다.
도 3a 내지 도 3e는 본 발명에 따른 박막 트랜지스터의 제조방법을 나타내는 단면도들이다.
도 3a를 참조하면, 절연기판(20) 상에 게이트 전극(40) 및 스토리지 라인(49)을 포함하는 게이트 금속 패턴이 형성된다.
구체적으로, 유리 등의 절연기판(20) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 등과, 이들의 합금이 단일층 또는 복층 구조로 적층되어 이용된다. 이어서, 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층이 패터닝됨으로써 게이트 전극(40)과, 스토리지 라인(49)을 포함하는 게이트 금속패턴이 형성된다.
도 3b를 참조하면, 게이트 금속 패턴이 형성된 절연기판(20) 상에 게이트 절연막(45)과 반도체층이 형성된다.
구체적으로, 게이트 금속 패턴이 형성된 절연기판(20) 상에 무기 절연물질을 도포하여 게이트 절연막(45)이 형성된다. 그 게이트 절연막(45) 상에 a-Si층과 n+형 a-Si층을 순차적으로 증착한 뒤 동시에 포토리소그래피 공정 및 식각 공정을 통해 패터닝 됨으로써 활성층(50) 및 오믹 컨택층(52)이 형성된다.
도 3c를 참조하면, 활성층(50) 및 오믹 컨택층(52)이 형성된 게이트 절연막(45) 상에 소스 및 드레인 전극(42, 44)이 형성된다.
구체적으로, 반도체층이 형성된 게이트 절연막(45) 상에 소스 및 드레인 금속층을 스퍼터링 방법으로 증착시킨 뒤 포토리소그래피 공정 및 식각 공정을 통해 소스/ 드레인 전극(42, 44)을 포함하는 소스/ 드레인 금속 패턴이 형성된다. 이때, 소스/ 드레인 금속패턴을 마스크를 이용한 식각공정을 통해 노출된 오믹 콘택층이 식각됨으로써 활성층(50)이 노출된다.
도 3d를 참조하면, 소스/ 드레인 금속패턴이 형성된 절연기판(20) 상에 유기막(60)이 형성된다.
구체적으로, 소스/ 드레인 금속 패턴이 형성된 게이트 절연막(45) 상에 스핀 코팅 등과 같은 코팅 방법으로 유기물질이 증착된 뒤 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 드레인 전극(44)을 노출시키는 화소홀(72)을 가지는 유기막(60)이 형성된다. 즉, 유기막(60)은 게이트 절연막(45), 소스 및 드레인 전극(42, 44), 노출된 활성층(50) 상에 형성된다.
유기막(60)으로는 올로겐계를 이용하며 바람직하게는 싸이클로올로겐 폴리머 수지를 이용한다. 이때, 유기막(60)은 싸이클로올로겐 폴리머 수지와 함께 솔벤트를 이용한다. 보다 상세하게는 유기막(60)을 형성하기 위해 싸이클로올겐 폴리머 수지는 20~30% 함유하며 솔벤트는 70~80%를 함유한다. 이때, 유기막 패턴을 형성하기 위해 열 경화를 통해 솔벤트가 제거됨으로써 싸이클로올겐 폴리머 수지 성분만 가진 유기막(60)이 형성된다.
도 3e를 참조하면, 유기막(60) 상에 화소전극(70)이 형성된다.
구체적으로, 화소전극(70)은 유기막(60) 상에 투명 도전 물질을 스퍼터링 등과 같은 증착 방법으로 도포한 후 포토리소그래피 공정 및 식각 공정을 통해 패터닝함으로써 화소 영역에 형성되고 화소홀(72)을 통해 드레인 전극(44)과 접속된다. 여기서, 투명 도전 물질은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등을 이용한다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터 기판 및 그 제조방법은 싸이클로 올레핀 폴리머 수지를 이용한 유기막을 사용함으로써 유전율이 작아 커플링 을 줄일 수 있음과 아울러 아웃개싱을 줄여 누설전류를 방지할 수 있다.
이에 따라, 본 발명에 따른 유기막 은 아웃개싱의 양을 줄여 화질의 저하를 방지할 수 있다. 또한, 박막트랜지스터 기판은 종래의 컨택화소홀 을 가지는 보호막을 제거하여 제조공정이 단순화됨과 아울러 공정시간이 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

Claims (7)

  1. 절연기판 상에 게이트 전극 및 스토리지 라인을 포함하는 게이트 금속패턴이 형성되는 단계와;
    상기 게이트 금속패턴 상에 게이트 절연막, 활성층 및 오믹접촉층을 포함하는 반도체층이 형성되는 단계와;
    상기 게이트 절연막, 반도체층이 형성된 기판 상에 소스 및 드레인 금속패턴이 형성되는 단계와;
    상기 소스 및 드레인 금속 패턴이 형성된 절연기판 상에 화소홀을 가지며 상기 반도체층을 보호하고 아웃개싱(Outgassing)과 누설 전류(Leakage Current)를 방지하는 유기막이 형성되는 단계와;
    상기 화소홀을 따라 유기막 상에 형성되는 화소전극이 형성되는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 유기막이 형성되는 단계에서 유기막의 물질로는 싸이클로올레핀 폴리머 수지를 이용하는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 유기막이 형성되는 단계는 상기 싸이클로올레핀 폴리머 수지와 솔벤트 를 함께 이용한 뒤 열경화를 통해 상기 솔벤트를 제거하여 상기 싸이클로 올레핀 폴리머 수지를 남겨 형성되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 싸이클로올레핀 폴리머 수지는 70~ 80% 함유되며, 상기 솔벤트는 20~30% 함유되는 것을 특징으로 하는 박막트랜지스터 기판의 제조방법.
  5. 화소영역을 마련하는 데이터 라인 및 게이트 라인과;
    상기 화소영역에 형성된 화소전극과;
    상기 화소전극과 전기적으로 연결되는 소스 및 드레인 전극과;
    상기 소스 및 드레인 전극과 중첩되어 형성된 게이트 전극과;
    상기 게이트 전극을 덮도록 형성된 게이트 절연막과;
    상기 소스 드레인 전극과 게이트 절연막 사이에 형성되며 활성층 및 오믹 접촉층을 포함하는 반도체층과;
    상기 게이트 절연막과 상기 소스 및 드레인 전극, 활성층 상면에 형성되며 화소홀을 통해 상기 드레인 전극과 화소전극을 전기적으로 연결하고 아웃개싱과 누설 전류를 방지하는 유기막을 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 5 항에 있어서,
    상기 유기막은 싸이클로올레핀 폴리머(Cycloolefine Polymer) 수지로 이용하는 것을 특징으로 하는 박막트랜지스터 기판.
  7. 제 5 항에 있어서,
    화소전극은 데이터 라인 및 게이트 라인과 중첩되지 않도록 인접하게 형성되는 것을 특징으로 하는 박막트랜지스터 기판.
KR1020060101783A 2006-10-19 2006-10-19 박막트랜지스터 기판 및 그 제조방법 KR20080035282A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101783A KR20080035282A (ko) 2006-10-19 2006-10-19 박막트랜지스터 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101783A KR20080035282A (ko) 2006-10-19 2006-10-19 박막트랜지스터 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080035282A true KR20080035282A (ko) 2008-04-23

Family

ID=39574297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101783A KR20080035282A (ko) 2006-10-19 2006-10-19 박막트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080035282A (ko)

Similar Documents

Publication Publication Date Title
EP2782153B1 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20070285591A1 (en) Liquid crystal display panel and method of manufacturing the same
US20090185120A1 (en) Thin film transistor substrate and method for manufacturing the same
KR20140037782A (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
US7167217B2 (en) Liquid crystal display device and method for manufacturing the same
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
US8698994B2 (en) Liquid crystal display device including anti-corrosion layer
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
US9690146B2 (en) Array substrate, its manufacturing method, and display device
KR101350609B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7683371B2 (en) Display panel and method for manufacturing the same
CN109427874B (zh) 显示装置及其制造方法
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20080042466A (ko) 액정표시패널 및 그 제조방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR20070107206A (ko) 컬러필터 기판 및 이를 포함하는 액정 표시판
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080035282A (ko) 박막트랜지스터 기판 및 그 제조방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101279654B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination