KR20080032704A

KR20080032704A - 액정표시패널

Info

Publication number: KR20080032704A
Application number: KR1020060098232A
Authority: KR
Inventors: 김재현; 박원상; 여용석
Original assignee: 삼성전자주식회사
Priority date: 2006-10-10
Filing date: 2006-10-10
Publication date: 2008-04-16

Abstract

영상의 품질을 향상시키기 위한 액정표시패널이 개시된다. 액정표시패널은 표시 기판, 대향 기판 및 액정층을 포함한다. 표시 기판은 제1 기판 및 제1 기판 상에 형성되어 복수의 단위 화소들을 정의하는 화소 전극을 포함하며, 화소 전극은 각 단위 화소에 복수의 도메인들을 구획하는 복수의 서브 전극들을 포함한다. 대향 기판은 표시 기판 상에 배치된 제2 기판 및 제2 기판의 표시 기판과의 대향면에 형성된 공통 전극을 포함하며, 공통 전극 내에는 도메인들 중 제1 도메인의 중앙부에 대응하는 제1 홀 및 도메인들 중 제2 도메인의 중앙부와 가장자리 사이에 대응하는 제2 홀이 형성된다. 액정층은 표시 기판과 대향 기판 사이에 개재된다. 이와 같이,제2 도메인의 중앙부가 아닌 화소 전극 미형성부에 인접하도록 제2 홀을 형성함으로써, 화소 전극 미형성부와 인접한 영역에 형성되는 전기장의 세기를 크게 할 수 있다. 이에 따라, 화소 전극 미형성부에서 주로 발생하는 싱귤러 포인트에 의한 제2 도메인 내 액정 텍스처 깨짐을 억제할 수 있으므로 영상의 품질을 향상시킬 수 있다.

mPVA, 홀, singular point, 도메인, 반투과

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}

도 1은 본 발명의 실시예에 따른 액정표시패널의 평면도이다.

도 2는 도 1의 I-I'선을 따라 절단한 단면도이다

도 3은 본 발명의 다른 실시예에 따른 액정표시패널의 평면도이다.

도 4는 도 2의 II-II'선을 따라 절단한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시 기판 200 : 대향 기판

300 : 액정층 110 : 제1 투명 기판

TFT : 스위칭 소자 130 : 게이트 절연층

160 : 패시베이션층 170 : 유기 절연층

180 : 화소 전극 181 : 제1 서브 전극

182 : 제2 서브 전극 183 : 콘택 전극

본 발명은 액정표시패널에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 액정표시패널에 관한 것이다.

일반적으로, 액정표시패널은 각 화소의 구동을 스위칭 하는 박막 트랜지스터가 형성된 어레이 기판과, 공통 전극층이 형성된 대향 기판과, 두 기판 사이에 밀봉된 액정층으로 구성된다. 액정표시패널은 액정층에 전압을 인가하여, 액정표시패널의 배면으로부터 제공된 광의 투과율을 제어하는 방식으로 화상을 표시한다.

두 기판 사이에 전압이 인가되지 않을 경우 액정분자가 수직 방향으로 배열되어 블랙을 표시하는 VA(Vertical Alignment) 모드의 액정표시패널이 개발된 바 있으며, 최근에는, VA 모드의 시야각을 개선하기 위해 각각의 화소 내에 다중 도메인을 정의하는 PVA(Patterend Vertical Alignment) 모드가 개발되고 있다.

다중 도메인을 정의하는 PVA 모드의 일종인 mPVA(mobile (Patterend Vertical Alignment) 모드는 각 단위 화소를 두 개 내지 세 개의 도메인으로 구획하고, 각 도메인에 대응하는 서브 전극들로 이루어진 화소 전극을 형성한다. 또한, 각 도메인의 중앙부에 대응하는 공통 전극층에는 홀을 형성하여 각각의 도메인에 형성된 서브 전극과 전기력선을 형성한다. 이때, 상기 홀은 10㎛의 지름을 갖도록 형성되는 것이 일반적이다.

이에 따라, 액정 분자들이 재배열되어 상기 홀 주변으로부터 외곽 방향으로 액정분자들이 방사형으로 누우며, 상기 액정분자들의 재배열을 통해 광이 투과되어 영상이 표시된다. 그러나, 도메인과 도메인 사이에 화소 전극이 미형성된 영역에서는 액정 분자의 배열각이 제어되지 않아 서로 다른 방향성을 갖는 액정 분자들이 서로 부딪히며, 상기 액정 분자들이 부딪힌 영역에서는 흑점으로 표시되는 싱귤러 포인트가 형성된다. 상기 싱귤러 포인트는 상기 도메인 내에 배치된 액정 분자들의 배열에도 영향을 미치므로 상기 싱귤러 포인트에 인접한 영역에서는 액정 텍스처의 깨짐이 발생하여 영상의 품질이 저하되는 문제점이 있다.

이때, 싱귤러 포인트에 의한 영향으로 발생하는 액정 텍스처 깨짐이 싱귤러 포인트에 인접한 모든 도메인에서 동일한 수위로 나타나는 것을 아니며, 여러 가지 변수에 영향을 받는다. 따라서, 상대적으로 액정 텍스처 깨짐의 수위가 높은 도메인에 대한 싱귤러 포인트의 영향력을 감소시킬 수 있는 방안이 요구된다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 영상의 품질을 향상시키기 위한 액정표시패널을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 액정표시패널은, 표시 기판, 대향 기판 및 액정층을 포함한다. 표시 기판은 제1 기판 및 상기 제1 기판 상에 형성되어 복수의 단위 화소들을 정의하는 화소 전극을 포함하며, 상기 화소 전극은 각 단위 화소에 복수의 도메인들을 구획하는 복수의 서브 전극들을 포함한다. 상기 대향 기판은 상기 표시 기판 상에 배치된 제2 기판 및 상기 제2 기판의 상기 표시 기판과의 대향면에 형성된 공통 전극을 포함하며, 상기 공통 전극 내에는 상기 도메인들 중 제1 도메인의 중앙부에 대응하는 제1 홀 및 상기 도메인들 중 제2 도메인의 중앙부와 가장자리 사이에 대응하는 제2 홀이 형성된다. 상기 액정층은 상기 표시 기판과 상기 대향 기판 사이에 개재된다.

상기한 본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 액정표시패널은 표시 기판, 대향 기판 및 액정층을 포함한다. 표시 기판은 제1 기판 및 상기 제1 기판 상에 형성되어 복수의 단위 화소들을 정의하는 화소 전극을 포함하며, 상기 화소 전극은 각 단위 화소에 복수의 도메인들을 구획하는 복수의 서브 전극들을 포함한다. 상기 대향 기판은 상기 표시 기판 상에 배치된 제2 기판 및 상기 제2 기판의 상기 표시 기판과의 대향면에 형성된 공통 전극을 포함하며, 상기 공통 전극 내에는 상기 도메인들 중 제1 도메인의 중앙부에 대응하여 제1 지름의 제1 홀이 형성되고, 상기 도메인들 중 제2 도메인의 중앙부에 대응하여 상기 제1 지름보다 큰 제2 지름의 제2 홀이 형성된다. 상기 액정층은 상기 표시 기판과 상기 대향 기판 사이에 개재된다. 이러한 액정표시패널에 의하면, 싱귤러 포인트에 의한 액정 텍스처 깨짐을 억제할 수 있으므로 영상의 품질을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 제1 실시예에 따른 액정표시패널의 평면도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 1을 참조하면, 액정표시패널(400)은 표시 기판(100), 상기 표시 기판(100)에 대향하는 대향 기판(200) 및 상기 표시 기판(100)과 대향 기판(200) 사이에 개재된 액정층(300)을 포함한다.

상기 표시 기판(100)은 제1 투명 기판(110)을 포함한다. 상기 제1 투명 기판(110) 상에는 제1 방향으로 연장된 복수의 게이트 배선(GLn-1,GLn..)과 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 배선들(DLm-1,DLm..)이 형성된다. 상기 데이터 배선들(DLm-1,DLm..)과 게이트 배선들(GLn-1,GLn..)에 의해 상기 제1 투명 기판(110) 상에는 복수의 단위 화소들이 정의된다.

구체적으로, 각 단위 화소(P)에는 각 단위 화소(P)의 구동을 스위칭 하는 스위칭 소자(TFT) 및 상기 스위칭 소자(TFT)로부터 화소 전압을 인가받는 화소 전극(180)이 형성된다.

상기 화소 전극은 상기 단위 화소(P) 내에 복수의 도메인들을 정의하는 복수의 서브 전극들을 포함한다.

일례로, 상기 화소 전극(180)은 상기 단위 화소(P) 내에 제1 도메인(D1)을 정의하는 제1 서브 전극(181) 및 제2 도메인(D2)을 정의하는 제2 서브 전극(182)을 포함한다. 상기 화소 전극(180)의 구체적인 형상은 후술하도록 한다.

상기 스위칭 소자(TFT)는 제n 번째 게이트 배선(GLn)에 연결된 게이트 전극(120)과, 제m 번째 데이터 배선(DLm)에 연결된 소스 전극(154) 및 상기 소스 전극(154)으로부터 소정 간격 이격된 드레인 전극(156)을 포함하며, 상기 제1 도메인(D1) 내에 형성된다.

상기 스위칭 소자(TFT)의 게이트 전극(120)과 소스 및 드레인 전극(154,156) 사이에는 게이트 절연층(130) 및 액티브층(140)이 순차적으로 형성된다. 상기 게이트 절연층(130)은 상기 제1 투명 기판(110) 전면에 대응하여 형성된다. 상기 게이트 절연층(130)은 일례로 실리콘 질화막(SiNx)으로 형성되며, 플라즈마 화학 기상 증착 방식(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성할 수 있 다.

상기 액티브(140)층은 상기 게이트 전극(120)과 중첩되도록 상기 게이트 절연층(130) 상에 형성되며, 반도체층(140a) 및 저항성 접촉층(140b)이 적층된 구조로 형성된다. 일례로, 상기 반도체층(140a)은 비정질 실리콘(a-Si:H)으로 이루어지며, 상기 저항성 접촉층(140b)은 n 형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si:H)으로 이루어진다.

이때, 상기 소스 전극(154)과 상기 드레인 전극(156)의 이격부에서는 상기 저항성 접촉층(140b)이 제거되어 상기 반도체층(140a)이 노출된다.

일례로, 상기 드레인 전극(156)은 상기 단위 화소(P) 내에서 상기 제n 번째 게이트 배선(GLn)과 평행하도록 상기 제1 방향으로 연장되어 형성된다. 따라서, 상기 드레인 전극(156)은 단위 화소(P)의 제n 번째 게이트 배선(GLn)에 인접한 일단부를 커버한다.

상기 제1 도메인(D1)과 상기 제2 도메인(D2) 사이에는 상기 제1 방향으로 연장된 하부 스토리지 전극(ST1)이 형성된다. 상기 게이트 배선들(GLn-1,GLn) 및 상기 하부 스토리지 전극(ST1)은 동일층에 동시에 형성된 제1 금속 패턴이다.

상기 단위 화소(P) 내에 형성된 상기 하부 스토리지 전극(ST1) 상에는 상기 게이트 절연층(130)을 사이에 두고 상부 스토리지 전극(ST2)이 형성된다. 상기 상부 스토리지 전극(ST2)은 브릿지 전극(158)을 통해 상기 드레인 전극(156)과 전기적으로 연결되며, 상기 하부 스토리지 전극(ST1)과 상기 상부 스토리지 전극(ST2)은 상기 게이트 절연층(130)을 유전체로 하여 스토리지 캐패시터(CST)를 형성한다. 상기 스토리지 캐패시터(CST)에는 한 프레임 동안의 영상을 유지하기에 충분한 화소 전압이 충전된다.

상기 데이터 배선들(DLm-1,DLm), 상부 스토리지 전극(ST2), 브릿지 전극(158) 및 드레인 전극(156)은 동일층에 동시에 형성되는 제2 금속패턴이다.

상기 제2 금속 패턴이 형성된 게이트 절연층(130) 상에는 패시베이션층(160) 이 형성된다.

상기 패시베이션층(160)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어지며, 화학 기상 증착 방식으로 형성할 수 있다.

한편, 액정표시패널(100)은 상기 패시베이션층(160) 상에 유기 절연층(170)을 더 포함할 수 있다.

상기 유기 절연층(170)은 일례로 투명한 재질의 감광성 유기 조성물로 이루어지며, 상기 스위칭 소자(TFT)가 형성된 표시 기판(100)을 평탄화시킨다. 상기 패시베이션층(160) 및 상기 유기 절연층(170)에는 상기 상부 스토리지 전극(ST2)의 일부를 노출시키는 콘택홀(CH)이 형성된다. 각각의 상부 스토리지 전극(ST2) 상에 형성되는 상기 콘택홀(CH)들은 복수개로 형성될 수도 있다.

각 단위 화소(P)에 대응하는 상기 유기 절연층(170) 상에는 상기 화소 전극(180)이 형성된다. 상기 화소 전극(180)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 상기 화소 전극(180)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)등으로 이루어지며, 사진-식각 공정에 의하여 각 단위 화소(P)에 대응하도록 패터닝(patterning)된다.

구체적으로, 상기 화소 전극(180)은 상기 제1 도메인(D1)을 정의하는 제1 서브 전극(181), 상기 제2 도메인(D2)을 정의하는 제2 서브 전극(182) 및 상기 제1 서브 전극(181)과 제2 서브 전극(182)을 연결시키는 콘택 전극(183)을 포함한다.

상기 콘택 전극(183)은 상기 제1 서브 전극 및 제2 서브 전극을 전기적으로 연결시키며, 상기 콘택홀(CH)을 통해 상기 상부 스토리지 전극(ST2)과 접촉하여 상기 스위칭 소자(TFT)로부터 화소 전압을 인가 받는다. 상기 콘택 전극(183)통해 상기 제1 서브 전극(181) 및 제2 서브 전극(182)으로 화소 전압이 제공된다.

한편, 도시하지는 않았으나 상기 제2 서브 전극(182) 상에는 상기 제2 서브 전극(182)과 동일하게 패터닝된 반사 전극이 더 형성될 수도 있다. 상기 반사 전극이 형성될 경우, 상기 제2 도메인은 광을 반사시키는 반사 영역이 되고, 상기 제1 도메인은 광을 투과시키는 투과 영역이 된다.

또한, 표시 기판(100)은 상기 소스 배선들(DLm-1,DLm)의 하부에 상기 소스 배선들(DLm-1,DLm)보다 넓은 폭으로 형성된 제1 및 제2 차광 패턴(122,124)을 더 포함할 수 있다. 상기 제1 및 제2 차광 패턴(122,124)은 상기 게이트 배선들(GLn-1, GLn) 및 하부 스토리지 전극(ST1)과 동일한 제1 금속 패턴으로 형성된다.

상기 제1 및 제2 차광 패턴(122,124)은 제1 방향으로 인접하는 화소부(P)들 간에 화소 전극(180)이 덮이지 않은 영역으로 배면광이 제공되는 것을 방지한다.

상기 대향 기판(200)은 제2 투명 기판(210)을 포함한다. 상기 표시 기판(100)과 대향하는 상기 제2 투명 기판(210)의 대향면 상에는 차광층(220), 컬러필터층(230), 오버 코트층(240) 및 공통 전극(250)이 순차적으로 형성된다.

상기 차광층(220)은 상기 게이트 배선(GL), 데이터 배선(DL), 스위칭 소자(TFT)에 대응하여 형성되며, 서로 인접하는 단위 화소(P)들 사이에 화소 전극(180)이 형성되지 않은 영역에서 발생하는 누설광을 차단한다. 상기 차광층(220)은 일례로 광을 차단할 수 있는 재질의 감광성 유기 조성물로 이루어지며, 일련의 사진 공정(photolithography)을 통해 패터닝할 수 있다.

상기 컬러필터층(230)은 각 단위 화소(P)에 대응하여 형성된 복수의 컬러 필터들을 포함하며, 일례로, 적색, 녹색 및 청색의 컬러 필터로 형성된다. 상기 컬러 필터들은 상기 차광층(220) 상에서 소정간격 중첩되도록 형성될 수 있다.

상기 오버 코트층(240)은 상기 차광층(220) 및 상기 컬러필터층(230)이 형성된 제2 투명 기판(210)을 평탄화시킨다. 상기 오버 코트층(240)은 투명한 재질로 형성되는 것이 바람직하다. 한편, 상기 오버 코트층(240)은 생략될 수도 있다.

또한, 상기 제2 서브 전극 상에 반사 전극이 형성되어 표시 기판 상에 반사 영역이 정의 될 경우, 상기 오버 코트층(240)은 상기 반사 영역에 대응하여 형성될 수도 있다.

상기 공통 전극(250)은 상기 대향 기판(200) 전면에 대응하여 상기 오버 코트층(240) 상에 형성되며, 상기 제1 도메인(D1)에 대응하는 제1 홀(H1) 및 제2 도메인(D2)에 대응하는 제2 홀(H2)이 형성된다. 이때, 상기 제1 홀(H1) 및 제2 홀(H2)은 10 ㎛의 지름으로 형성되는 것이 바람직하다.

상기 제1 서브 전극(181)은 상기 대향 기판(200)에 형성된 공통 전극(250)과 전계를 형성하여 상기 제1 도메인(D1) 내에 포함된 액정 분자를 배열시킨다.

마찬가지로, 상기 제2 서브 전극(182)은 상기 대향 기판(200)에 형성된 공통 전극(250)과 전계를 형성하여 상기 제2 도메인(D2) 내에 포함된 액정 분자를 배열시킨다.

구체적으로, 상기 액정표시패널(400)의 ON 구동 시 상기 제1 도메인(D1) 내 포함된 액정 분자들은 상기 제1 홀(H1)의 가장자리로부터 상기 제1 도메인(D1)의 외곽 방향으로 방사형으로 눕는다. 마찬가지로, 상기 제2 도메인(D2) 내 포함된 액정 분자들은 상기 제2 홀(H2)의 가장자리로부터 상기 제2 도메인(D2)의 외곽 방향으로 방사형으로 눕는다. 이에 따라, 액정표시패널(400)의 배면으로부터 제공된 광이 투과되어 영상이 표시된다.

한편, 상기 제1 도메인(D1)과 상기 제2 도메인(D2) 사이에 형성된 상기 스토리지 캐패시터(Cst)영역에는 화소 전극(180) 미형성 영역이 많고, 상기 콘택홀(CH)에 의한 단차가 형성되므로 상기 스토리지 캐패시터(Cst) 상에서는 액정 분자의 배열 방향이 일정하지 않다. 이에 따라, 배열 방향이 서로 다른 액정 분자들의 충돌에 의해 발생하는 싱귤러 포인트(Singular Point)가 형성될 수 있다.

상기 싱귤러 포인트에서는 광이 투과되지 않을 뿐 아니라, 상기 싱귤러 포인트에 인접한 영역에 배치된 액정 분자의 배열 방향에도 영향을 미쳐 액정 텍스쳐를 불균일하게 한다. 이에 따라, 상기 제1 및 제2 도메인 내 상기 싱귤러 포인트에 인접한 영역에서는 광의 출사 방향이 불균일하여 영상의 품질이 저하될 수 있다.

따라서, 본 발명의 실시예에서는 상기 싱귤러 포인트 형성부와 인접한 영역에 형성되는 전기장의 세기를 크게 함으로써 상기 싱귤러 포인트에 의한 각 도메인 내 액정 텍스처 깨짐 억제한다.

즉, 본 발명의 실시예에서는 상기 제1 홀(H1) 및/또는 제2 홀(H2)을 각 도메인의 중앙부가 아닌 싱귤러 포인트 형성 영역에 인접하도록 형성한다.

구체적으로 예를 들면, 상기 제2 도메인(D2)에 대응하여 형성된 제2 홀(H2)은 상기 제2 도메인(D2)의 중앙부와 상기 스토리지 캐패시터(Cst) 사이 영역에 형성된다. 즉, 제2 도메인(D2)의 중앙부에 상기 제2 홀(H2)이 형성되던 종래의 액정표시패널과 달리, 본 발명의 실시예에서는 상기 제2 홀(H2)이 상기 스토리지 캐패시터(Cst)에 인접하게 형성되므로 상기 스토리지 캐패시터(Cst)에 인접한 영역에 형성되는 전기장의 세기가 종래에 비해 커진다.

이에 따라, 상기 스토리지 캐패시터(Cst) 상의 화소 전극(180) 미형성 영역에서의 싱귤러 포인트 형성이 억제되며, 스토리지 캐패시터(Cst)에 인접한 영역에 배치된 액정 분자들이 싱귤러 포인트에 의한 영향을 적게 받는다.

따라서, 상기 제2 도메인(D2) 내에서 상기 스토리지 캐패시터(Cst)와 인접한 영역에 배치된 액정 분자들의 배열 방향이 종래에 비해 균일해지므로, 광의 출사 방향이 일정해진다.

이와 마찬가지로, 상기 제1 도메인(D1)에 대응하여 형성된 제1 홀(H1) 역시 상기 제1 도메인(D1)의 중앙부와 상기 스토리지 캐패시터(Cst) 사이 영역에 형성될 수 있다. 이에 따라, 상기 제1 도메인(D1) 내에서 상기 스토리지 캐패시터(Cst)와 인접한 영역에 배치된 액정 분자들의 배열 방향이 종래에 비해 균일해지므로 광의 출사방향이 일정해진다. 이에 따라, 영상의 품질을 향상시킬 수 있다.

그러나, 실질적으로 상기 박막 트랜지스터(TFT) 및 상기 브릿지 전극(158)이 형성된 제1 도메인(D1)에서는 상기 싱귤러 포인트에 의한 영향이 제2 도메인(D2)에 비해 미미하다. 따라서, 상기 제2 도메인(D1)의 제2 홀(H2)은 상기 스토리지 캐패시터(Cst)에 인접하게 형성하고, 상기 제1 도메인(D1)의 제1 홀(H1)은 상기 제1 도메인(D1)의 중앙부에 형성하는 것이 바람직하다.

도 4는 도 2의 II-II'선을 따라 절단한 단면도이다.

본 발명의 다른 실시예에 따른 액정표시패널(500)은 본 발명의 실시예에 따른 액정표시패널과 대동 소이하므로 차이점만을 상세하게 설명하도록 한다.

도 3 내지 도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정표시패널(500)은 싱귤러 포인트에 의한 영향을 상대적으로 크게 받아 액정 텍스처가 불안정한 도메인에 상대적으로 큰 사이즈의 홀을 형성한다.

구체적으로, 제1 도메인(D1)에 대응하여 형성되는 제1 홀(H1)은 제1 지름(a)으로 형성된다. 박막 트랜지스터(TFT) 및 브릿지 전극(158)이 형성된 제1 도메인(D1)에 비해 상대적으로 액정 텍스처가 불안정한 제2 도메인(D2)에는 상기 제1 지름(a)보다 큰 제2 지름(b)을 갖도록 제2 홀(H2)을 형성한다 .

상기 제1 홀(H1)은 상기 제1 도메인(D1)의 중앙부에 형성되며,8 내지 11㎛의 지름으로 형성된다. 상기 제2 홀(H2)은 상기 제2 도메인(D2)의 중앙부에 형성되며, 15 내지 30㎛의 지름으로 형성된다. 상기 제2 홀(H2)이 상기 제1 홀(H1)보다 크게 형성되므로 상기 제2 도메인(D2)에서는 제1 도메인(D1)에서 보다 강한 세기의 전기 장이 형성된다.

이에 따라, 상기 제2 홀(H2)과 상기 스토리지 캐패시터(Cst) 영역 사이에 배치된 액정 분자들은 종래보다 강한 세기의 전기장에 의해 배열되므로 상기 스토리지 캐패시터(Cst) 상의 화소 전극 미형성부에서 발생하는 싱귤러 포인트에 의한 영향을 종래의 구조에 비해 덜 받는다. 또한, 종래보다 강한 세기의 전기장이 형성되므로 상기 스토리지 캐패시터(Cst) 상의 화소 전극(180) 미형성 영역에서도 싱귤러 포인트의 형성이 억제된다.

이에 따라, 상기 제2 도메인(D2)에 포함된 액정 분자들이 싱귤러 포인트로부터 받는 영향을 감소시킬 수 있으므로 제2 도메인(D2) 내 액정분자의 배열 방향을 균일하게 할 수 있다. 이에 따라, 광의 출사방향을 일정하게 할 수 있으므로 영상의 품질을 향상시킬 수 있다.

한편, 공통 전극(250)에 형성되는 제2 홀(H2)의 면적이 확장 될 경우, 홀(H2) 내부에서 형성되는 싱귤러 포인트에 의해 단위 화소(P)의 개구율이 감소될 가능성이 있으나, 홀 면적 증가율에 따른 싱귤러 포인트 형성 면적 증가율은 동일하지 않다. 즉, 홀 면적 증가율에 비해 싱귤러 포인트 면적 증가율은 상대적으로 매우 낮으므로 홀 면적 증가로 인한 개구율 감소는 미미한 수준이다. 따라서, 본 발명의 다른 실시예에 따르면 종래에 비해 개구율을 거의 감소시키지 않으면서도, 종래에 비해 균일한 액정 텍스쳐를 확보할 수 있다.

따라서, 본 발명의 또 다른 실시예에서는 상기 제1 홀(H1) 및 제2 홀(H2) 모두를 15 내지 30㎛의 지름으로 형성할 수 있으며, 상기 제1 홀(H1)과 제2 홀(H2) 모두의 지름을 15 내지 30㎛으로 형성하여도 종래에 비해 개구율을 감소시키지 않으면서 균일한 액정 텍스쳐를 확보할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따르면 싱귤러 포인트에 의해 액정 텍스처가 불안정한 도메인에 형성되는 홀의 크기를 확장시키거나, 위치를 변경함으로써 싱귤러 포인트와 인접한 영역에 형성되는 전기장의 세기를 증가시킬 수 있다. 이에 따라, 싱귤러 포인트 형성부에 인접하게 배치된 액정 분자들에 미치는 싱귤러 포인트의 영향력을 감소시킬 수 있으므로 도메인 내에 포함된 액정 텍스처를 균일하게 할 수 있다. 이에 따라, 광의 출사 방향이 일정해지므로 영상의 품질을 향상시킬 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

제1 기판 및 상기 제1 기판 상에 형성되어 복수의 단위 화소들을 정의하는 화소 전극을 포함하며, 상기 화소 전극은 각 단위 화소에 복수의 도메인들을 구획하는 복수의 서브 전극들을 포함하는 표시 기판;

상기 표시 기판 상에 배치된 제2 기판 및 상기 제2 기판의 상기 표시 기판과의 대향면에 형성된 공통 전극을 포함하며, 상기 공통 전극 내에는 상기 도메인들 중 제1 도메인의 중앙부에 대응하는 제1 홀 및 상기 도메인들 중 제2 도메인의 중앙부와 가장자리 사이에 대응하는 제2 홀이 형성된 대향 기판; 및

상기 표시 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하는 액정표시패널.
제1 항에 있어서, 상기 제1 도메인과 상기 제2 도메인은 서로 인접하게 배치되며 상기 제1 도메인과 상기 제2 도메인 사이에는 서로 중첩되어 스토리지 캐패시터를 정의하는 하부 스토리지 전극 및 상부 스토리지 전극이 형성된 것을 특징으로 하는 액정표시패널.
제2 항에 있어서, 상기 단위 화소에는 상기 제1 도메인에 대응하여 박막 트랜지스터 및 상기 박막 트랜지스터와 상기 상부 스토리지 전극을 전기적으로 연결시키는 브릿지 전극이 형성된 것을 특징으로 하는 액정표시패널.
제3 항에 있어서, 상기 화소 전극은 상기 서브 전극들을 서로 연결시키는 콘택 전극을 포함하며, 상기 화소 전극은 상기 콘택 전극을 통해 상기 상부 스토리지 전극과 전기적으로 접촉하는 것을 특징으로 하는 액정표시패널.
제1 항에 있어서, 상기 표시 기판은 상기 도메인들 중 적어도 하나에 대응하여 상기 화소 전극 상에 형성된 반사 전극을 더 포함하는 것을 특징으로 하는 액정표시패널.
제2 항에 있어서, 상기 제2 홀은 상기 스토리지 캐패시터에 인접하게 형성된 것을 특징으로 하는 액정표시패널.
제1 항에 있어서, 상기 제2 홀은 상기 제1 홀 보다 큰 지름으로 형성된 것을 특징으로 하는 액정표시패널.
제1 기판 및 상기 제1 기판 상에 형성되어 복수의 단위 화소들을 정의하는 화소 전극을 포함하며, 상기 화소 전극은 각 단위 화소에 복수의 도메인들을 구획하는 복수의 서브 전극들을 포함하는 표시 기판;

상기 표시 기판 상에 배치된 제2 기판 및 상기 제2 기판의 상기 표시 기판과의 대향면에 형성된 공통 전극을 포함하며, 상기 공통 전극 내에는 상기 도메인들 중 제1 도메인의 중앙부에 대응하여 제1 지름의 제1 홀이 형성되고, 상기 도메인들 중 제2 도메인의 중앙부에 대응하여 상기 제1 지름보다 큰 제2 지름의 제2 홀이 형성된 대향 기판; 및

상기 표시 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하는 액정표시패널.
제8항에 있어서, 상기 제1 홀은 8 내지 12㎛의 지름으로 형성되고, 상기 제2 홀은 15 내지 30㎛의 지름으로 형성된 것을 특징으로 하는 액정표시패널.
제8 항에 있어서, 상기 제1 도메인과 상기 제2 도메인은 서로 인접하게 배치되며 상기 제1 도메인과 상기 제2 도메인 사이에는 서로 중첩되어 스토리지 캐패시터를 정의하는 하부 스토리지 전극 및 상부 스토리지 전극이 형성된 것을 특징으로 하는 액정표시패널.
제10 항에 있어서, 상기 단위 화소에는 상기 제1 도메인에 대응하여 박막 트랜지스터 및 상기 박막 트랜지스터와 상기 상부 스토리지 전극을 전기적으로 연결시키는 브릿지 전극이 형성된 것을 특징으로 하는 액정표시패널.