KR20080031375A - 다중대역 무선 주파수 동작을 위한 인덕터 장치 - Google Patents

Abstract

모놀리식 평면 인덕터의 유도성분은 더 작은 인덕터 부분들(L₁₁, L₂₁, L₂₂, L₁₂)로 분산된다. 더 작은 인덕터 부분들(L₁₁, L₂₁, L₂₂, L₁₂)은 인덕터가 차동 인덕터 장치로서 기능하도록 하는 방식으로 캐스코드 구조에서 제공된다. 상기 매개 인덕터 부분들 L₂₁, L₂₂ 사이의 노드 CM는 인덕터 장치의 공통모드 점이고, 이는 일반적으로 신호 접지에 연결된다. 인덕터 부분들 L₁₂, L₁₁의 외부 단자들의 노드들 Outm, Outp은 차동 출력들, 예를 들면 장치 그 자체 및 다음 장치(예를 들면 믹서의 입력 스테이지)의 인터페이스에서 증폭기 장치의 출력 노드들이다. 상기 인덕터 부분들 중 일부는 하나 또는 그 이상의 더 높은 무선 주파수 대역에 대하여 하나 또는 그 이상의 단계들에서 공통점에 대하여 대칭적으로 바이패스 또는 쇼트컷(S1) 되도록 배열된다. 스위치 가능한 대칭 쇼트컷에 의하여, 제어 가능한 유도인자 단계가 제공될 수 있다. 상기 공통 모드 신호는 제어된 상태에 관계없이 동일한 유도성분에 영향을 받는다.

Description

다중대역 무선 주파수 동작을 위한 인덕터 장치{Inductor device for multiband radio frequency operation}

본 발명은 무선-주파수(RF) 회로에 관한 것으로서, 특히 다중대역 무선-주파수(RF) 동작을 위한 집적 회로에 관한 것이다.

텔레커뮤니케이션(telecommunication) 사업에서 복수의 동시적인 시스템들 및 주파수 대역들을 갖는 다목적 무선 주파수 집적 회로(RFIC, Radio Frequency Integrated Circuit) 구현을 위한 미래의 경향은 의문의 여지가 없다. 새로운 주파수 할당은 오래된 상업적 시스템들 또는 정부 및 군사 설비들로부터 획득된 주파수 대역들과 함께 분산된 무선 인터페이스를 생성한다. 이는 증가된 복잡도 및 다이(die) 면적 소모를 갖는 RFIC 엔진의 필요를 요구하는 구성이다. 다목적 RFIC내의 별개의 RF 신호 경로의 전체 차수는 높을 수 있고 미래에는 확실히 증가될 것이다. 예를 들면, 이동식 전화기를 위한 RFIC는 GSM800, GSM1800, GSM1900, CDMA2000, European WCDMA, US WCDMA, WLAN, GPS 및 DVB 무선 인터페이스들을 지원할 필요가 있을 수 있다. 직접 변환 구조에서, 단일 시스템의 다른 주파수 변형들은 어떠한 외부 구성요소들을 대체함 없이 용이하게 구현될 수 있다. 일반적인 송수신기 구조에서, 주파수 변화에 대한 요구는 RF 전단(front-end)에 집중된다. 이 는 거의 예외 없이 시스템들 및 주파수 변형들의 각각에 RF 전단의 곱셈 및 주파수 조정(scaling)을 의미했다.

RFIC 증폭기를 구현하기 위한 일반적인 회로 구조는 예를 들면 RLC-병렬 공진기(resonator)를 갖는 유도적으로 축퇴된 캐스코드(cascode) 증폭기이다. 이러한 차동 구조는 두개의 차동 인덕터들을 포함하고, 이는 다중 신호 경로들이 요구될 때 증가 되어야 한다. 다른 공진 주파수들의 공진기들은 다음 단계에 인터페이스를 증가시킴에 의하여 서로 고립되어야 한다. 이는, 적어도 하나의 다른 신호 경로가 죽은 다이 영역으로서 항상 잠겨있기 때문에, 다중대역 동작을 구현하기 위한 다이 영역에 효율적인 실시가 아니다.

특히 작은 스케일 주파수 단계들을 유지하기 위한 다른 전통적인 방법은 커패시터 튜닝(capacitor tuning)이다. 그러나 이는 주파수 튜닝의 옥타브-스케일(octave-scale)에 대하여 적절하지 않다. 커패시터 튜닝으로 고정된 인덕터 장치를 갖는 옥타브-스케일 주파수 튜닝의 실현은, 상기 인덕터 장치의 Q-값이 강한 주파수 의존도를 갖기 때문에, 공진기 Q-값을 악화시킨다. 또한, 스위칭 장치들의 비-이상성은 대형-스케일 튜닝 가능한 커패시터 매트릭스(matrix)를 구비하는데 문제점들을 일으킨다. 일반적인 실시에서는 커패시터 튜닝이 소형-스케일 대역-내부 튜닝이 주파수 응답을 최적화하거나 콤포넌트 변화들을 보상하기위하여 이용된다.

"Variable Inductance Multilayer Inductor With MOFET Switch Control" by Park et al, IEEE Electron device letters, Vol. 25, No. 3, March 2004, p.144-146은 가변 모놀리식(monolithic) 인덕터를 개시하고, 여기서 세 개의 구형 인덕터 들이 수직으로 축퇴되고, 상기 축퇴된 인덕터들 중 두개는 유도성분(inductance) 변화 동작을 위하여 두개의 병렬 연결된 MOS-FET 스위치들과 함께 제공된다. 두개의 스위치들이 열린 상태에 있을 때, 총 유도성분은 근사적으로 각각의 인덕터들의 유도성분의 총합이고, 상기 두개의 스위치들이 연결된 상태에 있을 때, 상기 유도성분은 하나의 인덕터의 것이다. 결국, 더 적은 칩 영역을 필요로 하는 가변 인덕터가 다중대역 RF 회로들을 위하여 획득된다. 종래 기술의 유도성분에 있어서 문제점은 종래 기술의 유도성분(단일-단자 장치)은 차동 동작에서 이용되는 스위치들이 차동 신호 경로로 잡음을 생성하는 것이라는 점이다. 더 나아가, 단계화 된 구조들에 대한 레이아웃 기술 관점에서 IC 프로세스는 일반적으로 고성능 인덕터 장치들을 생성하는데 적절한 오직 하나의 낮은 저항 금속을 포함하고 있다는 점이다. 추가적으로, 선행 기술은 어떠한 주목할만한 다이 영역 절약을 야기하지 않는다.

본 발명의 목적은 수신기 및 송신기 사슬(chain)들 모두의 RF 전단에서 다중대역 RF 동작을 위한 개선된 가변 유도성분을 제공하는 것이다.

본 발명의 목적은 첨부된 독립항들에 따른 본 발명에 의하여 성취된다. 본 발명의 선호되는 실시예들이 종속항들에 개시된다.

본 발명은 그 유도성분이 실질적으로 더 작은 인덕터 부분들에 분산되는 모놀리식 평면 인덕터의 특정 위치에서 스위치 가능한 대칭적인 쇼트컷(shortcut)을 제공하는데 기반을 둔다. 더 작은 인덕터 부분들은 인덕터가 차동 인덕터 장치로서 기능하도록 하는 방식으로 캐스케이드(cascade) 구조로 제공된다. 구조에서, (전기적으로) 매개 인덕터 부분들 사이의 중간 노드는 공통-모드 점을 형성하고 (전기적으로) 외부 인덕터 부분들의 외부 단자들은 차동 인덕터의 차동-모드 출력들을 형성한다. 인덕터 부분들 중 일부는 하나 또는 그 이상의 더 높은 무선 주파수 대역에서 동작을 위해 하나 또는 그 이상의 단계들에서 공통점에 대한 관계에서 대칭적으로 바이패스(bypass)되도록 또는 쇼트컷 되도록 배열된다. 스위치 가능한 대칭 쇼트컷에 의하여, 제어 가능한 유도 단계가 제공될 수 있다. 공통-모드 신호는 제어된 상태에 관계없이 동일한 유도 성분에 의해 영향 받는다.

본 발명에 따른 인덕터 장치는 모든 이러한 다른 주파수 대역들에 대하여 단일 수동 인덕터 장치의 이용을 가능하게 함에 의하여 모든 다른 주파수 대역들을 포괄하는 것이 요구되는 다른 신호 경로들의 양을 현저하게 감소시킬 수 있고, 이는 RF 전단에서 가장 많은 영역을 소비하는 부분이다. 이러한 방법에 의하여, RFIC 칩은 이용되지 않은 주파수 공진기의 전체적으로 이용되지 않은 어떠한 인덕터 장치들도 포함하지 않지만, 모든 대형-영역 인덕터는 적어도 부분적으로 이용된다. 나아가, 본 발명에 따른 차동 분산된 인덕터에서, 바이패스 스위치에 의하여 야기된 잡음은 공통-모드 잡음이고 그러므로 인덕터의 차동 출력에서는 나타나지 않는다. 이는 MOSFET 스위치가 전류 경로 상에 있는 종래 기술의 축퇴 인덕터에 비해 장점이고 상기 스위치에 의하여 야기되는 모든 잡음 에너지는 단일 경로에 부과된다. 본 발명에 따른 차동 분산된 인덕터는 복수의 현존하는 회로 설계들에 직접 적용 가능하고, 반면에 종래 기술의 축퇴 인덕터는 개별 가변 인덕터로서 잘 동작할 수 있지만 현저히 다이-영역 절약 효과를 갖고 성능에 있어서 현저한 감소는 없는 다양한 회로 설계들에 도입되는데 문제될 수 있다.

옥타브-스케일 다중대역 적용들에서, 공진기 다이 영역은 실제에서 거의 양분될 수 있다. 공진기 노드에서 복수의 인터페이스들은 또한 다중대역 동작에서 회피될 수 있다. 축퇴 적용들에서, GSM850 & GSM1800 및 GSM900 & GSM1900과 같은, 다른 무선 시스템들을 위한 공통의 분산된 인덕터 장치들이 실현될 수 있다. 추가적으로, 다른 주파수 변형/시스템들의 입력 단계들이, 만약에 필요하다면, 결합될 수 있다. 본 발명은 또한 광대역 동작을 개선하기 위하여 공진기들에서와 유사한 방식으로 폴디드 캐스코드 토폴로지(folded cascode topology)로 이용될 수 있다. 폴디드 캐스케이드 토폴로지에서, 폴딩 인덕터(folding inductor)의 Q-값 요구는 매우 낮다.

다음에서, 본 발명은 첨부된 도면들을 참조하여 예시적인 실시예들에 의하여 더욱 상세하게 묘사될 것이다.

도 1은 유도 단계를 갖는 인덕터 장치의 원리를 묘사하는 개략적인 도면이다.

도 2는 도 1의 차동 인덕터를 위한 단순화된 레이아웃 특정 구현의 일례를 도시한다.

도 3 및 4는 본 발명에 따른 다른 인덕터 장치에 대한 개략적인 도면 및 레이아웃 구현을 도시한다.

도 5 및 6은 본 발명에 따른 또 다른 인덕터 장치를 위한 개략적인 도면 및 레이아웃 구현이다.

도 7은 두개의 개별 3nH 및 18nH 일반 인덕터들에 대한 분산된 3nH/ 18nH 인덕터의 비교를 나타내는 그래프이다.

도 8은 NMOS 및 PMOS 스위칭 장치들의 스위칭 다이내믹(SD, switching dynamic)을 나타낸다.

도 9는 전류 누설 바이폴라(bipolar) 스위치 장치를 도시하는 개략적인 도면이다.

도 10은 도 9의 바이폴라 스위치의 특징들을 나타내는 그래프이다.

도 11 및 12는 도 1 및 2에서 도시된 분산된 인덕터에 기반을 둔 로드 공진기 구조에 대한 시뮬레이션 결과를 나타내는 그래프이다.

도 13 및 14는 각각 고대역 및 저대역 동작에서 다른 NMOS 장치 크기를 갖는 도 1 및 2의 이상적인 인덕터의 Q-값에 대한 공진기 댐핑(damping)저항성분(R_res) 및 기생(parasitic) 저항성분(R_par)의 영향을 나타낸다.

도 15 및 16은 본 발명에 따른 전류 누설 스위칭 장치를 이용하는 다른 로드 공진기 구조에 대한 개략도 및 레이아웃 구현이다.

도 17 및 18은 출력에서 낮은 공통-모드 레벨을 동작하기 위한 변환된 토폴로지를 갖는 또 다른 로드 공진기 구조에 대한 개략도 및 레이아웃 구현이다.

도 19 및 20은 스위칭 기능을 위한 입력 스테이지의 트랜지스터(transistor)들을 이용하는 구조에 대한 개략도 및 레이아웃 구현이다.

도 21 및 22는 입력 스테이지의 입력 트랜지스터들 및 스위칭 기능을 위한 NMOS 트랜지스터들을 이용하는 추가적인 구성을 도시한다.

도 23 및 24는 입력 스테이지의 입력 트랜지스터들 및 스위칭 기능을 위한 전류 누설 바이폴라 스위치를 이용하는 추가적인 구성을 도시한다.

도 25는 본 발명에 따른 다중대역 LNA의 예를 도시하는 개략도이다.

도 26은 본 발명에 따른 폴디드 캐스코드의 일례를 도시하는 블록도이다.

도 27은 별개의 평면 인덕터들을 이용하는 분산된 인덕터의 레이아웃 구현을 도시한다.

도 28은 본 발명에 따른 다중대역 분산 인덕터의 레이아웃 구현의 일례를 도시한다.

도 29는 다중이득 증폭기에 대한 예로 개략도 및 레이아웃 구현이다.

도 1에서, 본 발명의 기본 아이디어가 예시로서 묘사되었다. 모놀리식 평면 인덕터의 유도성분은 더 작은 인덕터 부분들(L₁₁, L₂₁, L₂₂, 및 L₁₂)로 분산된다. 매개 인덕터 부분들 L₂₁ 및 L₂₂ 사이의 노드(CM)는 인덕터 장치의 공통 모드 점이고, 이는 일반적으로 신호 접지(예를 들면 공급 전압(Vcc) 또는 접지)에 연결된다. 인덕터 부분들 L₁₂ 및 L₁₁의 출력단들에서 노드들 Outm 및 Outp은 차동 출력들이고, 예를 들면 장치 그 자체 및 뒤따르는 장치(예를 들면 믹서의 입력 스테이지)의 인터페이스에서 증폭기 장치의 출력 노드들이다. 매개 인덕터 부분 L₂₂ 및 외부 인덕터 부분 L₁₁ 사이의 노드 SWp, 및 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWm는 쇼트컷 스위칭 기능이 상기 노드들 SWp및 SWm 사이에 연결된 쇼트컷 또는 바이패스 스위칭 장치(S1)에 의하여 구비되는 노드들이다. 도 1에서 도시된 인덕터 구조의 일반적인 기능은 다음에서 나타난다.

개방 스위치 구조: 스위치 디바이스(S1)가 열린 상태로 있을 때, 인덕터는 유도성분 부분들(L₁₁, L₂₁, L₂₂ 및 L₁₂)의 캐스케이드를 형성하는 일반 인덕터 장치로서 매우 근접하게 동작한다. 단점은 오직 스위치 장치(S1)에 의해 야기되는 기생 축전성분들 및 장치 외부의 라우팅(routing) 가능성이다. 이러한 기생 성분들은 예를 들면 MOS 트랜지스터가 스위치로서 이용될 때 현저할 수 있다. 이는 인덕터 Q-값을 격하시킨다. 그러나 사실은 열린 스위치 동작에서 장치는 더 낮은 주파수에서 동작하는 것이 목적이고, 그러므로 기생 축전 성분의 크기는 더 낮은 동작 주파수에 대한 비율로 높아질 수 있다.

쇼트컷 구조: 스위치 장치(S1)가 노드들 SWp 및 SWm을 쇼트컷하고 있을 때(차동 계/회로로부터 매개 인덕터 부분들 L₂₁ 및 L_22를 바이패스 한다), 출력 노드들 Outp 및 Outm은, 적어도 이상 상태에서, 오직 인덕터 부분들 L₁₂ 및 L₁₁ 만을 보고 있다. 이러한 구조는 더 높은 대역 동작을 실현하기 위하여 이용될 수 있다. 스위치 장치(S1)의 기생 저항성분은 인덕터의 Q-값을 현저하게 격하시킨다. 유사하게, 인덕터 부분들 L₂₁ 및 L_22는 상호 인덕턴스(M₁₂)를 통하여 로드로서 동작한다. 이러한 구조에서 공통 모드 경로는 개방 구조와 동일하고 DC 경로는 인덕터 부분 부분들 L₂₁ 및 L_22를 통해 여전히 동작하고 있다.

도 2에서, 간략화된 레이아웃 특정 구현의 일례가 도 1의 차동 인덕터에 대하여 나타났다. 기판 소실(와상 전류)에 대한 쉴드(shield) 구조는 어떠한 예에서도 도시되지 않았다.

도 2에서, 모놀리식 평면 인덕터는 시계방향 나선 금속선(21) 및 반시계방향 나선 금속선(22)으로 형성되고 이들은 매개 노드, 즉 공통모드 노드(CM)를 형성하기 위하여 이들의 한 단자에서 서로 연결된다. 선들 21 및 22의 반대 단자는 각각 차동 출력들 Outm 및 Outp을 형성한다. 금속선들 21 및 22는 다른(더 낮은) 금속층으로의 관통하는 연결을 포함하는 금속 교차(23)에 의하여 서로 엇갈리도록 구성된다. 스위칭 노드들(SWp 및 SWm)은 다른 금속층 내의 금속선들 24 및 25로의 관통하는 연결에 의하여 제공된다. 노드들 Outp, Outm, SWp, SWm 및 CM로의 연결들은, 특히 스위치가 인덕터 장치 내부에 위치될 수 있을 때, 동일한 층 또는 다른 층 또는 층 내에서 다양한 다른 방법들로 구성될 수 있음이 고려되어야 한다. 이러한 다양한 방식들의 예들은 아래에서 본 발명의 다른 실시예들의 묘사에서 또한 나타날 것이다. 인덕터의 일반적인 형태는 얼마든지 적절할 수 있다. 일반적으로 인덕터는 둥근 형태, 또는 여기서 예시된 바와 같이 팔각형과 같은 다각형일 수 있다.

도 3 및 4에서, 도 1 및 2의 변화가 더 낮은 금속층들이 스위칭 접촉 라우팅에서 이용되지 않은 경우로 나타났다. 이는 예를 들면 입력 스테이지의 축소에 대 하여 적절함이 발견될 수 있다. 이러한 예에서, 모놀리식 평면 인덕터는 여섯 개의 더 작은 인덕터 부분들(L₃₁, L₁₁, L₂₁, L₂₂, L₁₂ 및 L₃₂)로 분산된다. 매개 인덕터 부분들 L₂₁ 및 L₂₂ 사이의 노드 CM은 인덕터 장치의 공통 모드 점이고, 이는 일반적으로 신호 접지(예를 들면 공급 전압(Vcc) 또는 접지)에 연결된다. 인덕터 부분들 L₃₂ 및 L₃₁의 외부 단자들에서 노드들 Outm 및 Outp은 차동 출력들이고, 예를 들면 장치 자체 및 다음 장치(예를 들면 믹서의 입력 스테이지)의 인터페이스에서 증폭기 장치의 출력 노드들이다. 매개 인덕터 부분 L₂₂ 및 외부 인덕터 부분 L₁₁ 사이의 노드 SWp 및 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWm는 쇼트컷 스위칭 기능이 노드들 SWp 및 SWm 사이에 연결된 쇼트컷 또는 바이패스 스위칭 장치(S1)에 의하여 구비되는 노드이다. 다시, 모놀리식 평면 인덕터는 시계방향 나선형 금속선(31) 및 반시계방향 나선형 금속선(32)으로 형성되고 이들은 매개 노드, 즉 공통 모드 노드(CM)를 형성하기 위하여 이들의 한쪽 단자들에서 서로 연결된다. 선들(31 및 32)의 반대 단자들은 차동 출력들/입력들(각각 Outm 및 Outp)을 형성한다. 금속선들 31 및 32는 다른 (더 낮은) 금속 층으로의 관통하는 연결을 포함하는 금속 교차들(33)에 의하여 서로 엇갈리도록 배열된다. 공통 모드 노드(CM)로의 연결은 더 낮은 금속층에서 금속선(34)으로의 관통하는 연결에 의하여 제공된다.

동일한 기본 아이디어에 기초하여 더 많은 다른 구조가 도 5 및 6에 도시되었다. 도 5의 개략적인 도면은 도 3의 것과 동일하다. 도 1에서 도시된 레이아웃에 서, 다시, 모놀리식 평면 인덕터는 시계방향 나선형 금속선(61) 및 반시계방향 나선형 금속선(62)으로 형성되고 이들은 매개 노드, 즉 공통 모드 노드(CM)를 형성하기 위하여 이들의 한 단자들에서 서로 연결된다. 그러나 이제 공통 모드 노드(CM)는 인덕터의 가장 외부의 회전 상에서 형성되고, 출력들(Outp 및 Outm)은 금속선들(61 및 62)의 내부 단자들에서 형성되고, 이들은 이 경우 관통하는 연결들 및 낮은 쪽 금속층 내의 금속선들 63 및 64에 의하여 인덕터의 외부에 연결된다. 선들 31 및 32의 외부 단자들은 차동 출력들/입력들(각각 Outm 및 Outp)을 형성한다. 금속선들 61 및 62의 회전들은 두개의 그룹들로 배열되고, 세 개의 외부 회전들은 제1 그룹을 형성하고 네 개의 외부 회전들은 제2 그룹을 형성한다. 그룹들 사이의 공간은 각각의 그룹 내의 회전들 사이의 공간보다 크다. 따라서 인덕터 부분들 L₂₁, L₂₂, 및 L₃₁, L₃₂ 사이의 상호 인덕턴스(M₁₂)는 더 낮다. 스위칭 노드들 SWp 및 SWm은 제1, 외부 그룹의 가장 안쪽 회전으로 형성된다. 결과적으로, 스위치(S1)가 개방 스위치 구조일 때, 인덕터는 유도성분 부분들 L₃₁, L₁₁, L₂₁, L₂₂, L₁₂ 및 L₃₂의 캐스케이드이고 낮은 대역(LB) 동작에 적절하다. 쇼트컷 구조에서, 스위치 장치(S1)는 노드들 SWp 및 SWm을 쇼트컷하고 있고(인덕터 부분들 L₂₁ 및 L_22를 바이페스 한다), 출력 노드들 Outp 및 Outm은, 적어도 이상적인 상태에서, 오직 인덕터 부분들 L₃₁, L₂₂, L₂₁ 및 L₁₁의 캐스케이드만을 보고 있다. 이러한 구조는 개선된 더 높은 대역(HB) 동작을 실현하기 위하여 이용될 수 있다. 이러한 경우, 증가된 자가-공진 주파수 및 외부 인덕터에 의한 내부 인덕터의 감소된 로드(더 작은 M₁₂) 때문에 높은 대역 인덕터(HB)의 Q-값에 있어서 개선이 있다. 더 나아가, 높은 대역 인덕터는 본질적으로 간섭 기술 관점에서 더 작다. 시스템-온-칩(system-on-chip) 개념에서, 더 높은 대역(HB)은 더 낮은 대역보다 더 많은 문제되는 간섭 환경을 포함한다는 것은 매우 자명하다. 단점은 낮은 대역(LB) 인덕터의 약간 감소된 Q-값 및 증가된 다이-영역 소모이다.

도 7은 두개의 별개의 전통적인 3mH 및 18nH 인덕터들에 대한 분산된 3nH / 18nH 인덕터의 비교를 도시한다. 전통적인 인덕터들은 벤더(vendor)에 의해 제공된 콤포넌트 모델들이고 분산된 인덕터는 기판 쉴드 없이 모멘텀(Momentum)으로 실험된다.

본 발명에 따른 분산된 인덕터 장치들에서 이용되는데 적절한 스위칭 기능(S1)의 예들이 아래 주어졌고, 본 발명은 이러한 예들로 제한되지 않는다. 한 접근은 공통 모드 전압 레벨에 의존하는 NMOS 또는 PMOS 스위치로 구비될 수 있는 CMOS 스위치 기능이다. 일반적인 실시예들에서, NMOS 스위치는 축퇴(degeneration)에 이용되고 PMOS 스위치는 공진기에서 이용되지만, 예를 들면 폴디드 캐스코드 토폴로지는 이러한 우선적인 실시를 완화한다.

표준 BiCMOS 프로세스로부터의 1000μm/0.35μm NMOS 및 PMOS 장치들의 스위칭 다이내믹들(SD)이 도 8에 나타났다. 기대되는 바와 같이, 개방 스위치 상태(Z_OFF 또는 실질적으로 C_OFF)는 단지 크기 중심의 값이고, 그러므로 거의 장치에 독립적인 결과들을 야기한다. 쇼트컷 된 상태(Z_ON 또는 실질적으로 R_ON)는 p 및 n 타입 트랜지스터들의 이동도에 따른 결과를 준다. 다중대역 동작에서 관심 있는 주파수 대역은 다른 스위칭 상태에 대하여 동일한 주파수에 있지 않다. 이는 도 8에서 대각선 구획 선들(SD NMOS & SD PMOS)로 도시된 바와 같이 명백하게 스위칭 다이내믹들의 효과적인 범위를 증대시킨다. 아래의 이러한 예시적인 경우에서, 이중 대역 동작은 850MHz로부터 1950MHz에서 WCDMA EU 대역까지 옥타브-스케일 주파수 단계를 목적으로 한다.

다른 접근은 바이폴라 스위칭 기능이다. CMOS 장치 크기는 더 높은 대역 인덕터의 Q-값을 악화시키지 않기 위하여 만족스러운 R_ON을 획득하기에는 크다. 이는 기생 축전성분(C_OFF)의 증가를 야기하고, 그러므로 더 높은 주파수에서 동작을 어렵게 만든다. 바이폴라 장치는 현저하게 더 작은 장치 크기, 및 이로 인해 그러한 기생 C_OFF를 갖는 적당히 낮은 R_ON을 얻기 위하여 이용될 수 있다. 새로운 스위칭 장치는 특히 더 높은 주파수들에서 특수 목적들에서 더 높은 스위칭 다이내믹을 유지하기 위하여 개발되었다.

도 9에서, 이러한 특정 전류 누설 바이폴라 스위치 장치가 나타난다. 이는 공통-베이스 트랜지스터들 Q1 및 Q2를 포함한다. Q1 및 Q2의 베이스들은 공통 바이어스 전압(Vbias)에 연결되고, 이들의 컬렉터(collector)들은 예를 들면 공급 전압(Vcc)에 연결된다. 이미터(emitter)들은 분산된 인덕터에서 스위칭 노드들 SWp 및 SWm에 연결된다. 쇼트컷 조건에서 이러한 장치는 장치를 통하여 일정한 정적 전 류 누설을 갖는 일정한 동작점을 필요로 함이 주지될 만 하다. 이러한 장치의 이해될 수 있는 단점은 누설 전류 헤드룸(headroom) 또는 추가적인 전류 소모이다. 장치가 신호 경로에서 시리즈로 연결되었을 때, 전압 헤드룸은 감소된다. 이것이 신호 경로에 병렬로 연결되었을 때, 전류 소모는 증가된다.

도 9의 BJT 스위칭 장치의 도입은 단순하다. 동작점에서 바이어스 되었을 때, 입력 임피던스(R_ON)는,

로서 주어질 수 있고, 여기서 Zin은 쇼트컷 컬렉터 및 베이스 노드들을 갖는 차동 캐스코드 구조(공통-베이스)의 입력 임피던스(이미터 임피던스)이고, g_m은 바이폴라 장치의 트랜스컨덕턴스(transconductance)이고, k는 볼츠만(Boltzmann) 상수이고, T는 켈빈(Kelvin)에서 온도이고, q는 전자 전하이고, Ic는 장치의 동작점에서 컬렉터 전류이다. 개방 상태에서(Ic=0), 장치의 입력 임피던스는 트랜지스터 기생 성분들에 의하여 정의되고, 이는 작은 면적 장치에 대해서는 무시할만하다. 성능 이점은 주로 개방 상태에서 최대화된 고주파 고립에 있다.

도 10에서, 동작점 Ic=10mA에서 바이폴라 스위치의 특성이 나타난다. CMOS 스위치들의 상응하는 결과들은 대각선 표시로 주파수 범위 [0.5GHz... 5.0GHz]에서 아래쪽 왼쪽 코너 상에 빗금 쳐졌다. 인지될 수 있는 바와 같이, 특히 스위칭 다이내믹의 위쪽 끝단이 현저하게 더 높아지고 유사하게 넓은 대역 동작이 명백하게 개 선된다. NMOS(A) 및 PMOS(B)의 스위칭 다이내믹을 위한 표시들(A 및 B)은 2GHz의 주파수에서 스위치한다. BJT 스위치는 11GHz(A) 및 20GHz(B)의 주파수에서 동일한 성능을 야기한다.

세 번째 접근은 개별 스위칭이다. 개별 설계에서, 스위치는, 핀-다이오드(pin-diode), FET 기반, 전자기계적인, 또는 기계적인 스위치들과 같은 다른 상업적인 대안들로 구현될 수 있다. 이러한 경우에서, 표준 개별 인덕터들이 이용 가능하다. 또한 위에서 나타낸 BJT 스위치의 개별 버전들이 예를 들면 듀얼-트랜지스터 칩으로 가능하다.

이제 동일한 적용들에서 본 발명에 따른 분산된 스위치 가능한 인덕터에 대해 알아보자. 일반적인 RF 설계 블록들의 로드 공진기들은 본 발명에 대한 가장 중요한 적용 영역이다. 인덕터 영역은 상대적으로 크고, 그러므로 큰 다이 영역이 본 발명에 의하여 절약될 수 있다. 또한, 다른 블록들 사이에 내부 인터페이스들이 회피되는 것이 현저하게 발견될 수 있다. 다음에서, NMOS 또는 PMOS 스위치들 또는 다른 HBT 구조들을 이용하는 더 낮은 또는 높은 공통 모드 전압 레벨들에서 동작하는 로드 공진기들에 적절한 다른 토폴로지들의 변형들이 있다.

바람직한 공진기 구조는 PMOS 또는 NMOS 스위칭과 함께 도 1 및 2에서 도시된 분산된 인덕터일 수 있다. 상기 구조는 높은 쪽(Vcc-> PMOS) 또는 낮은 쪽(gnd -> NMOS) 동작 전압으로 연결된 전통적인 로드 공진기에 적절하다. 만약 인덕터가 낮은 쪽 동작 전압에 연결될 수 있다면, 선호되는 스위칭 다이내믹을 갖는 NMOS 스위칭 장치가 이용될 수 있다.

도 11 및 12에서, 그러한 공진기 구조에 관련된 시뮬레이션 결과들이 나타났다. 도 11은 닫힌 NMOS 장치 [400...2000μm] / 0.35μm을 갖는 그리고 이상적인 쇼트컷을 갖는 높은 대역(HB) 상태에 대한 유도성분 및 Q-값의 시뮬레이션을 나타낸다. 도 12는 개방된 NMOS 장치 [400...2000mm] / 0.35mm를 갖는 그리고 개방 구조를 갖는 낮은 대역(LB) 상태에 대한 유도성분 및 Q-값의 시뮬레이션을 나타낸다. 이용되는 스위칭 장치는 적절한 스위칭 다이내믹만을 갖는 종래의 0.35μm 트랜지스터 길이를 갖는 NMOS 트랜지스터이다. 2GHz에서 3nH의 이상적인 인덕터의 Q-값에 공진기 댐핑 저항성분(R_res) 및 기생 저항성분(R_par)(인덕터 & 스위칭 장치)의 영향이 도 13 및 14에 나타났다. 댐핑 저항에 대한 관련된 값은 수백 옴(Ohm)이고 예에서는 100 옴 아래로 나타났다. 이는 많은 설계 블록들에서 공진기 Q-값에 대한 상당히 낮은 요구(Q<10)를 나타낸다.

특히 고주파 동작을 위해 적절한 다른 로드 공진기 관련 구조가 도 15 및 16에 나타났다. 본 발명의 기본 아이디어에 따라서, 모놀리식 평면 인덕터의 유도성분은 더 작은 인덕터 부분들(L₁₁, L₂₁, L₂₂, 및 L₁₂)로 분산된다. 인덕터 부분들 L₁₂ 및 L₁₁의 외부 단자들에 있는 노드들 Outm 및 Outp은 차동 출력들이다. 도 9에 따른 바이폴라 스위치는 트랜지스터들 Q1 및 Q2가 전압 Vb2에 의하여 스위치 온 되었을 때 더 높은 주파수(HB) 동작에 대하여 쇼트컷을 제공하기 위하여, 매개 인덕터 부분 L₂₂ 및 외부 인덕터 부분 L₁₁ 사이의 노드 SWpHB 및 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWmHB 사이에서 연결된다. 추가적으로, 도 9에 따른 유사한 스위칭 기능은 매개 인덕터 부분들 L₂₁ 및 L₂₂의 다른 단자들, 즉 노드들 SWpLB 및 SWmLB 사이에 연결된다. 더 높은 주파수 동작에서, Q1 및 Q2가 전압 Vb2에 의하여 스위치 온 되었을 때, 트랜지스터들 Q3 및 Q4는 스위치 오프되고, 그 반대도 가능하다. 트랜지스터 쌍이 바이어스 되었을 때, 차동 이미터(emitter) 임피던스는 1/gm과 같고 쇼트컷 되어 있고, 반면에 다른 트랜지스터 쌍에서 이는 기생 축전성분과 같고, 즉 개방되어 있다. 본 구조는 전압 헤드룸의 감소와 함께 더 높은 동작 전압에서 동작하는데 적절하다. 예시적인 레이아웃은 도 16에서 도시된다. 모놀리식 평면 인덕터는 시계방향 나선형 금속선(161) 및 반시계방향 나선형 금속선(162)으로 이루어지고 이는 이들을 한 노드들, 즉 노드들 SWpLB 및 SWmLB에서 Q3 및 Q4의 이미터들로 서로 연결된다. 선들 161 및 162의 반대 단자들은 차동 출력들/입력들(각각 Outm 및 Outp)을 형성한다. 스위칭 노드들 SWpHB 및 SWmHB은 각각 Q1 및 Q2의 이미터들에 연결된다.

낮은 쪽 공통 모드 레벨에서 적절히 변환된 토폴로지가 도 17 및 18에 도시되었다. 본 발명의 기본적인 아이디어에 따라, 모놀리식 평면 인덕터의 인덕턴스는 더 작은 인덕터 부분들 L₁₁, L₂₁, L₂₂, 및 L₁₂로 분산된다. 공통 모드 노드(CM)는 접지로 연결된다. 인덕터 부분들 L₁₂ 및 L₁₁의 외부 단자들에서 노드들 Outm 및 Outp은 차동 출력들이다. 도 9에 따른 바이폴라 스위칭 장치는 트랜지스터들 Q1 및 Q2가 전압 Vb에 의하여 스위치 온 되었을 때 더 높은 주파수(HB) 동작을 위해 쇼트컷을 제공하도록 매개 인덕터 부분 L₂₂ 및 외부 인덕터 부분 L₁₁ 사이의 노드 SWp 및 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWmHB 사이에서 연결된다. 토폴로지는 스위칭 장치를 위한 여분의 전류 경로를 갖는다. 예를 들어, 레이아웃이 도 18에 도시되었고, 모놀리식 평면 인덕터는 시계방향 나선형 금속선(181) 및 반시계방향 나선형 금속선(182)으로 형성되고 이들은 접지에 이들의 한 단자(CM)에서 연결된다. 선들 181 및 182의 반대 단자들은 차동 출력들/입력들 Outm 및 Outp를 각각 형성한다. 스위칭 노드들 SWp 및 SWm은 각각 Q1 및 Q2의 이미터들에 연결된다.

두 번째 적용 영역은 트랜스컨덕턴스 gm-스테이지들, 예를 들면 입력 스테이지의 유도 축퇴를 위한 스위치 가능한 인덕터 구조들에 있다. 이러한 내용에서, 입력 트랜지스터의 NPN 유형이 이용될 수 있지만 다른 유형들, 예를 들면 PNP, NMOS, 또는 PMOS가 또한 이용될 수 있다. 다음에서, NMOS 또는 PMOS 스위치들 또는 다른 HBT 구조들을 이용하는 낮은 쪽 또는 높은 쪽 공통 모드 전압 레벨들에서 동작하는 유도적으로 축퇴된 입력 스테이지들에 적절한 다른 토폴로지들의 변형이 있다. n에서 p-타입 구현으로 변환이 가능하다.

도 19 및 20은 높은 주파수(HB) 및 낮은 주파수(LB) 입력 스테이지들 자체의 트랜지스터들이 스위칭 기능을 위하여 이용되는 예를 도시한다. HB 입력 트랜지스터들 Q_PHB 및 Q_MHB의 이미터들은 입력들 HB INM 및 HB INP에 대해 더 높은 주파수(HB) 동작을 제공하기 위하여, 매개 인덕터 부분 L₂₂ 및 외부 인덕터 부분 L₁₁ 사이의 노 드 SWpHB와 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWmHB 사이에 연결된다. 인덕터의 차동 HB 출력들 및 HB 입력 스테이지가 Q_PHB 및 Q_MHB의 컬렉터들로부터 획득된다. 유사하게, 트랜지스터들 Q_PLB 및 Q_MLB는 이제 입력들 LB INM 및 LB INP에 대한 LB 동작을 제공하기 위하여 스위칭 노드들 SWpLB 및 SWmLB(출력들 Outp 및 Outm)에 연결된다. 인덕터의 차동 LB 출력들 및 LB 입력 스테이지는 Q_PLB 및 Q_MLB의 컬렉터들로부터 획득된다. 도 2에 도시된 레이아웃은, 두개의 입력 트랜지스터 스테이지들이 도 19를 참조하여 설명된 바와 같이 스위칭 기능을 제공하기 위하여 이용되고 어떠한 개별 스위치도 요구되지 않는다는 점을 제외하고는, 도 18의 것과 유사하다.

도 21 및 22는 입력 스테이지의 입력 트랜지스터들 Q_P 및 Q_M이 각각 인덕터 부분들 L₁₁ 및 L₁₂의 외부 단자들에 연결된 그들의 이미터들을 갖는 추가적인 예를 보여준다. 인덕터 및 입력 트랜지스터들의 차동 출력들은 컬렉터들로부터 획득된다. 스위칭 기능은, NMOS 트랜지스터가 제어 입력 SW에 의하여 스위치 온 되었을 때 높은 주파수(HB) 동작을 위해 쇼트컷을 제공하기 위하여, 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₁ 사이의 노드 SWp에 연결된 하나의 주 전극, 및 매개 인덕터 부분 L₂₁ 및 외부 인덕터 부분 L₁₂ 사이의 노드 SWm에 연결된 다른 주 전극을 갖는 NMOS 트랜지스터에 의하여 제공된다. 이러한 구조에서 동일한 입력 스테이지를 다시 사용하는 가능성이 생각될 수 있다. 도 21에 도시된 레이아웃은 앞에서 묘사된 인덕터에 도 20의 개략적인 것의 직접적인 적용이다.

도 23 및 24는 입력 스테이지의 입력 트랜지스터들 Q_P 및 Q_M은 각각 인덕터 부분들 L₁₁ 및 L₁₂의 외부 단자들에 연결된 그들의 이미터들을 구비한다. 인덕터의 입력 트랜지스터들의 차동 출력들은 컬렉터들로부터 획득된다. 스위칭 기능은 전류 누설 스위치가 제어 입력 전압 Vb에 의하여 스위치 온 되었을 때 높은 주파수(HB) 동작에 대하여 쇼트컷을 제공하기 위하여 노드 SWp 및 노드 SWm 사이에 연결된 전류 누설 스위치 Q1, Q2에 의하여 제공된다. 또한 이러한 구조에서, 동일한 입력 스테이지를 다시 이용하는 가능성을 생각할 수 있다. 도 24에서 도시된 레이아웃은 위에서 묘사된 인덕터에 도 23의 개략적인 것의 직접적인 적용이다.

다중대역 동작의 유익한 예가 아래에서 나타날 것이다. 도 25에서, 850MHz 및 EU WCDMA 대역들에서 동작을 유지하기 위한 본 발명에 따른 다중대역 LNA가 도시되었다. LNA는 기반시설 사업에서 2차 LNA를 목적으로 한다. 이중-대역 LNA의 인덕터(251) 및 입력 스테이지들(252)이 도 20에서 도시된 구조의 것들과 유사한 구조 및 동작을 갖는 구조를 제공한다. 모놀리식 평면 인덕터(LA)는 시계방향 나선형 금속선 및 반시계방향 나선형 금속선으로 형성되고 이들은 접지에 그들의 한 단자(CM)에서 연결된다. 금속선들의 반대 단자들 SWpLB 및 SWmLB은 각각 낮은 대역(LB) 입력 트랜지스터들 Q_pLB 및 Q_mLB의 이미터에 연결된다. 인덕터 및 LB 입력 스테이지의 차동 LP 출력들은 Q_PLB 및 Q_MLB의 컬렉터들로부터 획득된다. HB 입력 트랜지 스터들 Q_PHB 및 Q_MHB의 이미터들은 스위칭 노드들 SWpHB에 연결된다. 인덕터 및 HB 입력 스테이지의 차동 HB 출력들은 Q_PHB 및 Q_MHB의 컬렉터들로부터 획득된다. 다시 말하면, 입력 트랜지스터들은 자발적으로 스스로 스위치되는 이중-대역 유도적인 축퇴가 획득되는 것과 같은 스위치 기능을 제공하기 위하여 이용된다.

입력 트랜지스터들(Q_pLB, Q_mLB, Q_PHB 및 Q_MHB)의 컬렉터들은 이중-대역 LNA의 캐스코드 스테이지(253)에 연결된다. 캐스케이드 스테이지(253)로부터의 출력들은 넓은 동작 대역폭을 갖는 믹서와 같은, 신호 경로에서 다음 장치의 입력 스테이지(254)에 연결된다. 공진기의 이중 대역 인덕터는 본 발명의 원칙들에 따라 분산된 인덕터(L) 및 PMOS 스위치(255)에 의하여 상기 장치(254)의 입력들에서 제공된다. 모놀리식 평면 인덕터(L)는 시게방향 나선형 금속선 및 반시계방향 나선형 금속선으로 형성되고 이들은 접지로 연결된 공통 노드(CM)를 형성하기 위하여 이들의 한 단자들에서 서로 연결된다. 금속선들의 반대 단자들은 스테이지 254의 입력들로 연결된 차동 출력들을 형성한다. 스위칭 노드들 SWp 및 SWm은 인덕터 상의 반대 측에서 두 번째로 가장 바깥쪽의 회전들에 연결된다. CMOS 스위치 기능(255)은 PMOS 스위치(255)로 구비될 수 있다.

본 발명은 또한 광대역 동작을 개선하기 위하여 공진기들에서와 같은 유사한 방식으로 폴디드 캐스코드 토폴로지에서 이용될 수 있다. 스위치 장치들의 전체적인 n-타입 또는 p-타입은 다른 폴디드 캐스코드 구조들과 함께 이용될 수 있다. 도 26에서, RF 설계 블록들의 변형에 적절한 폴디드 캐스코드 토폴로지가 나타났다. 입력 전압(VIN)이 n-타입 입력 스테이지(261)에 입력된다. 입력 스테이지(261)로부터의 출력 전류(Igm)가 폴딩 임피던스(262)에 인가되고 추가적으로 캐스코드 스테이지(263)의 입력에 인가된다. 폴딩 임피던스(262)는 어떠한 트랜지스터의 능동 장치들 또는 수동 장치(R, L, RC, RL 또는 RLC 네트워크들)로 구현될 수 있다. 신호 폴딩은 접지 전위에 관련하여 구현된 이러한 경우일 수 있지만, 이는 또한 어떠한 다른 전위에 관련하여 구현될 수 있다. n-타입 스위칭 장치를 갖는 분산된 인덕터는 캐스코드 스테이지(263)의 출력에서 제공되고 출력 전압 V_OUT을 생성한다. 이러한 경우에서 폴디드 캐스코드 토폴로지는 더 나은 스위칭 다이내믹들을 갖는 n-타입 스위칭 장치를 가능하게 한다.

본 발명에 따른 분산된 인덕터 장치는 또한 "개별 인덕터들"로 구현될 수 있고, 이는 분산된 인덕터 장치의 굉장히 복잡한 모델링을 피할 수 있게 한다. 그러한 분산된 인덕터 장치의 예가 도 27에 도시되었다. 상기 장치는 두개의 본질적으로 분리된 평면 인덕터 섹션들을 포함하고, 여기서 제1 인덕터 섹션(271)은 시계방향 나선형 금속선(272) 및 반시계방향 나선형 금속선(273)으로 이루어지고 이들은 매개 인덕터 부분들 L₂₁ 및 L₂₂를 형성하도록, 한 단자(CM)에서 접지에 연결된다. 제2 인덕터 섹션(274)은 시계방향 나선형 금속선(275) 및 반시계방향 나선형 금속선(276)으로 이루어지고 이들은 스위칭 노드들 SWm 및 SWp에 이들의 내부 단자들에서 연결된다. 선들 275 및 276의 외부 단자들은 차동 인덕터의 차동 출력들(Diffm 및 Diffp)을 형성한다. 이러한 내용에서, 벤더에 의한 표준 라이브러리 모델들이 직접 이용될 수 있다. 명백한 단점은 현저하게 증가된 다이 면적 소모이지만 여전히 다중대역 동작을 위한 단일 인터페이스를 제공한다.

본 발명의 다양한 실시예들에 대하여 위에서 나타난 예들은 이중-대역 인덕터들이지만 다중 대역 인덕터들이 또한 가능하다. 매우 직접적인 구현은 예를 들면 도 28에 도시된 방식으로 복수의 인덕터 단계들을 제공하는 것이다. 다시 두개의 나선형 금속선들(281 및 282)은 이들의 첫 번째 단자들이 공통 모드 노드(CM)에 연결되도록 제공된다. 라인들(281 및 282)의 외부 단자들은 차동 인덕터의 차동 출력들(Diffm 및 Diffp)을 형성한다. 스위칭 노드들(SWp3 및 SWm3)의 제1 쌍은 인덕터의 가장 안쪽의 회전 중 하나로부터 선택된다. 스위칭 노드들(SWp1 및 SWm1)의 제2 쌍은 인덕터의 중간 회전들 중 하나로부터 선택된다. 스위칭 노드들(SWp2 및 SWm2)의 제3 쌍은 인덕터의 가장 바깥의 회전들 중 하나로부터 선택된다. 본 발명에 따른 스위칭 기능은 선택적인 쇼트컷을 야기하기 위하여 스위칭의 각각의 쌍에서 제공된다. 어떠한 쇼트컷도 없을 때, 인덕터는 최저 주파수 대역에서 동작한다. 스위칭 노드들 SWp3 및 SWm3의 제1 쌍이 쇼트컷 되었을 때, 다음으로 더 높은 주파수 대역이 이용된다. 스위칭 노드들 SWp1 및 SWm1의 제2 쌍이 쇼트컷 되었을 때, 훨씬 더 높은 주파수 대역이 이용된다. 마지막으로, 스위칭 노드들 SWp2 및 SWm2의 제1 쌍이 쇼트컷 되었을 때, 가장 높은 주파수 대역이 이용된다. 일반적인 예는 옥타브-스케일 주파수 단계들 예를 들면 2GHz, 300MHz 및 450MHz을 갖는 다중대역 설계 블록들이다. 매우 작은 주파수 단계들은 현재 존재하는 스위칭 장치들의 상대적으로 작은 스위칭 다이내믹들 때문에 적절하지 않다. 도 28에서, 두개의 스위칭 장치 들이 장치 외부에서 계획되고 하나의 예시적인 스위칭 장치는 인덕터 장치 내부에서 계획된다.

프로그램 가능한 이득 증폭기(PGA)는 도 29에서 도시된 회로 구조로 구현될 수 있다. 입력 트랜지스터들 Q_pHB1...Q_pHBn, Q_mHB1...Q_mHBn, Q_pLB1...Q_pLBn, 및 Q_mLB1...Q_mLBn에 연결된 AC의 매트릭스는 입력들 LB 및 HB 모두로 형성되어 제공된다. 차동 이득 코드들은 다른 기여를 갖는 입력 스테이지들을 바이어스(바이어스 전압들 Vb1...Vbn으로)함에 의하여 선택될 수 있다. LB 입력에 연결된 트랜지스터들만이 바이어스 온 되었을 때 이 경우 낮은 이들 모드가 실현된다. 전통적인 "상수 IM3" Gilbert Cell VGA에 비교한 명백한 이점은 상수 OIP3이 제공될 수 있다는 것이다.

기술 진보로서, 발명적인 개념이 다양한 방식으로 구현될 수 있음이 본 기술분야의 통상의 기술자에게 명백할 것이다. 본 발명 및 그것의 실시예들은 위에서 묘사된 예들에 한정되지 않고 청구항들의 범위 내에서 변형될 수 있다.

Claims (19)

1. 무선 주파수(RF)에서 다중대역 동작을 위한 모놀리식(monolithic) 인덕터 장치에 있어서,

   상기 인덕터가 차동 인덕터 장치로서 기능하도록 하는 캐스코드 구조에서 네 개 또는 더 작은 인덕터 부분들로 분산된 모놀리식 평면 인덕터로서, 상기 매개 인덕터 부분들의 제1 단자들 사이의 매개 노드들은 공통 모드 점을 형성하고 외부 인덕터 부분들의 외부 단자들은 적어도 더 낮은 주파수 대역에서 동작을 위한 차동 인덕터의 차동 모드 출력들을 형성하는 분산된 모놀리식 평면 인덕터, 및

   하나 또는 그 이상의 더 높은 무선 주파수 대역을 위한 하나 또는 그 이상의 단계들에서 공통 모드 점에 대하여 대칭적으로 인덕터 부분들 중 일부를 바이패스(bypass)하기 위한 수단을 포함하는 모놀리식 인덕터 장치.
2. 제1항에 있어서, 상기 수단은 더 높은 무선 주파수 대역에서 동작을 위해 매개 인덕터 부분들을 바이패스하고, 더 낮은 주파수 대역에서 동작을 위해 상기 매개 인덕터 부분들을 통과하는 신호 경로를 제공하기 위해, 상기 매개 인덕터 부분의 제2 단자들 사이에 연결된 스위치 수단을 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
3. 제1항 또는 제2항에 있어서, 상기 모놀리식 평면 인덕터는 시계방향 나선형 도전선 및 반시계방향 나선형 도전선으로 형성되고 이는 서로 교차되도록 구성되고 상기 매개 노드를 형성하기 위하여 이들의 하나의 단자들에서 서로 연결되고, 반대쪽 단자들은 차동 출력들을 형성하는 것을 특징으로 하는 모놀리식 인덕터 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 모놀리식 평면 인덕터의 상기 부분들은 캐스코드 구조에서 두개 또는 그 이상의 본질적으로 별개의 평면 인덕터 섹션들을 포함하고, 각각의 섹션들은 시계방향 나선형 도전선 및 반시계방향 나선형 도전선으로 형성되는 것을 특징으로 하는 모놀리식 인덕터 장치.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 매개 인덕터 부분들은 상기 나선형 도전선들의 가장 안쪽의 회전 또는 회전들에 의하여 형성되고, 외부 인덕터 부분들은 상기 나선형 도전선들의 가장 바깥의 회전 또는 회전들에 의하여 형성되는 것을 특징으로 하는 모놀리식 인덕터 장치.
6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 매개 인덕터 부분들은 상기 평면 인덕터의 가장 바깥쪽 회전 또는 회전들에 의하여 형성되고, 상기 외부 인덕터 부분들은 상기 나선형 도전 선들의 가장 안쪽 회전 또는 회전들에 의하여 형성되는 것을 특징으로 하는 모놀리식 인덕터 장치.
7. 제6항에 있어서, 상기 매개 인덕터 부분들의 가장 안쪽 회전 및 상기 외부 인덕터 부분들의 가장 바깥쪽 회전 사이의 공간은 확장된 것을 특징으로 하는 모놀리식 인덕터 장치.
8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 수단은 실리콘 상의 상보적인 금속(CMOS) 트랜지스터 스위치; 바이폴라 트랜지스터 스위치; 개별 스위치; 핀-다이오드(pin-diode) 기반 스위치; 전계 효과 트랜지스터(FET) 기반 스위치; 전자기계적인 스위치; 기계적인 스위치 중 하나 또는 그 이상을 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 수단은 전류 누설 바이폴라 트랜지스터 스위치를 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
10. 청구항 제1항 내지 제9항 중 어느 한 항에 있어서, 공진기 회로를 위하여, 상기 수단은 제1 전류 누설 바이폴라 트랜지스터 스위치를 포함하고, 상기 인덕터 장치는 상기 매개 부분들 사이의 공통 노드에서 제2 전류 누설 바이폴라 트랜지스터 스위치를 더 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
11. 제1항 내지 제9항 중 어느 한 항에 있어서, 낮은 주파수 및 높은 주파수 입력 스테이지들을 위하여, 상기 수단은 상기 인덕터의 차동 출력 노드들에 연결된 상기 주파수 입력 스테이지의 트랜지스터들, 및 상기 매개 인덕터 부분들 및 상기 다음으로 외부의 인덕터 부분들의 상호연결 노드들 사이에 연결된 높은 주파수 입력 스테이지의 트랜지스터들을 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
12. 제1항 내지 제9항 중 어느 한 항에 있어서, 다중대역 입력 스테이지를 위하여, 상기 수단은 상기 인덕터의 차동 출력 노드들에 연결된 상기 주파수 입력 스테이지의 트랜지스터들, 및 상기 매개 인덕터 부분들 및 상기 다음으로 외부의 인덕터 부분들의 상호연결 노드에 연결된 메탈-온-실리콘(MOS, metal-on-silicon) 또는 전류 누설 바이폴라 트랜지스터 스위치를 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
13. 제1항 내지 제8항 중 어느 한 항에 있어서, 프로그램 가능한 이득 증폭기를 위하여, 상기 수단은 상기 인덕터의 차동 출력 노드들에 연결된 상기 주파수 입력 스테이지의 독립적으로 제어되는 트랜지스터들의 매트릭스, 및 상기 매개 인덕터 부분들 및 상기 다음으로 외부의 인덕터 부분들의 내부연결 노드들에 연결된 더 높은 주파수 입력 스테이지의 독립적으로 제어되는 트랜지스터들의 매트릭스를 포함하는 것을 특징으로 하는 모놀리식 인덕터 장치.
14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 평면 인덕터는 캐스케이드 구조에서 여섯 개 또는 더 많은 작은 인덕터 부분들로 분산되고 상기 수단들은 다 중대역 동작을 위하여 복수의 인덕터 단계들을 제공하도록 상기 인덕터 부분들을 선택적으로 바이패스하기 위하여 상기 인덕터 부분들의 각각의 상호연결 노드에 연결되는 것을 특징으로 하는 모놀리식 인덕터 장치.
15. 제1항 내지 제13항 중 어느 한 항에 따른 인덕터를 포함하는 로드 공진기 회로.
16. 제1항 내지 제13항 중 어느 한 항에 따른 인덕터를 포함하는 다중대역 저소음 증폭기.
17. 제1항 내지 제13항 중 어느 한 항에 따른 인덕터를 포함하는 축퇴적인 입력 스테이지.
18. 제1항 내지 제13항 중 어느 한 항에 다른 인덕터를 포함하는 프로그램 가능한 이득 증폭기.
19. 입력 스테이지, 폴딩 유도성분, 캐스코드 스테이지, 및 상기 캐스코드 스테이지의 출력에서 제1항 내지 제13항 중 어느 한 항에 따른 인덕터를 포함하는 폴디드 캐스코드 회로.

Images