KR20080027082A - Metal interconnection layer of semiconductor device and method for forming of the same - Google Patents

Metal interconnection layer of semiconductor device and method for forming of the same Download PDF

Info

Publication number
KR20080027082A
KR20080027082A KR1020060092536A KR20060092536A KR20080027082A KR 20080027082 A KR20080027082 A KR 20080027082A KR 1020060092536 A KR1020060092536 A KR 1020060092536A KR 20060092536 A KR20060092536 A KR 20060092536A KR 20080027082 A KR20080027082 A KR 20080027082A
Authority
KR
South Korea
Prior art keywords
gas
diffusion barrier
film
tungsten
barrier layer
Prior art date
Application number
KR1020060092536A
Other languages
Korean (ko)
Inventor
김수현
곽노정
김백만
이영진
황선우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060092536A priority Critical patent/KR20080027082A/en
Publication of KR20080027082A publication Critical patent/KR20080027082A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

A metal line of a semiconductor device and a method for forming the same are provided to improve resistance by using a tungsten layer having low resistivity as a diffusion barrier. An insulating layer including a contact hole(H) and a trench(T) is formed on an upper surface of a semiconductor substrate(31). A tungsten diffusion barrier(38) is formed on the contact hole and a surface of the trench. A copper layer is formed on the tungsten diffusion barrier to bury the contact hole and the trench. The tungsten diffusion barrier has a thickness of 20-5000 Š. A nitration process for the tungsten diffusion barrier is performed to improve characteristics of the tungsten diffusion barrier.

Description

반도체 소자의 금속배선 및 그의 형성방법{METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING OF THE SAME}Metal interconnection of semiconductor device and method of forming the same {METAL INTERCONNECTION LAYER OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING OF THE SAME}

도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.1A to 1B are cross-sectional views illustrating processes for forming metal wirings of a semiconductor device according to the related art.

도 2는 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도.2 is a cross-sectional view illustrating a metal wiring of a semiconductor device according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.3A to 3E are cross-sectional views illustrating processes for forming metal wirings of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

31 : 반도체 기판 32 : 층간절연막31 semiconductor substrate 32 interlayer insulating film

33 : 하부 금속배선 34 : 베리어막33: lower metal wiring 34: barrier film

35 : 제1절연막 36 : 식각정지막35: first insulating film 36: etch stop film

37 : 제2절연막 H : 콘택홀37: second insulating film H: contact hole

T : 트렌치 38 : 텅스텐 확산방지막T: trench 38: tungsten diffusion barrier

39 : 구리막 39a : 상부 금속배선39: copper film 39a: upper metal wiring

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 구리막을 적용한 금속배선의 형성시 저항을 개선하여 반도체 소자의 동작 속도를 향상시킬 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.The present invention relates to a method of forming a metal wiring of a semiconductor device, and more particularly, to a method of forming a metal wiring of a semiconductor device that can improve the operating speed of the semiconductor device by improving the resistance when forming a metal wiring using a copper film. will be.

주지된 바와 같이, 금속배선의 재료로는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하여 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다. As is well known, aluminum (Al) and tungsten (W), which have excellent electrical conductivity, have been mainly used as the material of the metal wiring, and in recent years, the RC signal in the high-density high-speed operation device is excellent because the electrical conductivity is superior to the aluminum and tungsten. Research into using copper (Cu) as a next-generation metallization material that can solve the delay problem is being conducted.

그런데, 상기 구리의 경우 배선 형태로 건식 식각하기가 용이하지 않기 때문에, 구리로 금속배선을 형성하기 위해서는 다마신(Damascene)이라는 새로운 공정 기술이 이용된다. 상기 다마신 공정은 절연막을 식각하여 절연막 내에 금속배선용 콘택홀을 먼저 형성한 후, 상기 콘택홀 표면에 절연막과 금속막의 확산을 방지하기 위한 확산방지막(Diffusion Barrier)으로서 Ta막, 또는, TaN막을 증착하고 나서, 상기 콘택홀을 완전히 매립하도록 구리를 매립시켜 구리 재질의 금속배선을 형성하는 방법이다. However, in the case of copper, since it is not easy to dry-etch in the form of wiring, a new process technology called damascene is used to form metal wiring with copper. In the damascene process, an insulating film is etched to form a metal wiring contact hole in the insulating film first, and then a Ta film or a TaN film is deposited as a diffusion barrier to prevent diffusion of the insulating film and the metal film on the contact hole surface. After that, the copper is embedded to completely fill the contact hole, thereby forming a metal wiring made of copper.

이때, 상기 확산방지막으로서 Ta막을 사용하는 경우에는, 구리막으로 형성된 하부 금속배선 상에서는 Ta막이 베타-상(Beta-Phase)으로 형성되기 때문에 비저항이 300μΩ-㎝ 정도로 매우 높아지며, 또한, 상기 확산방지막으로서 TaN막을 사용하는 경우에는, TaN막 상에 형성되는 구리막의 접착성이 불량해져 후속 열처리시 구리막이 얇은 조각으로 갈라지기 때문에 소자의 신뢰성이 저하된다.At this time, when the Ta film is used as the diffusion barrier film, since the Ta film is formed in the beta-phase on the lower metal wiring formed of the copper film, the specific resistance is very high, about 300 μΩ-cm, and as the diffusion barrier film, In the case of using a TaN film, the adhesion of the copper film formed on the TaN film is poor and the reliability of the device is lowered because the copper film is broken into thin pieces during subsequent heat treatment.

이에, 상기 확산방지막으로서 상기 Ta막과 TaN막을 모두 사용해서 TaN막/Ta막의 구조를 적용하는 방법이 제안된 바 있다.Thus, a method of applying the structure of the TaN film / Ta film using both the Ta film and the TaN film as the diffusion barrier has been proposed.

이하에서는, 도 1a 내지 도 1b를 참조하여 확산방지막으로서 종래의 TaN막/Ta막의 구조를 적용하는 반도체 소자의 금속배선 형성방법을 설명하도록 한다.Hereinafter, referring to FIGS. 1A to 1B, a method of forming metal wirings of a semiconductor device in which a structure of a conventional TaN film / Ta film is applied as a diffusion barrier is described.

도 1a를 참조하면, 소정의 하부구조물(도시안됨)이 형성된 반도체 기판(11) 상에 층간절연막(12)을 증착한 후, 상기 층간절연막(12) 내에 하부 금속배선(13)을 형성한다. 여기서, 상기 하부 금속배선(13)은 다마신 공정을 통해 구리막으로 형성한다.Referring to FIG. 1A, an interlayer insulating layer 12 is deposited on a semiconductor substrate 11 on which a predetermined substructure (not shown) is formed, and then a lower metal wiring 13 is formed in the interlayer insulating layer 12. Here, the lower metal wiring 13 is formed of a copper film through a damascene process.

다음으로, 상기 하부 금속배선(13)이 형성된 기판(11) 결과물 상에 상기 하부 금속배선(13)의 확산을 방지하기 위한 베리어막(14)을 형성한 다음, 상기 베리어막(14) 상에 제1절연막(15), 식각정지막(16) 및 제2절연막(17)을 차례로 증착한다. Next, a barrier layer 14 for preventing diffusion of the lower metal interconnection 13 is formed on the resultant of the substrate 11 on which the lower metal interconnection 13 is formed, and then on the barrier layer 14. The first insulating film 15, the etch stop film 16, and the second insulating film 17 are sequentially deposited.

도 1b를 참조하면, 상기 제2절연막(17), 식각정지막(16), 제1절연막(15) 및 베리어막(14)을 두 단계의 패터닝 공정을 통해 식각하여 트렌치(T)와 콘택홀(H)을 형성한다. 다음으로, 상기 콘택홀(H)과 트렌치(T)를 포함한 기판(11) 전면 상에 TaN막/Ta막(18a,18b)의 구조의 확산방지막(18)을 형성한다. 이때, 상기 TaN막(18a) 상에 형성된 Ta막(18b)은 알파-상(Alpha-Phase)으로 형성된다.Referring to FIG. 1B, the second insulating layer 17, the etch stop layer 16, the first insulating layer 15, and the barrier layer 14 are etched through a two-step patterning process to form a trench T and a contact hole. (H) is formed. Next, a diffusion barrier film 18 having a structure of TaN film / Ta films 18a and 18b is formed on the entire surface of the substrate 11 including the contact hole H and the trench T. Next, as shown in FIG. At this time, the Ta film 18b formed on the TaN film 18a is formed in an alpha-phase.

계속해서, 상기 확산방지막(18)이 형성된 콘택홀(H)과 트렌치(T) 내에 구리막을 매립한 후, 이를 CMP하여 상부 금속배선(19)을 형성한다.Subsequently, a copper film is embedded in the contact hole H and the trench T in which the diffusion barrier film 18 is formed, and then the upper metal wiring 19 is formed by CMP.

그러나, 종래기술의 경우에는 상기 확산방지막(18)으로서 TaN막/Ta막(18a,18b)을 사용한다 하더라도 상기 TaN막(18a)의 비저항이 알파-상으로 형성된 Ta막(18b)의 비저항에 비해 매우 높기 때문에 금속배선(19)의 저항을 증가시킨다는 문제점이 있다. However, in the case of the prior art, even when TaN films / Ta films 18a and 18b are used as the diffusion barrier 18, the specific resistance of the TaN film 18a is dependent on the specific resistance of the Ta film 18b formed in the alpha phase. There is a problem in that the resistance of the metal wiring 19 is increased because it is very high.

또한, 상기 알파-상으로 형성된 Ta막(18b)은 베타-상으로 형성된 Ta막에 비해 상대적으로 낮은 비저항을 가질 뿐, 다른 재료들과 비교해 보면 비저항이 높은 편이므로, 상기 금속배선(19)의 저항을 증가시킨다는 문제점이 있다.In addition, since the Ta film 18b formed in the alpha-phase has a relatively low resistivity compared to the Ta film formed in the beta-phase, and compared with other materials, the Ta film 18b has a relatively high resistivity. There is a problem of increasing resistance.

따라서, 종래 기술의 경우에는 이러한 높은 비저항을 가진 막들(18a,18b)을 확산방지막(18)으로서 사용하기 때문에 스케일링(Scaling)에 따라 상기 금속배선(19)의 저항이 증가하는 문제점이 더욱 심화될 수 있으며, 이로 인해 반도체 소자의 동작 속도가 감소된다는 다른 문제점이 있다.Therefore, in the prior art, since the high resistivity films 18a and 18b are used as the diffusion barrier 18, the problem that the resistance of the metal wiring 19 increases with scaling is further exacerbated. There is another problem that the operation speed of the semiconductor device is reduced by this.

한편, 상기와 같은 문제점은 상기 TaN막(18a)이나 Ta막(18b)을 보다 얇은 두께로 형성함으로써 어느 정도 해결할 수 있으나, 이 경우에는 TaN막(18a)과 Ta막(18b)의 전자의 평균 자유 행로가 20∼25㎚ 정도로 크기 때문에 스케일링에 따른 비저항의 증가가 더욱 심화되어 금속배선(19)의 저항의 증가를 유발한다는 단점이 있다.On the other hand, the above problem can be solved to some extent by forming the TaN film 18a or Ta film 18b to a thinner thickness, in this case, the average of the electrons of the TaN film 18a and Ta film 18b Since the free path is about 20 to 25 nm in size, an increase in specific resistance due to scaling is further exacerbated, causing an increase in resistance of the metallization 19.

따라서, 본 발명은 구리막을 적용한 금속배선의 형성시 상기 금속배선의 저항을 개선할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a metal wiring of a semiconductor device capable of improving the resistance of the metal wiring when forming a metal wiring using a copper film.

또한, 본 발명은 상기 금속배선의 저항을 개선하여 반도체 소자의 동작 특성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method for forming a metal wiring of a semiconductor device that can improve the operating characteristics of the semiconductor device by improving the resistance of the metal wiring.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선은, 반도체 기판 상에 형성되며, 콘택홀 및 트렌치가 구비된 절연막; 상기 콘택홀 및 트렌치 표면 상에 형성된 텅스텐 확산방지막; 및 상기 텅스텐 확산방지막 상에 상기 콘택홀 및 트렌치를 매립하도록 형성된 구리막;을 포함하는 것을 특징으로 한다.Metal wiring of the semiconductor device of the present invention for achieving the above object is formed on the semiconductor substrate, the insulating film provided with a contact hole and a trench; A tungsten diffusion barrier layer formed on the contact hole and the trench surface; And a copper film formed on the tungsten diffusion barrier to fill the contact hole and the trench.

여기서, 상기 텅스텐 확산방지막은 20∼500Å의 두께를 갖는 것을 특징으로 한다.Here, the tungsten diffusion barrier film has a thickness of 20 to 500 kPa.

상기 텅스텐 확산방지막은 확산방지막으로서의 특성이 향상되도록 질화 처리된 막인 것을 특징으로 한다.The tungsten diffusion barrier is characterized in that the film is nitrided to improve the characteristics as a diffusion barrier.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 콘택홀 및 트렌치를 갖는 절연막을 형성하는 단계; 상기 콘택홀 및 트렌치 표면을 포함한 절연막 상에 텅스텐 확산방지막을 형성하는 단계; 상기 텅스텐 확산방지막 상에 콘택홀 및 트렌치를 매립하도록 구리막을 형성하는 단계; 및 상기 구리막과 텅스텐 확산방지막을 상기 절연막이 노출될 때까지 평탄화시키는 단계;를 포함하는 것을 특징으로 한다.In addition, the metal wiring forming method of the semiconductor device of the present invention for achieving the above object comprises the steps of forming an insulating film having a contact hole and a trench on the semiconductor substrate; Forming a tungsten diffusion barrier layer on the insulating layer including the contact hole and the trench surface; Forming a copper film on the tungsten diffusion barrier to fill contact holes and trenches; And planarizing the copper film and the tungsten diffusion barrier film until the insulating film is exposed.

여기서, 상기 텅스텐 확산방지막을 형성하는 단계 후, 그리고, 상기 구리막을 형성하는 단계 전, 상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 상기 텅스텐 확산방지막이 질화되어 확산방지막으로서의 특성이 향상되도록 후처리를 수행하는 단계;를 더 포함하는 것을 특징으로 한다.Here, after the step of forming the tungsten diffusion barrier and before the step of forming the copper film, the post-treatment is performed so that the tungsten diffusion barrier is nitrided to improve the characteristics as a diffusion barrier for the substrate product on which the tungsten diffusion barrier is formed. Steps to; characterized in that it further comprises.

상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 후처리를 수행하는 단계는, 200∼400℃의 온도에서 5∼100초 동안 NH3 가스, 또는, SiH4/NH3 가스를 공급하는 방식으로 수행하는 것을 특징으로 한다.Performing a post-treatment to the substrate resulting wherein the tungsten diffusion barrier film is formed, performing a for 5-100 seconds at a temperature of 200~400 ℃ NH 3 gas, or the method of supplying the SiH 4 / NH 3 gas It features.

상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 후처리를 수행하는 단계는, 200∼400℃의 온도에서 5∼100초 동안 NH3 가스, 또는, SiH4/NH3 가스로 플라즈마를 형성해서 표면 처리하는 방식으로 수행하는 것을 특징으로 한다.Performing a post-treatment to the substrate resulting wherein the tungsten diffusion barrier film is formed, for 5-100 seconds at a temperature of 200~400 ℃ to form a plasma with NH 3 gas, or, SiH 4 / NH 3 gas to the treated surface It is characterized by performing in a manner.

상기 텅스텐 확산방지막은 20∼500Å의 두께로 형성하는 것을 특징으로 한다.The tungsten diffusion barrier is formed to a thickness of 20 ~ 500Å.

상기 텅스텐 확산방지막은 소오스 가스로서 WF6 가스, WCl6 가스, WBr6 가스, W(Co)6 가스, W(C2H2)6 가스, W(PF3)6 가스, W(allyl)4 가스, (C2H5)WH2 가스, [CH3(C5H4)]2WH2 가스, (C2H5)W(CO)3(CH3) 가스, W(butadiene)3 가스, W(methylvinyl-ketone)3 가스, (C5H5)HW(CO)3 가스, (C7H8)W(CO)3 가스 및 (1,5-COD)W(CO)4 가스로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 한다.The tungsten diffusion barrier layer is a source gas, WF 6 gas, WCl 6 gas, WBr 6 gas, W (Co) 6 gas, W (C 2 H 2 ) 6 gas, W (PF 3 ) 6 gas, W (allyl) 4 Gas, (C 2 H 5 ) WH 2 gas, [CH 3 (C 5 H 4 )] 2 WH 2 gas, (C 2 H 5 ) W (CO) 3 (CH 3 ) gas, W (butadiene) 3 gas With gas, W (methylvinyl-ketone) 3 , (C 5 H 5 ) HW (CO) 3 gas, (C 7 H 8 ) W (CO) 3 gas and (1,5-COD) W (CO) 4 gas. Forming using any one selected from the group consisting of.

상기 텅스텐 확산방지막은 소오스 가스로서 WF6 가스, WCl6 가스, WBr6 가스, W(Co)6 가스, W(C2H2)6 가스, W(PF3)6 가스, W(allyl)4 가스, (C2H5)WH2 가스, [CH3(C5H4)]2WH2 가스, (C2H5)W(CO)3(CH3) 가스, W(butadiene)3 가스, W(methylvinyl-ketone)3 가스, (C5H5)HW(CO)3 가스, (C7H8)W(CO)3 가스 및 (1,5-COD)W(CO)4 가스로 구성된 그룹으로부터 선택된 적어도 어느 하나를 사용해서 형성한 플라즈마를 공급하여 형성하는 것을 특징으로 한다.The tungsten diffusion barrier layer is a source gas, WF 6 gas, WCl 6 gas, WBr 6 gas, W (Co) 6 gas, W (C 2 H 2 ) 6 gas, W (PF 3 ) 6 gas, W (allyl) 4 Gas, (C 2 H 5 ) WH 2 gas, [CH 3 (C 5 H 4 )] 2 WH 2 gas, (C 2 H 5 ) W (CO) 3 (CH 3 ) gas, W (butadiene) 3 gas With gas, W (methylvinyl-ketone) 3 , (C 5 H 5 ) HW (CO) 3 gas, (C 7 H 8 ) W (CO) 3 gas and (1,5-COD) W (CO) 4 gas. Characterized in that the plasma formed by using at least one selected from the group consisting of the supply.

상기 텅스텐 확산방지막은 이온화 PVD 공정, CVD 공정 및 ALD 공정으로 구성된 그룹으로부터 선택된 어느 하나를 통해 형성하는 것을 특징으로 한다.The tungsten diffusion barrier layer is formed by any one selected from the group consisting of an ionization PVD process, a CVD process, and an ALD process.

상기 CVD 공정을 이용한 텅스텐 확산방지막의 형성은, 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스, BH3 가스, B10H14 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스를 사용하여 수행하는 것을 특징으로 한다.The formation of the tungsten diffusion barrier film using the CVD process uses WF 6 gas as a source gas at a temperature of 250 to 400 ° C., SiH 4 gas, H 2 gas, B 2 H 6 gas, BH 3 gas, At least one selected from the group consisting of a B 10 H 14 gas and a Si 2 H 6 gas may be performed using a gas alone or in combination.

상기 CVD 공정을 이용한 텅스텐 확산방지막의 형성은, 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스를 사용하여 막을 형성하는 제1단계와, 상기 소오스 가스 및 반응 가스들을 제거하기 위해 퍼지시키는 제2단계를 하나의 싸이클로 수행하되, 상기 싸이클을 원하는 두께의 막이 얻어질 때까지 반복 수행하는 것을 특징으로 한다.The formation of the tungsten diffusion barrier layer using the CVD process uses WF 6 gas as a source gas at a temperature of 250 to 400 ° C., and SiH 4 gas, H 2 gas, B 2 H 6 gas, and Si 2 H 6 as reaction gases. In a single cycle, a first step of forming a film using a single or a combination of gases selected from the group consisting of gases, and a second step of purging to remove the source gas and the reactive gases are performed in one cycle, The cycle is characterized in that it is repeated until a film of the desired thickness is obtained.

상기 ALD 공정을 이용한 텅스텐 확산방지막의 형성은 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가 스, BH3 가스, B10H14 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스들을 순차적 공급해서 수행하는 것을 특징으로 한다.Formation of the tungsten diffusion barrier layer using the ALD process uses WF 6 gas as a source gas at a temperature of 250 to 400 ℃, SiH 4 gas, H 2 gas, B 2 H 6 gas, BH 3 gas, At least one selected from the group consisting of a B 10 H 14 gas and a Si 2 H 6 gas may be performed by sequentially supplying gases alone or in combination.

상기 구리막과 텅스텐 확산방지막을 평탄화시키는 단계는 CMP 공정을 통해 수행하는 것을 특징으로 한다.The planarizing of the copper film and the tungsten diffusion barrier film is characterized in that it is carried out through a CMP process.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 구리막을 적용한 금속배선의 형성시 확산방지막으로서 텅스텐막을 형성한 다음, 상기 텅스텐막의 표면을 질화시킨다.First, the technical principle of the present invention will be briefly described. The present invention forms a tungsten film as a diffusion barrier film when forming a metal wiring to which a copper film is applied, and then nitrides the surface of the tungsten film.

이렇게 하면, 상기 확산방지막으로서 비저항이 낮은 텅스텐막이 사용되므로 금속배선의 저항을 개선할 수 있으며, 이를 통해, 반도체 소자의 동작 특성을 향상시킬 수 있다. 또한, 상기 텅스텐막은 전자의 평균 자유 행로가 종래의 TaN막이 Ta막에 비해 작기 때문에, 스케일링에 따른 비저항의 증가를 방지할 수 있다. In this case, since the tungsten film having a low specific resistance is used as the diffusion barrier film, the resistance of the metal wiring can be improved, and through this, the operating characteristics of the semiconductor device can be improved. Further, in the tungsten film, since the average free path of electrons is smaller than that of the conventional TaN film, the increase in specific resistance due to scaling can be prevented.

자세하게, 도 2는 본 발명의 실시예에 따른 반도체 소자의 금속배선을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.In detail, Figure 2 is a cross-sectional view for explaining the metal wiring of the semiconductor device according to an embodiment of the present invention, as follows.

도 2를 참조하면, 본 발명의 실시예에 따른 반도체 소자는 소정의 하부구조물(도시안됨)이 형성되고, 하부 금속배선(33)이 층간절연막(32) 내에 매립된 반도체 기판(31) 상에 베리어막(34), 제1절연막(35), 식각정지막(36) 및 제2절연막(37) 이 형성되며, 상기 막들(34,35,36,37) 내에 형성된 콘택홀(H) 및 트렌치(T)를 매립하도록 금속배선(39a)이 형성된다. Referring to FIG. 2, in the semiconductor device according to the embodiment of the present invention, a predetermined substructure (not shown) is formed, and the lower metal wiring 33 is disposed on the semiconductor substrate 31 embedded in the interlayer insulating layer 32. A barrier layer 34, a first insulating layer 35, an etch stop layer 36, and a second insulating layer 37 are formed, and contact holes H and trenches formed in the layers 34, 35, 36, and 37 are formed. Metal wiring 39a is formed to fill (T).

여기서, 상기 상부 금속배선(39a)은 텅스텐 확산방지막(38) 상에 형성되는데, 상기 텅스텐 확산방지막(38)은 비저항이 낮고, 전자의 평균 자유 행로가 작기 때문에 스케일링에 따른 비저항의 증가를 감소시킬 수 있다는 장점이 있다.Here, the upper metal wiring 39a is formed on the tungsten diffusion barrier 38. Since the tungsten diffusion barrier 38 has a low resistivity and a small average free path of electrons, the increase in resistivity due to scaling may be reduced. There is an advantage that it can.

따라서, 본 발명은 상기 텅스텐 확산방지막(38) 상에 형성된 상부 금속배선(39a)의 저항을 개선할 수 있으며, 반도체 소자의 동작 속도를 향상시킬 수 있다.Therefore, the present invention can improve the resistance of the upper metal wiring 39a formed on the tungsten diffusion barrier 38, and can improve the operation speed of the semiconductor device.

이하에서는, 도 3a 내지 도 3를 참조하여 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 보다 상세하게 설명하도록 한다.Hereinafter, a method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3.

도 3a를 참조하면, 게이트, 비트라인 및 캐패시턴스 등의 하부 구조물(도시안됨)이 형성된 반도체 기판(31) 상에 층간절연막(32)을 형성한 후, 상기 층간절연막(32) 내에 하부 금속배선(33)을 형성한다. 상기 하부 금속배선(33)은 싱글-다마신(Single-Damascene) 공정을 통해 구리막으로 형성한다.Referring to FIG. 3A, after the interlayer dielectric layer 32 is formed on the semiconductor substrate 31 on which the substructures (not shown), such as gates, bit lines, and capacitances, are formed, a lower metal wiring ( 33). The lower metal wiring 33 is formed of a copper film through a single damascene process.

그 다음, 상기 하부 금속배선(33)이 형성된 기판(31) 결과물 상에 상기 하부 금속배선(33)의 확산을 방지하기 위한 베리어막(34)을 형성한다. 그리고, 상기 베리어막(34) 상에 제1절연막(35), 식각정지막(36) 및 제2절연막(37)을 차례로 형성한다. Next, a barrier layer 34 is formed on the resultant of the substrate 31 on which the lower metal wiring 33 is formed to prevent diffusion of the lower metal wiring 33. In addition, a first insulating layer 35, an etch stop layer 36, and a second insulating layer 37 are sequentially formed on the barrier layer 34.

도 3b를 참조하면, 상기 제2 및 제1절연막(37,35) 내에 듀얼-다마신(Dual-Damascene) 공정을 통해 콘택홀(H) 및 트렌치(T)를 형성한다.Referring to FIG. 3B, contact holes H and trenches T are formed in the second and first insulating layers 37 and 35 through a dual damascene process.

자세하게, 상기 제2절연막(37), 식각정지막(36), 제1절연막(35) 및 식각정지막(34)을 차례로 식각하여 상기 하부 금속배선(33)을 노출시키는 콘택홀(H)을 형성한 후, 상기 콘택홀(H)이 형성된 제2절연막(37)을 상기 식각정지막(36)이 노출되도록 좀더 식각한 다음, 상기 노출된 식각정지막(36) 부분을 식각하여 제2절연막(37) 내에 상부 금속배선용 트렌치(T)를 형성한다. 이때, 상기 트렌치(T)는 상기 콘택홀(H)보다 넓은 폭을 갖도록 형성한다.In detail, the contact hole H exposing the lower metal wiring 33 by sequentially etching the second insulating layer 37, the etch stop layer 36, the first insulating layer 35, and the etch stop layer 34 is formed. After the formation, the second insulating layer 37 having the contact hole H is further etched to expose the etch stop layer 36, and then the exposed portion of the etch stop layer 36 is etched. An upper metal wiring trench T is formed in 37. In this case, the trench T is formed to have a wider width than the contact hole H.

도 3c를 참조하면, 콘택홀(H)과 트렌치(T)의 표면을 포함한 기판(31) 전면 상에 텅스텐 확산방지막(38)을 형성한다. Referring to FIG. 3C, a tungsten diffusion barrier 38 is formed on the entire surface of the substrate 31 including the contact hole H and the surface of the trench T. Referring to FIG.

여기서, 상기 텅스텐 확산방지막(38)은 이온화 PVD(Ionized Physical Vapor Deposition) 공정이나, CVD(Chemical Vapor Deposition) 공정, 또는, ALD(Atomic Layer Deposition) 공정을 통해 20∼500Å 정도의 두께로 형성한다.The tungsten diffusion barrier 38 is formed to a thickness of about 20 to 500 kPa through an ionized physical vapor deposition (PVD) process, a chemical vapor deposition (CVD) process, or an atomic layer deposition (ALD) process.

상기 텅스텐 확산방지막(38)을 CVD 공정을 통해 형성하는 경우에는, 250∼400℃정도의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스, BH3 가스, B10H14 가스 및 Si2H6 가스를 단독, 또는, 조합한 가스를 사용한다.When the tungsten diffusion barrier 38 is formed through a CVD process, WF 6 gas is used as a source gas at a temperature of about 250 to 400 ° C., and SiH 4 gas, H 2 gas, and B 2 H 6 are used as reaction gases. Gas, BH 3 gas, B 10 H 14 gas and Si 2 H 6 gas are used alone or in combination.

또한, 상기 텅스텐 확산방지막(38)을 CVD 공정을 통해 형성하는 경우에는, 250∼400℃ 정도의 온도에서 상기 소오스 가스 및 반응 가스를 사용하여 막을 형성하는 제1단계와, 상기 소오스 가스 및 반응 가스들을 제거하기 위해 퍼지시키는 제2단계를 하나의 싸이클로 수행하되, 원하는 막의 두께를 얻을 때까지 상기 싸이클 을 반복 수행하는 방식을 사용할 수도 있다.In addition, when the tungsten diffusion barrier 38 is formed through a CVD process, a first step of forming a film using the source gas and the reactive gas at a temperature of about 250 to 400 ° C., and the source gas and the reactive gas The second step of purging to remove them may be performed in one cycle, but the cycle may be repeated until the desired film thickness is obtained.

그리고, 텅스텐 확산방지막(38)을 ALD 공정을 통해 형성하는 경우에는, 250∼400℃ 정도의 온도에서 소오스 가스로서 WF6 가스를 사용하고, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스, BH3 가스, B10H14 가스 및 Si2H6 가스를 단독, 또는, 조합한 가스를 사용하며, 상기 소오스 가스 및 반응 가스들을 순차적 공급하여 막을 형성한다.In the case where the tungsten diffusion barrier 38 is formed through an ALD process, WF 6 gas is used as the source gas at a temperature of about 250 to 400 ° C., and SiH 4 gas, H 2 gas, and B 2 H are used as reaction gases. 6 gas, BH 3 gas, B 10 H 14 gas and Si 2 H 6 gas are used alone or in combination, and the source gas and the reaction gases are sequentially supplied to form a film.

이때, 상기 텅스텐 확산방지막(38)을 형성하기 위한 소오스 가스로서 WF6 가스 외에, WCl6 가스, WBr6 가스, W(Co)6 가스, W(C2H2)6 가스, W(PF3)6 가스, W(allyl)4 가스, (C2H5)WH2 가스, [CH3(C5H4)]2WH2 가스, (C2H5)W(CO)3(CH3) 가스, W(butadiene)3 가스, W(methylvinyl-ketone)3 가스, (C5H5)HW(CO)3 가스, (C7H8)W(CO)3 가스 및 (1,5-COD)W(CO)4 가스를 사용하는 것도 가능하며, 상기 소오스 가스들을 사용해서 플라즈마를 형성하여 이를 공급하는 방법을 통해 막을 형성할 수도 있다.At this time, as a source gas for forming the tungsten diffusion barrier 38, in addition to WF 6 gas, WCl 6 gas, WBr 6 gas, W (Co) 6 gas, W (C 2 H 2 ) 6 gas, W (PF 3 ) 6 gas, W (allyl) 4 gas, (C 2 H 5 ) WH 2 gas, [CH 3 (C 5 H 4 )] 2 WH 2 gas, (C 2 H 5 ) W (CO) 3 (CH 3 ) Gas, W (butadiene) 3 gas, W (methylvinyl-ketone) 3 gas, (C 5 H 5 ) HW (CO) 3 gas, (C 7 H 8 ) W (CO) 3 gas and (1,5- It is also possible to use COD) W (CO) 4 gas, and a film may be formed by forming a plasma by using the source gases and supplying the plasma.

여기서, 상기 텅스텐 확산방지막(38)은 비저항이 5.6μΩ-㎝ 정도로 종래의 Ta막이나 TaN막에 비해 매우 낮기 때문에 금속배선의 저항을 개선할 수 있으며, 따라서, 반도체 소자의 동작 속도를 향상시킬 수 있다. 또한, 상기 텅스텐 확산방지막(38)을 단차피복성(Step Coverage)이 우수한 CVD 공정을 통해 형성하더라도, 30μΩ-㎝ 정도의 비교적 낮은 비저항을 얻을 수 있다는 장점이 있다.Here, the tungsten diffusion barrier 38 has a specific resistance of about 5.6 μΩ-cm, which is much lower than that of a conventional Ta film or TaN film, thereby improving resistance of metal wiring, and thus, improving operation speed of a semiconductor device. have. In addition, even when the tungsten diffusion barrier 38 is formed through a CVD process having excellent step coverage, a relatively low specific resistance of about 30 μΩ-cm can be obtained.

게다가, 상기 텅스텐 확산방지막(38)은 전자의 평균 자유 행로가 11㎚ 정도로, 종래의 Ta막이나 TaN막의 전자의 평균 자유 행로가 23nm 정도인 것에 비해 작으므로 스테일링에 따른 비저항의 증가를 방지할 수 있다.In addition, since the tungsten diffusion barrier 38 has an average free path of electrons of about 11 nm and a small average free path of electrons of a conventional Ta film or TaN film of about 23 nm, it is possible to prevent an increase in the specific resistance due to stailing. Can be.

이어서, 상기 텅스텐 확산방지막(38)에 대해 질화 처리를 수행하여 텅스텐 확산방지막(38)의 표면을 질화막 또는 실리콘질화막으로 만들어줌으로써, 상기 텅스텐 확산방지막(38)이 확산방지막으로서의 특성이 향상되도록 함이 바람직하다.Subsequently, the tungsten diffusion barrier 38 is nitrided to make the surface of the tungsten diffusion barrier 38 a nitride or silicon nitride layer, so that the tungsten diffusion barrier 38 is improved as a diffusion barrier. desirable.

이때, 상기 질화 처리는 200∼400℃ 정도의 온도에서 5∼100초 동안 수행하며, NH3 가스, 또는, SiH4/NH3 가스를 공급하는 방식, 또는, NH3 가스, 또는, SiH4/NH3 가스로 플라즈마를 형성해서 표면 처리하는 방식으로 수행한다.In this case, the nitriding treatment is carried out for 5-100 seconds and at a temperature of about 200~400 ℃, NH 3 gas, or, SiH 4 / NH 3 gas system for supplying, or, NH 3 gas, or, SiH 4 / It is carried out by forming a plasma with NH 3 gas and surface treating.

도 3d를 참조하면, 상기 텅스텐 확산방지막(38) 상에 구리를 사용하여 씨드막(도시안됨)을 형성한 다음, 상기 씨드막 상에 콘택홀(H) 및 트렌치(T)를 매립하도록 구리막(39)을 증착한다. Referring to FIG. 3D, a seed layer (not shown) is formed on the tungsten diffusion barrier layer 38 using copper, and then a copper layer is embedded to fill the contact hole H and the trench T on the seed layer. 39 is deposited.

도 3e를 참조하면, 상기 구리막과 텅스텐 확산방지막(38)을 상기 제2절연막(37)이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 상기 하부 금속배선(33) 상부에 상부 금속배선(39a)을 형성한다.Referring to FIG. 3E, the copper film and the tungsten diffusion barrier 38 are chemically mechanical polished (CMP) until the second insulating film 37 is exposed, and the upper metal wiring 39a is disposed on the lower metal wiring 33. ).

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 구리막을 적용한 금속배선의 형성시 확산방지막으로서 비저항이 낮은 텅스텐막을 형성함로써 상기 금속배선의 저항을 개선할 수 있다. 따라서, 본 발명은 상기 금속배선의 저항을 개선함으로써 반도체 소자의 동작 특성을 향상시킬 수 있다.As described above, the present invention can improve the resistance of the metal wiring by forming a tungsten film having a low specific resistance as a diffusion barrier film when forming a metal wiring using a copper film. Therefore, the present invention can improve the operating characteristics of the semiconductor device by improving the resistance of the metal wiring.

Claims (15)

반도체 기판 상에 형성되며, 콘택홀 및 트렌치가 구비된 절연막;An insulating layer formed on the semiconductor substrate and having contact holes and trenches; 상기 콘택홀 및 트렌치 표면 상에 형성된 텅스텐 확산방지막; 및A tungsten diffusion barrier layer formed on the contact hole and the trench surface; And 상기 텅스텐 확산방지막 상에 상기 콘택홀 및 트렌치를 매립하도록 형성된 구리막;A copper film formed on the tungsten diffusion barrier to fill the contact hole and the trench; 을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.Metal wiring of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐 확산방지막은 20∼500Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.The tungsten diffusion barrier layer has a thickness of 20 to 500 kPa. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐 확산방지막은 확산방지막으로서의 특성이 향상되도록 질화 처리된 것을 특징으로 하는 반도체 소자의 금속배선.The tungsten diffusion barrier layer is nitrided to improve the characteristics of the diffusion barrier layer of the semiconductor device. 반도체 기판 상에 콘택홀 및 트렌치를 갖는 절연막을 형성하는 단계;Forming an insulating film having a contact hole and a trench on the semiconductor substrate; 상기 콘택홀 및 트렌치 표면을 포함한 절연막 상에 텅스텐 확산방지막을 형성하는 단계;Forming a tungsten diffusion barrier layer on the insulating layer including the contact hole and the trench surface; 상기 텅스텐 확산방지막 상에 콘택홀 및 트렌치를 매립하도록 구리막을 형성 하는 단계; 및Forming a copper film on the tungsten diffusion barrier to fill contact holes and trenches; And 상기 구리막과 텅스텐 확산방지막을 상기 절연막이 노출될 때까지 평탄화시키는 단계;Planarizing the copper film and the tungsten diffusion barrier film until the insulating film is exposed; 를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Metal wiring forming method of a semiconductor device comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 텅스텐 확산방지막을 형성하는 단계 후, 그리고, 상기 구리막을 형성하는 단계 전,After the forming of the tungsten diffusion barrier layer, and before the forming of the copper layer, 상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 상기 텅스텐 확산방지막이 질화되어 확산방지막으로서의 특성이 향상되도록 후처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And performing post-treatment on the resultant of the substrate on which the tungsten diffusion barrier layer is formed so that the tungsten diffusion barrier layer is nitrided to improve its characteristics as a diffusion barrier layer. 제 5 항에 있어서,The method of claim 5, wherein 상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 후처리를 수행하는 단계는, 200∼400℃의 온도에서 5∼100초 동안 NH3 가스, 또는, SiH4/NH3 가스를 공급하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Performing a post-treatment to the substrate resulting wherein the tungsten diffusion barrier film is formed, performing a for 5-100 seconds at a temperature of 200~400 ℃ NH 3 gas, or the method of supplying the SiH 4 / NH 3 gas A metal wiring forming method of a semiconductor device, characterized in that. 제 5 항에 있어서,The method of claim 5, wherein 상기 텅스텐 확산방지막이 형성된 기판 결과물에 대해 후처리를 수행하는 단 계는, 200∼400℃의 온도에서 5∼100초 동안 NH3 가스, 또는, SiH4/NH3 가스로 플라즈마를 형성해서 표면 처리하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Step that performs post-processing for the substrate result that the tungsten diffusion barrier film is formed, for 5-100 seconds at a temperature of 200~400 ℃ NH 3 gas, or the surface treatment to form a plasma with SiH 4 / NH 3 gas The metal wiring forming method of a semiconductor device, characterized in that carried out in a way. 제 4 항에 있어서,The method of claim 4, wherein 상기 텅스텐 확산방지막은 20∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And the tungsten diffusion barrier layer is formed to a thickness of 20 to 500 GPa. 제 4 항에 있어서,The method of claim 4, wherein 상기 텅스텐 확산방지막은 소오스 가스로서 WF6 가스, WCl6 가스, WBr6 가스, W(Co)6 가스, W(C2H2)6 가스, W(PF3)6 가스, W(allyl)4 가스, (C2H5)WH2 가스, [CH3(C5H4)]2WH2 가스, (C2H5)W(CO)3(CH3) 가스, W(butadiene)3 가스, W(methylvinyl-ketone)3 가스, (C5H5)HW(CO)3 가스, (C7H8)W(CO)3 가스 및 (1,5-COD)W(CO)4 가스로 구성된 그룹으로부터 선택된 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The tungsten diffusion barrier layer is a source gas, WF 6 gas, WCl 6 gas, WBr 6 gas, W (Co) 6 gas, W (C 2 H 2 ) 6 gas, W (PF 3 ) 6 gas, W (allyl) 4 Gas, (C 2 H 5 ) WH 2 gas, [CH 3 (C 5 H 4 )] 2 WH 2 gas, (C 2 H 5 ) W (CO) 3 (CH 3 ) gas, W (butadiene) 3 gas With gas, W (methylvinyl-ketone) 3 , (C 5 H 5 ) HW (CO) 3 gas, (C 7 H 8 ) W (CO) 3 gas and (1,5-COD) W (CO) 4 gas. Forming a metal wiring of a semiconductor device, characterized in that formed using any one selected from the group consisting of. 제 4 항에 있어서,The method of claim 4, wherein 상기 텅스텐 확산방지막은 소오스 가스로서 WF6 가스, WCl6 가스, WBr6 가스, W(Co)6 가스, W(C2H2)6 가스, W(PF3)6 가스, W(allyl)4 가스, (C2H5)WH2 가스, [CH3(C5H4)]2WH2 가스, (C2H5)W(CO)3(CH3) 가스, W(butadiene)3 가스, W(methylvinyl-ketone)3 가스, (C5H5)HW(CO)3 가스, (C7H8)W(CO)3 가스 및 (1,5-COD)W(CO)4 가스로 구성된 그룹으로부터 선택된 적어도 어느 하나를 사용해서 형성한 플라즈마를 공급하여 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The tungsten diffusion barrier layer is a source gas, WF 6 gas, WCl 6 gas, WBr 6 gas, W (Co) 6 gas, W (C 2 H 2 ) 6 gas, W (PF 3 ) 6 gas, W (allyl) 4 Gas, (C 2 H 5 ) WH 2 gas, [CH 3 (C 5 H 4 )] 2 WH 2 gas, (C 2 H 5 ) W (CO) 3 (CH 3 ) gas, W (butadiene) 3 gas With gas, W (methylvinyl-ketone) 3 , (C 5 H 5 ) HW (CO) 3 gas, (C 7 H 8 ) W (CO) 3 gas and (1,5-COD) W (CO) 4 gas. And forming a plasma formed by using at least one selected from the group consisting of the metal wirings. 제 4 항에 있어서,The method of claim 4, wherein 상기 텅스텐 확산방지막은 이온화 PVD 공정, CVD 공정 및 ALD 공정으로 구성된 그룹으로부터 선택된 어느 하나를 통해 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The tungsten diffusion barrier layer is formed by any one selected from the group consisting of an ionization PVD process, a CVD process and an ALD process. 제 11 항에 있어서,The method of claim 11, 상기 CVD 공정을 이용한 텅스텐 확산방지막의 형성은, 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스, BH3 가스, B10H14 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The formation of the tungsten diffusion barrier film using the CVD process uses WF 6 gas as a source gas at a temperature of 250 to 400 ° C., SiH 4 gas, H 2 gas, B 2 H 6 gas, BH 3 gas, At least one selected from the group consisting of a B 10 H 14 gas and a Si 2 H 6 gas is used alone or in combination. 제 11 항에 있어서,The method of claim 11, 상기 CVD 공정을 이용한 텅스텐 확산방지막의 형성은, 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스를 사용하여 막을 형성하는 제1단계와, 상기 소오스 가스 및 반응 가스들을 제거하기 위해 퍼지시키는 제2단계를 하나의 싸이클로 수행하되, 상기 싸이클을 원하는 두께의 막이 얻어질 때까지 반복 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The formation of the tungsten diffusion barrier layer using the CVD process uses WF 6 gas as a source gas at a temperature of 250 to 400 ° C., and SiH 4 gas, H 2 gas, B 2 H 6 gas, and Si 2 H 6 as reaction gases. In a single cycle, a first step of forming a film using a single or a combination of gases selected from the group consisting of gases, and a second step of purging to remove the source gas and the reactive gases are performed in one cycle, And repeating the cycle until a film having a desired thickness is obtained. 제 11 항에 있어서,The method of claim 11, 상기 ALD 공정을 이용한 텅스텐 확산방지막의 형성은 250∼400℃의 온도에서 소오스 가스로서 WF6 가스를 사용하며, 반응 가스로서 SiH4 가스, H2 가스, B2H6 가스, BH3 가스, B10H14 가스 및 Si2H6 가스로 구성된 그룹으로 선택된 적어도 어느 하나를 단독, 또는, 조합한 가스들을 순차적 공급해서 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Formation of the tungsten diffusion barrier layer using the ALD process uses a WF 6 gas as a source gas at a temperature of 250 ~ 400 ℃, SiH 4 gas, H 2 gas, B 2 H 6 gas, BH 3 gas, B as a reaction gas A method for forming a metal wiring in a semiconductor device, characterized in that the supply of at least one selected from the group consisting of 10 H 14 gas and Si 2 H 6 gas alone or in combination. 제 4 항에 있어서,The method of claim 4, wherein 상기 구리막과 텅스텐 확산방지막을 평탄화시키는 단계는 CMP 공정을 통해 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And planarizing the copper film and the tungsten diffusion barrier layer are performed by a CMP process.
KR1020060092536A 2006-09-22 2006-09-22 Metal interconnection layer of semiconductor device and method for forming of the same KR20080027082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060092536A KR20080027082A (en) 2006-09-22 2006-09-22 Metal interconnection layer of semiconductor device and method for forming of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092536A KR20080027082A (en) 2006-09-22 2006-09-22 Metal interconnection layer of semiconductor device and method for forming of the same

Publications (1)

Publication Number Publication Date
KR20080027082A true KR20080027082A (en) 2008-03-26

Family

ID=39414262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092536A KR20080027082A (en) 2006-09-22 2006-09-22 Metal interconnection layer of semiconductor device and method for forming of the same

Country Status (1)

Country Link
KR (1) KR20080027082A (en)

Similar Documents

Publication Publication Date Title
TWI446487B (en) Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
KR100790452B1 (en) Method for forming multi layer metal wiring of semiconductor device using damascene process
US8193086B2 (en) Local silicidation of via bottoms in metallization systems of semiconductor devices
KR100407681B1 (en) Method of forming a metal line in a semiconductor device
KR100914982B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100910225B1 (en) Method for forming multi layer metal wiring of semiconductor device
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
KR100667905B1 (en) Method of forming a copper wiring in a semiconductor device
KR20080114056A (en) Line of semiconductor device and method for manufacturing the same
KR100866138B1 (en) Line of semiconductor device and method for manufacturing the same
KR100407682B1 (en) A method of forming a metal line in a semiconductor device
KR100744669B1 (en) A method for forming damascene metal wire using copper
KR20080027082A (en) Metal interconnection layer of semiconductor device and method for forming of the same
KR100960929B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100967130B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100623332B1 (en) Method for forming metal line of semiconductor device
KR101185853B1 (en) Method for forming metal line of semiconductor device
KR20080062556A (en) Method for forming metal plug of semiconductor device
KR100587600B1 (en) Method for forming metal wiring using dual damascene process
KR101096444B1 (en) Manufacturing method of metal wiring of semiconductor device
KR20020048720A (en) A method for forming damascene metal wire using copper
KR100895811B1 (en) Method for forming metal interconnection layer of semiconductor device
KR100571387B1 (en) Copper wiring manufacturing method of semiconductor device
KR20080114057A (en) Line of semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application