KR20080026758A - 박막 트랜지스터 기판의 제조 방법 - Google Patents
박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080026758A KR20080026758A KR1020060091731A KR20060091731A KR20080026758A KR 20080026758 A KR20080026758 A KR 20080026758A KR 1020060091731 A KR1020060091731 A KR 1020060091731A KR 20060091731 A KR20060091731 A KR 20060091731A KR 20080026758 A KR20080026758 A KR 20080026758A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- organic
- thin film
- concave
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000002161 passivation Methods 0.000 claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 103
- 239000010410 layer Substances 0.000 claims description 92
- 238000005530 etching Methods 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 28
- 239000011241 protective layer Substances 0.000 claims description 10
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 claims description 3
- 238000004049 embossing Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 기판 상에 박막 트랜지스터를 형성하고, 그 상부에 유기 보호막을 형성한 다음 단일 마스크를 이용한 노광 및 현상을 실시하여 요철부와 상기 요부보다 큰 사이즈의 콘택홀용 오목홈를 형성하고, 상기 유기 보호막을 리플로우시켜 엠보싱 형태의 요철부를 형성하되, 요부 내측 공간에 유기 보호막을 충진시켜 상기 오목홈의 바닥면 보다 그 두께를 두껍게 한 후에 유기 보호막을 식각하거나 이를 식각 마스크로 하는 식각을 실시하여 그 두께가 얇은 오목홈의 바닥면을 제거하여 드레인 콘택홀을 형성할 수 있다. 이를 통해 본 발명은 단일의 노광 및 현상 공정을 통해 상기 유기 보호막상에 엠보싱 형태의 요철 패턴과 드레인 콘택홀 형성하여 제작 공정을 단순화 시킬 수 있고, 상기 유기 보호막으로 저 유전율의 유기막을 사용하여 유기 보호막이 식각 마스크로 사용되어 그 높이가 줄어들더라고 인접하는 배선 및 소자간의 크로스토크 현상이 발생하는 것을 방지할 수 있다.
반투과, 반사, 유기 보호막, 요철 패턴, 콘택홀
Description
도 1 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면 개념도들.
도 9 내지 도 13은 본 발명의 다른 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 게이트 전극
120 : 유지 라인 131 : 소스 전극
132 : 드레인 전극 130 : 박막 트랜지스터
140 : 패시베이션막 150 : 유기 보호막
153 : 요철 패턴 162 : 드레인 콘택홀
170 : 화소 전극 180 : 반사막
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 콘택홀과 요철 패턴에 대응하는 노광 영역이 정의된 마스크를 이용하여 유기 보호막을 노광 및 현상하여 콘택홀과 요철 패턴을 동시에 제작할 수 있는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
표시 장치 중 액정의 투광성을 이용한 액정 표시 장치는 스스로 발광하지 못하는 소자이다. 따라서, 액정 표시 장치는 크게, 백라이트와 같은 내장 광원을 이용하여 화상을 표시하는 투과형 액정 표시 장치와 자연광과 같은 외부 입사광을 이용하는 반사형 액정 표시 장치로 구분될 수 있다.
투과형 액정 표시 장치는 배면에 백라이트 유닛(back light unit)을 설치하여 이를 자체 광원으로 사용하기 때문에 화면의 휘도가 높은 장점이 있으나, 전력의 소모가 크기 때문에 휴대용 장치에 적용하기 어렵다.
반면에 반사형 액정 표시 장치는 외부에서 입사된 자연광을 액정층의 스위칭 작용에 의해 선택적으로 투과시키고 반사판에서 재반사하여 전면으로 출사되게 하여 화상을 표시한다. 이는 자체 광원이 없기 때문에 휘도가 나쁘고 어두운 곳에서는 사용이 어렵다는 단점이 있다.
이러한 투과형과 반사형 액정 표시 장치의 단점을 해소하기 위한 개발된 것이 반투과형 액정 표시 장치이다. 반투과형 액정 표시 장치는 외부로부터 입사된 광을 반사시키거나, 백라이트 유닛의 광을 투과시켜 화상을 표시하였다.
반투과형 액정 표시 장치는 하부 구조물을 보호하기 위한 패시베이션막 및 유기막을 형성하고, 외부로부터 입사된 광의 반사율을 향상시키기 위해 제 1 마스크를 이용한 패터닝 공정을 통해 유기막에 엠보싱 형태(즉, 마이크로 렌즈 형상)의 요철 패턴을 형성하고 그 상에 화소 전극과 반사금속층을 형성하였다. 이때, 상기 화소 전극은 하부에 마련된 드레인 전극과 접속된다. 따라서, 상기 화소 전극 형성전에 제 2 마스크를 이용한 패터닝 공정을 통해 요철 패턴이 형성된 유기막에 드레인 전극 영역의 일부를 노출하는 콘택홀을 형성하였다. 이를 위해 제 1 마스크를 이용한 제 1 사진 현상 공정을 통해 상기 유기막의 일부를 제거하여 유기막에 요철 패턴을 형성한 다음 제 2 마스크와 감광막을 이용한 제 2 사진 현상 공정을 통해 콘택홀 형성영역의 유기막과 패시베이션막을 제거하여 콘택홀을 형성하였다. 이와 같이 상기 유기막에 요철 패턴을 형성하고, 드레인 전극 영역의 일부를 노출하는 콘택홀을 형성하기 위해서는 두개의 마스크를 사용한 두번의 사진 현상 공정을 수행하여야 하는 단점이 있다. 이로인해 표시 장치 제작을 위한 공정 수의 증가로 인해 제작 공정이 복잡해지고, 생산성이 저하되는 문제가 있고, 제작 단가 또한 증대되는 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 도출된 것으로서, 단일 마스크를 이용한 단일의 사진 현상 공정으로 유기막 상에 요철 패턴과 콘택홀용 패 턴을 형성한 다음 상기 유기막을 식각 마스크로 하는 식각을 통해 콘택홀을 형성하여 제작 공정을 단순화 할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 기판 상에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터가 형성된 상기 기판 상에 패시베이션막과 유기 보호막을 순차적으로 형성하는 단계와, 상기 유기 보호막 상에 콘택홀용 오목부를 형성하고, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 요철 패턴을 형성하는 단계와, 상기 콘택홀용 오목부의 바닥면과, 상기 바닥면 하부 영역의 패시베이션막을 제거하여 상기 박막 트랜지스터의 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계 및 상기 유기 보호막 상에 상기 드레인 전극과 접속되는 화소 전극과 반사막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
또한, 본 발명에 따른 기판 상에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터가 형성된 상기 기판 상에 유기 보호막을 형성하는 단계와, 상기 유기 보호막 상에 콘택홀용 오목부를 형성하고, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 요철 패턴을 형성하는 단계와, 상기 콘택홀용 오목부의 바닥면 영역의 상기 유기 보호막을 제거하여 상기 박막 트랜지스터 기판의 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 단계 및 상기 유기 보호 막 상에 상기 드레인 전극과 접속되는 화소 전극과 반사막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
여기서, 상기 콘택홀용 오목부와, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 상기 요철 패턴은 단일 마스크를 이용한 노광 및 현상 공정과 리플로우 공정을 통해 제작되는 것이 바람직하다.
그리고, 상기 콘택홀용 오목부와 상기 엠보싱 형태의 요철 패턴을 형성하는 단계는, 콘택홀용 투광 영역과 철부용 투광 영역 그리고, 요부용 차광영역을 포함하는 마스크를 이용하여 상기 유기 보호막을 노광하고, 현상하여 요부 및 철부를 형성하고, 상기 요부와 그 깊이는 유사하고 상기 유부의 폭보다 더 넓은 폭의 콘택홀용 오목부를 형성하는 단계 및 상기 유기 보호막을 리플로우시켜 엠보싱 형태의 요철 패턴을 형성하는 단계를 포함하는 것이 바람직하다.
상기 콘택홀용 오목홈의 깊이를 1로 할 경우 상기 요철 패턴의 요부 영역의 깊이는 0.1 내지 0.8인 것이 효과적이다.
상기 유기 보호막은 유전율이 2.0 내지 3.0인 저유전율의 유기막을 사용하는 것이 바람직하다. 상기 유기 보호막으로 노르보넨(norbornene)계열의 유기막을 사용할 수 있다.
상기 드레인 콘택홀을 형성하는 단계는, 상기 엠보싱 형태의 요철 패턴과 상기 콘택홀용 오목부가 마련된 상기 유기 보호막을 식각하여 상기 콘택홀용 오목부 바닥면의 패시베이션막을 노출시키고, 노출된 패시베이션막을 식각하는 것이 바람직하다.
상기 드레인 콘택홀을 형성하는 단계는, 전면 식각을 실시하여 상기 콘택홀용 오목부 하부의 상기 드레인 전극을 노출시키는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 상부에 또는 위에 있다고 표현되는 경우는 각 부분이 다른 부분의 바로 상부 또는 바로 위에 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면 개념도들이다.
도 1을 참조하면, 기판(100) 상에 게이트 전극(110) 및 유지 라인(120)을 형성한다.
즉, 기판(100) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 제 1 도전성막을 형성한다. 제 1 도전성 막으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 및 Mo/Al/Mo 중 적어도 어느 하나를 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 앞서 설명한 바와 같이 제 1 도전성막으로 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성하되, 단일층 및 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 Cr, Ti, Ta, Mo 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층 또는 삼중층으로 형성할 수도 있다.
상기 제 1 도전성막 상에 감광막을 도포한 다음, 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 마스크 패턴(미도시)을 형성한다. 상기 감광막 마스크 패턴을 식각 마스크로 하는 식각공정을 실시하여 게이트 전극(110) 및 유지 라인(120)을 형성한다. 그리고, 도시되지는 않았지만, 상기 제 1 도전성막을 패터닝하여 상기 게이트 전극(110)에 접속되어 가로 방향으로 연장된 게이트 라인을 형성하고, 게이트 라인의 끝단에 게이트 패드를 형성한다. 이때, 상기 게이트 라인과 유지 라인의 연장방향이 평행한 것이 바람직하다. 그리고, 단위 화소 영역을 지나는 유지 라인(120)의 일단부가 판 형상으로 돌출되는 것이 바람직하다. 상기 감광막 마스크 패턴을 제거한다.
도 2를 참조하면, 전체 구조상에 게이트 절연막(121)을 형성하고, 상기 게이트 전극(110) 상부에 활성영역을 형성한다.
이를 위해 전체 기판 상에 PECVD법, 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 절연막(121)을 형성한다. 이때, 게이트 절연막(121)으로는 산화 실리콘 및/또는 질화 실리콘을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 게 이트 절연막(121) 상에 앞서 언급한 증착 방법을 통해 활성층용 박막 및 오믹 접촉층용 박막을 순차적으로 형성한다. 활성층용 박막으로는 비정질 실리콘층을 사용하고, 오믹 접촉층용 박막으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 물론 이에 한정되지 않고 활성층용 박막으로 반도체 특성을 갖는 박막을 사용할 수 있다.
상기의 오믹 접촉층용 박막 상에 감광막을 도포한 다음, 마스크를 이용한 노광 및 현상 공정을 통해 감광막 마스크 패턴(미도시)을 형성한다. 상기의 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 통해 오믹 접촉층용 박막과 활성층용 박막을 제거하여 게이트 전극(110) 상부에 활성층(122) 및 오믹 접촉층(123)을 포함하는 활성영역을 각기 형성한다. 제 2 감광막 마스크 패턴을 제거한다.
도 3을 참조하면, 게이트 전극(110)의 상부 영역과 그 일부가 중첩되는 소스 전극(131) 및 드레인 전극(132)을 형성하여 박막 트랜지스터(130)를 제작한다.
이를 위해 전체 구조상에 제 2 도전성막을 형성한다. 제 2 도전성막으로는 Mo, Al, Cr, Ti 중 적어도 하나의 금속 또는 이들을 포함하는 합금을 사용할 수 있다. 그리고, 제 2 도전성막은 단일층 또는 다중층으로 제작할 수도 있다. 물론 제 2 도전성막은 제 1 도전성막과 동일한 물질을 사용할 수도 있다. 상기 제 2 도전성막 상에 감광막을 도포한 다음 마스크를 이용한 노광 및 현상 공정을 통해 소스 및 드레인 제작을 위한 감광막 마스크 패턴을 형성한다. 상기 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 노출된 제 2 도전성막을 식각하여 소스 전극(131) 및 드레인 전극(132)을 형성한다. 그리고 도시되지는 않았지만 상기 소스 전극(131)과 접속되고 상기 게이트 라인과 교차하는 방향으로 연장된 데이터 라인을 형성하고, 데이터 라인의 끝단에 데이터 패드를 형성한다. 상기 드레인 전극(132)는 그 끝단부가 판 형상으로 연장 돌출된다. 이와 같이 연장 돌출된 드레인 전극(132) 영역은 앞서 설명한 유지 전극(120)의 돌출영역과 중첩되어 유지 커패시터를 형성한다. 이때, 유지 커패시터의 유전체막으로는 게이트 절연막(121)이 사용된다.
이후, 상기 소스 전극(131) 및 드레인 전극(132) 사이에 노출된 오믹 접촉층(123)을 제거한다. 건식 식각을 실시하여 노출된 오믹 접촉층(123)을 제거하여 소스 전극(131)과 드레인 전극(132) 사이에 활성층(122)으로 이루어진 채널을 형성하여 박막 트랜지스터(130)를 제조한다. 이후, 소정의 감광막 스트립 공정을 실시하여 상기 감광막 마스크 패턴을 제거한다.
도 4를 참조하면, 전체 구조상에 패시베이션막(140)과 투광성의 유기 보호막(150)을 순차적으로 형성한다.
박막 트랜지스터(160)가 형성된 기판(100) 상에 산화 실리콘 및/또는 질화 실리콘을 포함하는 무기 절연 물질을 증착하여 패시베이션막(140)을 형성한다. 즉, 무기 절연물질로 SiOx, SiNx, SiONx 등을 사용할 수 있다. 본 실시예에서는 패시베이션막(140)으로 SiNx를 사용하는 것이 효과적이다. 상기 패시베이션막(140)막 상에 감광성 유기막을 도포하여 유기 보호막(150)을 형성한다. 이때, 상기 감광성 유기막으로 유기막의 유전율이 2.0 내지 3.0인 물질을 사용하는 것이 바람직하다. 이러 한 감광성 유기막으로 노르보넨(norbornene)계열의 유기막을 사용하는 것이 바람직하다. 본 실시예에서는 Zeon사의 Zero-P계열의 유기막을 사용하는 것이 효과적이다.
이를 통해 본 실시예에서는 초기 증착된 유기 보호막(150)의 두께를 낮출 수 있게 되어 유기 보호막(150)을 식각 마스크막으로 사용할 수 있게 된다. 즉, 종래의 경우 유기 보호막(150)의 유전율(k = 3.3)이 높기 때문에 유기 보호막(150)의 두께를 낮추게 되면 인접하는 금속층간의 크로스토크(Crosstalk)등의 문제가 발생하여 소자의 구동에 큰 지장을 초래하였다. 하지만, 본 실시예의 경우 유기 보호막(150)의 유전율이 종래에 비하여 낮기 때문에 유기 보호막의 두께를 낮출 수 있다. 예를 들어 본 실시예에 따른 유기 보호막(150)의 유전율이 2.7일 경우 종래의 유기 보호막의 유전율(k=3.3)에 비하여 0.6이 낮아지게 된다. 이를 통해 종래에는 유기 보호막(150) 두께를 2㎛로 하였다면, 본 실시예에서는 1.58㎛정도의 두께만으로도 종래의 유기 보호막(150)과 동일한 역할을 수행할 수 있게 된다. 즉, 기존의 유기 보호막(150) 두께의 3/4 정도의 두께만으로도 충분한 유기 보호막(150)의 역할을 할 수 있다. 이는 초기 증착된 2㎛두께의 유기 보호막(150)을 식각 마스크로 사용하여 유기 보호막(150)이 식각 공정에 의해 그 일부가 식각되어 최종적인 유기 보호막(150)의 두께가 감소되더라도, 종래의 두꺼운 유기 보호막(150)과 동일한 역할을 수행할 수 있음을 의미한다. 따라서, 본 실시예에서는 상기 유기 보호막(150)을 후속 식각 공정의 식각 마스크로 사용할 수 있다.
도 5를 참조하면, 요철 및 콘택 마스크(200)를 이용한 노광 및 현상 공정을 실시하여 상기 유기 보호막(150) 상에 요철 패턴용 요부(152) 및 철부(151)를 형성하고, 콘택홀용 오목홈(161)을 형성한다. 그리고 도시되지는 않았지만, 상기 게이트 패드와 데이터 패드용 오목홈부도 함께 형성되는 것이 바람직하다.
상기 요철 및 콘택 마스크(200)는 도 5에 도시된 바와 같이 투광 영역(210, 230)과 차광 영역(220)을 포함한다. 이때, 상기 투광 영역(210, 230)은 콘택홀 형성 영역(230)과, 요부 또는 철부 형성 영역(210)을 구비한다. 본 실시예에서는 상기 투광 영역은 철부 형성 영역(210)을 포함한다.
이러한 요철 및 콘택 마스크(200)를 상기 유기 보호막(150)이 형성된 기판(100) 상에 정렬한다. 상기의 요철 및 콘택 마스크(200)를 이용하여 노광을 실시하게 되면 투광 영역으로는 광이 투과하여 그 하부의 유기 보호막(150)을 노광시키게 되고, 차광 영역(220)으로는 광이 투과하지 못하게 된다. 따라서, 본 실시예에서는 상기 콘택홀용 오목홈(161) 영역과 철부(151) 영역이 광에 의해 노광된다. 다음으로 현상 공정을 실시하게 되면 상기 노광된 영역의 유기 보호막(150)의 일부가 제거된다. 이로부터 도 5에 도시된 바와 같이 유기 보호막(150)은 드레인 전극(132) 상부 영역에 콘택홀용 오목홈(161)이 형성되고, 반투과 영역 상에 요부(152) 및 철부(151)가 형성된다. 이때, 상기 오목홈(161)과 요부(152)의 깊이는 동일한 것이 바람직하다. 그리고, 상기 오목홈(161)의 깊이는 전체 유기 보호막(150)의 두께를 1로 할 경우 0.7 내지 0.97인 것이 바람직하다. 그리고, 본 실시예의 오목홈(161) 개구의 폭이 상기 요부(152)의 폭(철부와 철부 사이의 길이)보다 1.5 내지 5배 정도 큰 것이 바람직하다. 물론 본 발명은 이에 한정되지 않고, 상기 유기 보호막(150)의 특성에 따라 노광되지 않은 영역이 제거될 수도 있고, 이에 따라 요철 및 콘택 마스크의 상기 투광 영역과 차광 영역이 바뀔 수도 있다.
도 6을 참조하면, 요부(152) 및 철부(151)와, 콘택홀용 오목홈(161)이 형성된 유기 보호막(150)을 리플로우시켜 오목 또는 볼록한 마이크로 렌즈 형상의 요철 패턴(153)을 형성한다. 즉, 리플로우(reflow), 아웃개싱(outgassing) 및 용매 제거의 목적으로 노광 및 현상된 유기 보호막(150)에 하드 베이킹을 실시하고, 200도 이상의 온도에서 큐어링을 실시하여 유기 보호막(150)을 경화 및 안정화시키는 것이 바람직하다. 이와 같은 리플로우 공정을 통해 철부(151)의 측벽면의 유기 보호막(150)이 흘러 내려 요부(152)는 오목한 마이크로 렌즈 형상으로, 철부(153)는 볼록한 마이크로 렌즈 형상으로 변화하여 엠보싱 형태의 요철 패턴(153)이 형성된다. 이때, 리플로우 공정시 도 6에 도시된 바와 같이 간격이 좁은 영역(요부(152) 즉, 골 영역)은 흘러 내린 유기 보호막(150)에 의해 채워지게 되고, 간격이 넓은 영역(콘택홀용 오목홈(161) 영역)은 채워지지 않고 그 측면 일부 만이 높아지게 된다. 즉, 요부(152)의 바닥면으로 유기 보호막(150)이 흘러 내려 요부(152)의 바닥면의 높이가 상승하는 반면에 콘택홀용 오목홈(161)의 바닥면은 그 높이를 유지하게 된다. 즉, 엠보싱 형태의 요철 패턴(153)과 하부 패시베이션막(140) 사이의 두께에 비하여 콘택홀용 오목홈(161)과 패시베이션막(140) 사이의 두께가 얇아지게 된다. 콘택홀용 오목홈(161)의 깊이를 1로 할 경우, 상기 요철 패턴(153)의 요부의 깊이는 0.1 내지 0.8인 것이 바람직하다. 이때, 하드 베이킹 공정과 큐어링 공정 조건을 조절하여 마이크로 렌즈의 기울기를 조절할 수 있고, 흘러내리는 유기 보호 막(150)의 양을 제어할 수 있다.
도 7을 참조하면, 엠보싱 형태의 요철 패턴(153)과 콘택홀용 오목홈(161)이 형성된 유기 보호막(150)을 식각 마스크로 하는 식각을 실시하여 드레인 전극(132)의 일부를 노출하는 드레인 콘택홀(162)을 형성한다. 이때, 상기 게이트 패드와 데이터 패드를 노출하는 콘택홀이 형성될 수 있다.
드레인 콘택홀(162) 형성을 위한 식각을 수행하게 되면 상기 엠보싱 형태의 요철 패턴(153)과 콘택홀용 오목홈(161)이 형성된 유기 보호막(150)의 두께가 낮아지게 된다. 이와 같이 유기 보호막(150)의 두께가 낮아지게 되면 상대적으로 그 두께가 얇은 콘택홀용 오목홈(161)의 바닥면을 통해 하부의 패시베이션막(140)이 노출된다. 노출된 패시베이션막(140)이 식각되어 그 하부의 드레인 전극(132)의 일부를 노출하는 드레인 콘택홀(162)가 형성된다. 이를 위해, 식각시 패시베이션막(140)과 유기 보호막(150)간의 식각율차가 적은 식각 조건으로 식각을 실시하는 것이 바람직하다. 즉, 유기 보호막(150)과 패시베이션막(140)을 동시에 식각할 수 있는 조건으로 식각을 수행하되 습식 또는 건식 식각을 수행한다. 이때, 상기 유기 보호막(150)과 패시베이션막(140)의 식각 선택비는 1:1 내지 1:10인 것이 바람직하다. 상술한 설명에서는 단일의 식각 공정을 통해 유기 보호막(150)의 상기 엠보싱 형태의 요철 패턴(153)의 높이를 낮추고, 패시베이션막(140)을 식각하여 드레인 콘택홀(162)을 형성함에 관해 설명하였다. 하지만, 본 실시예는 이에 한정되지 않고, 복수의 식각 공정을 통해 상기 엠보싱 형태의 요철 패턴(153)의 높이를 낮추고, 드레인 콘택홀(162)을 형성할 수 도 있다. 예를 들어 전면식각을 통해 유기 보호 막(150)의 전체 높이를 낮추어 콘택홀용 오목홈(161)의 하부에 패시베이션막(140)을 노출시킨다. 이후, 그 높이가 낮아진 유기 보호막(150)을 식각 마스크로 하는 콘택 식각을 통해 노출된 패시베이션막(140)을 식각하여 드레인 전극(132)의 일부를 노출하는 드레인 콘택홀(162)을 형성할 수 있다. 이때, 상기 콘택 식각은 패시베이션막(140)과 유기 보호막(150)간의 식각 선택비(1:10이상)가 큰 공정 조건으로 수행하는 것이 바람직하다.
앞서 설명한 바와 같이 본 실시예의 유기 보호막(150)으로 저 유전율의 유기막을 사용하기 때문에 유기 보호막(150)을 식각 마스크로 사용하거나 그 두께를 낮추더라도 인접하는 배선 또는 소자간의 크로스토크와 같은 현상이 발생하지 않게 된다.
도 8을 참조하면, 드레인 콘택홀(162)이 마련되고, 그 상부면에 엠보싱 형태의 요철 패턴(153)이 구비된 유기 보호막(150)상에 화소 전극(170)을 패터닝하고, 화소 전극(170) 상에 반사막(180)을 형성한다. 이때, 상기 게이트 패드와 데이터 패드에 접속되는 콘택 패드가 마련될 수도 있다.
즉, 상기 유기 보호막(160) 상에 그 요철을 따라 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 형성한 다음 이를 패터닝 하여 화소 전극(170)을 형성한다. 화소 전극(170)이 형성된 기판(100) 상에 Ag, Al, Au, Cu 및 이들을 포함하는 합금막 중 적어도 어느 하나의 막을 형성한다. 이때, 상기 막으로 반사율이 70% 이상인 금속막을 사용하는 것이 바람직하다. 이후, 상기 막을 패터닝하여 화소 전극(170) 상에 반사막(180)을 형성한다. 이때, 상기 반사막(180)은 반사 영역의 화소 전극(170) 상측에 형성되는 것이 바람직하다.
상기 반사막(180)이 형성된 기판(10) 상에 배향막(미도시)을 형성하여 표시 패널용 박막 트랜지스터 기판(100)을 제작한다.
한편 별도의 공정을 통해 제작된 컬러 필터 기판과 상기 박막 트랜지스터 기판을 실링 부재를 통해 밀봉하고 밀봉된 두 기판 사이에 액정을 구비하여 표시 장치의 기본 패널을 제작한다. 이때, 상기 컬러 필터 기판 상에는 블랙 매트릭스와 컬러 필터 그리고 공통 전극이 마련된다. 물론 두 기판의 대향하는 면 사이에는 배향막이 마련된다. 그리고, 상기의 표시 패널의 양측에 도시되지 않은 편광판, 백라이트, 보상판 등의 요소들을 배치하여 표시 장치를 제작할 수 있다.
앞선 실시예에서는 박막 트랜지스터 형성후 그 상측에 패시베이션막과 유기 보호막을 순차적으로 형성함에 관해 설명하였다. 본 발명은 이에 한정되지 않고, 단일의 유기 보호막을 형성하여 패시베이션막을 생략할 수도 있다. 하기에서는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 관해 설명한다. 후술되는 설명중 상술한 설명과 중복되는 부분은 설명한다. 그리고 후술되는 설명의 기술은 상술한 설명에 적용될 수 있다.
도 9 내지 도 13은 본 발명의 다른 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 기판(100) 상에 게이트 전극(110), 게이트 절연막(121), 활성층(122), 소스 전극(131) 및 드레인 전극(132)을 형성하여 박막 트래지스 터(130)를 형성한다.
도 10 및 도 11을 참조하면, 박막 트랜지스터(130)가 형성된 기판(100) 상에 유기 보호막(150)을 형성하고, 유기 보호막(150)을 노광 및 현상한 다음 리플로우 공정을 실시하여 엠보싱 형태의 요철 패턴(153)과 콘택홀용 오목홈(161)을 형성한다.
즉, 전체 기판(100) 상에 저 유전율의 유기 보호막을 도포한다. 콘택홀용 투광 영역과 철부용 투광 영역 그리고 차광영역을 갖는 요철 및 콘택 마스크를 이용한 노광 및 현상을 실시하여 요부 및 철부를 형성하고, 콘택홀용 오목부(161)을 형성한다. 이후, 유기막 리플로우 공정을 실시하여 상기 요부와 철부를 반 타원구 형상의 마이크로 렌즈 형태로 변환시켜 엠보싱 형태의 요철 패턴(153)을 형성한다. 이때, 앞선 실시예에서 설명한 바와 같이 요부의 폭보다 콘택홀용 오목부(161)의 폭이 크기 때문에 철부의 측면에서 흘러내린 유기물질에 의해 요부는 매립지만 콘택홀용 오목부(161)는 매립되지 않게 된다. 이를 통해 하부 구조물(예를 들어 드레인 전극(132))과 요철 패턴(153) 간의 간격(즉 요철 패턴(153) 바닥면 영역의 두께) 보다 하부 구조물과 콘택홀용 오목부(161) 간의 간격(오목부 바닥면 영역의 두께)이 상대적으로 작게 된다.
도 12를 참조하면, 상기 엠보싱 형태의 요철 패턴(153)과 콘택홀용 오목홈(161)이 형성된 유기 보호막(150)을 전면 식각하여 드레인 콘택홀(162)을 형성한다.
즉, 본 실시예에서는 별도의 식각 마스크를 형성하지 않고, 상기 유기 보호 막(150)을 전면 식각을 수행한다. 이를 통해 유기 보호막(150)의 전체 높이가 낮아지게 된다. 이때, 상기 콘택홀용 오목홈(161)의 바닥면의 두께는 얇기 때문에 상기 식각 공정에 의해 그 하부의 드레인 전극(132)을 노출시키게 된다. 상기 식각 공정으로 건식 또는 습식 식각을 실시할 수 있다.
이와 같이 본 실시예에서는 단일의 요철 및 콘택 마스크를 이용한 한번의 노광 및 현상을 실시하여 유기 보호막(150) 상에 엠보싱 형태의 요철 패턴(153)을 형성하고, 드레인 전극(153)의 일부를 노출하는 드레인 콘택홀(162)을 형성할 수 있게 된다. 이를 통해 제작 공정을 단순화 시킬 수 있고, 생산성을 향상시킬 수도 있다.
도 13을 참조하면, 전체 구조상에 투광성 전도성막을 형성하고, 이를 패터닝 하여 상기 드레인 콘택홀(162)을 통해 드레인 전극(153)과 접속되는 화소 전극(170)을 형성한다. 상기 화소 전극(170) 상에 광반사 물질을 형성한 다음 이를 패터닝 하여 반사막(180)을 형성한다. 이를 통해 반사 영역내에 마이크로 렌즈 형태의 반사막(180)이 형성된 반투과용 박막 트랜지스터 기판이 제작된다.
상술한 바와 같이, 본 발명은 단일의 노광 및 현상 공정을 통해 상기 유기 보호막상에 엠보싱 형태의 요철 패턴과 드레인 콘택홀 형성하여 제작 공정을 단순화 시킬 수 있다.
또한, 본 발명은 상기 유기 보호막을 식각 마스크로 사용하여 유기 보호막 하부의 패시베이션막의 일부를 식각하여 드레인 콘택홀을 형성할 수 있다.
또한, 본 발명은 상기 유기 보호막으로 저 유전율의 유기막을 사용하여 유기 보호막이 식각 마스크로 사용되어 그 높이가 줄어들더라도, 인접하는 배선 및 소자간에 크로스토크 현상이 발생하는 것을 방지할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
Claims (9)
- 기판 상에 박막 트랜지스터를 형성하는 단계;상기 박막 트랜지스터가 형성된 상기 기판 상에 패시베이션막과 유기 보호막을 순차적으로 형성하는 단계;상기 유기 보호막 상에 콘택홀용 오목부를 형성하고, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 요철 패턴을 형성하는 단계;상기 콘택홀용 오목부의 바닥면과, 상기 바닥면 하부 영역의 패시베이션막을 제거하여 상기 박막 트랜지스터의 드레인 전극의 일부를 노출하는 드레인 콘택홀을 형성하는 단계; 및상기 유기 보호막 상에 상기 드레인 전극과 접속되는 화소 전극과 반사막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 기판 상에 박막 트랜지스터를 형성하는 단계;상기 박막 트랜지스터가 형성된 상기 기판 상에 유기 보호막을 형성하는 단계;상기 유기 보호막 상에 콘택홀용 오목부를 형성하고, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 요철 패턴을 형성하는 단계;상기 콘택홀용 오목부의 바닥면 영역의 상기 유기 보호막을 제거하여 상기 박막 트랜지스터 기판의 드레인 전극을 노출하는 드레인 콘택홀을 형성하는 단계; 및상기 유기 보호막 상에 상기 드레인 전극과 접속되는 화소 전극과 반사막을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 콘택홀용 오목부와, 상기 콘택홀용 오목부의 깊이보다 요부 영역의 깊이가 얕은 엠보싱 형태의 상기 요철 패턴은 단일 마스크를 이용한 노광 및 현상 공정과 리플로우 공정을 통해 제작되는 박막 트랜지스터 기판의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서, 상기 콘택홀용 오목부와 상기 엠보싱 형태의 요철 패턴을 형성하는 단계는,콘택홀용 투광 영역과 철부용 투광 영역 그리고, 요부용 차광영역을 포함하는 마스크를 이용하여 상기 유기 보호막을 노광하고, 현상하여 요부 및 철부를 형성하고, 상기 요부와 그 깊이는 유사하고 상기 유부의 폭보다 더 넓은 폭의 콘택홀용 오목부를 형성하는 단계; 및상기 유기 보호막을 리플로우시켜 엠보싱 형태의 요철 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 콘택홀용 오목홈의 깊이를 1로 할 경우 상기 요철 패턴의 요부 영역의 깊이는 0.1 내지 0.8인 박막 트랜지스터 기판의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 유기 보호막은 유전율이 2.0 내지 3.0인 저유전율의 유기막을 사용하는 박막 트랜지스터 기판의 제조 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 유기 보호막으로 노르보넨(norbornene)계열의 유기막을 사용하는 박막 트랜지스터 기판의 제조 방법.
- 청구항 1에 있어서, 상기 드레인 콘택홀을 형성하는 단계는,상기 엠보싱 형태의 요철 패턴과 상기 콘택홀용 오목부가 마련된 상기 유기 보호막을 식각하여 상기 콘택홀용 오목부 바닥면의 패시베이션막을 노출시키고, 노 출된 패시베이션막을 식각하는 박막 트랜지스터 기판의 제조 방법.
- 청구항 2에 있어서, 상기 드레인 콘택홀을 형성하는 단계는,전면 식각을 실시하여 상기 콘택홀용 오목부 하부의 상기 드레인 전극을 노출시키는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060091731A KR20080026758A (ko) | 2006-09-21 | 2006-09-21 | 박막 트랜지스터 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060091731A KR20080026758A (ko) | 2006-09-21 | 2006-09-21 | 박막 트랜지스터 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080026758A true KR20080026758A (ko) | 2008-03-26 |
Family
ID=39413994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060091731A KR20080026758A (ko) | 2006-09-21 | 2006-09-21 | 박막 트랜지스터 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080026758A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187366A (zh) * | 2011-12-29 | 2013-07-03 | 上海天马微电子有限公司 | 形成tft阵列基板的方法 |
| US8501512B2 (en) | 2010-04-19 | 2013-08-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US9105872B2 (en) | 2013-05-27 | 2015-08-11 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US9128313B2 (en) | 2013-07-18 | 2015-09-08 | Samsung Display Co., Ltd. | Method of manufacturing liquid crystal display |
-
2006
- 2006-09-21 KR KR1020060091731A patent/KR20080026758A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8501512B2 (en) | 2010-04-19 | 2013-08-06 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US8629861B2 (en) | 2010-04-19 | 2014-01-14 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| CN103187366A (zh) * | 2011-12-29 | 2013-07-03 | 上海天马微电子有限公司 | 形成tft阵列基板的方法 |
| US9105872B2 (en) | 2013-05-27 | 2015-08-11 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US9128313B2 (en) | 2013-07-18 | 2015-09-08 | Samsung Display Co., Ltd. | Method of manufacturing liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101711474B1 (ko) | 표시패널 및 이의 제조 방법 | |
| US8390770B2 (en) | Liquid crystal display, color filter substrate and manufacturing method thereof | |
| JP4794240B2 (ja) | 液晶表示装置 | |
| KR101270200B1 (ko) | 와이어 그리드 편광 패턴의 제조 방법 및 이에 의해 제조된액정 표시 장치 | |
| TWI457653B (zh) | 液晶顯示裝置及其製造方法 | |
| JP3974141B2 (ja) | 半透過型液晶表示装置 | |
| KR101398643B1 (ko) | 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널 | |
| US7471357B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP2007212969A (ja) | 反射板及び該反射板を備える液晶表示装置並びにその製造方法 | |
| KR20030057227A (ko) | 반사투과형 액정표시장치용 어레이기판 제조방법 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| KR20070068771A (ko) | 반투과형 액정 표시 장치 및 그 제조방법 | |
| US20070222925A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US20040125288A1 (en) | Method of fabricating liquid crystal display device having concave reflector | |
| KR20080026758A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20070072299A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR20070070705A (ko) | 반사투과형 액정 표시 장치 및 그 제조 방법 | |
| KR20070073296A (ko) | 액정 표시 장치와 이의 제조 방법 | |
| KR100930921B1 (ko) | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070072113A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20110030209A (ko) | 반사투과형 액정표시장치 | |
| JP4905261B2 (ja) | 反射板を有する表示パネルの製造方法 | |
| KR101102034B1 (ko) | 반투과형 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100995581B1 (ko) | 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법 | |
| KR101071260B1 (ko) | 반사투과형 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |