KR20080023498A - 유기전계 발광소자용 어레이기판과 그 제조방법 - Google Patents

유기전계 발광소자용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR20080023498A
KR20080023498A KR1020060087457A KR20060087457A KR20080023498A KR 20080023498 A KR20080023498 A KR 20080023498A KR 1020060087457 A KR1020060087457 A KR 1020060087457A KR 20060087457 A KR20060087457 A KR 20060087457A KR 20080023498 A KR20080023498 A KR 20080023498A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
contact
pixel region
line
Prior art date
Application number
KR1020060087457A
Other languages
English (en)
Inventor
최희동
박재희
최원희
허정수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060087457A priority Critical patent/KR20080023498A/ko
Publication of KR20080023498A publication Critical patent/KR20080023498A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계 발광소자에 관한 것으로 특히, Vss라인의 저항을 낮추는 구성으로 제작한 유기전계 발광소자용 어레이기판과 그 제조방법에 관한 것이다.
본 발명은 유기전계 발광소자용 어레이기판에, 단일 화소에 대응하여 전원 배선을 구성할 때, 저항 감소용 Vss라인을 구성하는 것을 특징으로 한다.
따라서, 상기 유기전계 발광소자 내부에 구성한 Vss라인에서의 전압강하를 최소화 할 수 있어, 균일한 화질을 구현하는 유기전계 발광소자를 제작할 수 있는 장점이 있다.

Description

유기전계 발광소자용 어레이기판과 그 제조방법{An array substrate for organic electro-luminescence device and method for fabricating of the same}
도 1은 종래의 제 1 예에 따른 하부 발광식 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
도 2는 유기전계 발광소자의 한 화소에 해당하는 등가회로도이고,
도 3은 종래의 제 1 예에 따른 유기전계 발광소자용 어레이기판의 한 화소를 나타낸 확대 평면도이고,
도 4는 도 3의 Ⅲ-Ⅲ`을 따라 절단한 단면도이고,
도 5는 종래의 제 2 예에 따른 상부 발광형 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
도 6은 종래의 제 2 예에 따른 유기전계 발광소자용 어레이기판의 한 화소를 나타낸 확대 평면도이고,
도 7은 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
도 8은 본 발명에 따른 유기전계 발광소자용 어레이기판의 일부를 도시한 확대 평면도이고,
도 9a 내지 도 9d는 본 발명에 따른 유기전계 발광소자용 어레이 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도 10a 내지 도 10c는 본 발명에 따른 유기전계 발광소자용 발광기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
199 : 유기전계 발광소자 200 : 제 1 기판
224 : 구동소자의 드레인 전극 262 : 제 2 콘택전극
236 : 금속 패턴 300 : 제 2 기판
302 : 보조 전극 304 : 양극전극
306 : 버퍼층 308 : 콘택 스페이서
310 : 격벽 312 : 발광층
314 : 음극전극 400 : 실런트
GP : 게이트 패드 GPE : 게이트 패드 전극
DP : 데이터 패드 DPE : 데이터 패드 전극
본 발명은 유기전계 발광 소자에 관한 것으로 특히, 고화질을 구현할 수 있 는 유기전계 발광소자용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해, 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성 때문에 OLED는 이동통신 단말기, CNS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될 수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면, 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.
도 1은 하부 발광식 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명하고 유연성이 있는 제 1 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 화소마다 독립적으로 패턴된 제 1 전극(16, 양극전극)과, 유기 발광층(18)과, 유기 발광층(18)의 상부 전면에 제 2 전극(20,음극전극)을 구성한다.
이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착됨으로써 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(22)를 놓고 테이프(25)를 부착함으로서 흡습제(22)를 고정한다.
전술한 바와 같은 구성은, 투명한 양극전극(16)이 어레이부에 형성되어 하부 발광식으로 동작하게 된다.
전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성을 이하, 도 2의 등가회로도를 참조하여 상세히 설명한다.
도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.
도시한 바와 같이, 기판(32)의 일 방향으로 게이트 배선(42)과 이와는 수직하게 교차하는 데이터 배선(44)이 구성된다.
상기 데이터 배선(44)과 게이트 배선(42)의 교차지점에는 스위칭 소자(TS)가 구성되고, 상기 스위칭 소자(TS)와 전기적으로 연결된 구동 소자(TD)가 구성된다.
이때, 상기 구동 소자(TD)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(66)과 게이트 전극(68)사이에 스토리지 캐패시터(CST)가 구성되고, 상기 구동 소자(TD)의 드레인 전극(63)은 유기 발광층(E)의 양극 전극(도 1의 16, anode electrode)과 접촉하여 구성된다.
전술한 구성에서, 상기 구동소자(TD)의 게이트 전극(68)과 소스 전극(66)사이에 스토리지 캐패시터(CST)가 구성된다.
상기 구동 소자(TD)의 소스 전극(62)과 전원배선(55)을 연결하여 구성한다.
전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.
먼저, 상기 스위칭 소자(TS)의 게이트 전극(46)에 게이트 신호가 인가되면 상기 데이터 배선(44)을 흐르는 전류 신호는 상기 스위칭 소자(TS)를 통해 전압 신호로 바뀌어 구동 소자(TD)의 게이트 전극(68)에 인가된다.
이와 같이 하면, 상기 구동 소자(TD)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기 발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.
이때, 상기 스토리지 캐패시터(CST)에 저장된 신호는 상기 게이트 전극(68)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(TS)가 오프 상태(off state)가 되더라도 다음 신호가 인가될 때까지, 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
이하, 평면도를 참조하여 종래에 따른 유기전계 발광소자용 어레이 기판의 구성을 설명한다.
도 3은 종래의 제 1 예에 따른 유기전계 발광소자용 어레이 기판의 한 화소를 확대한 평면도이다.
일반적으로, 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부는 기판(32)에 정의된 다수의 화소(P)마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : CST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
이때, 상기 기판(32)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예로 들 수 있다.
도시한 바와 같이, 기판(32)상에 서로 소정 간격 이격 하여 일 방향으로 구 성된 게이트 배선(42)과, 상기 게이트 배선(42)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(44)이 구성된다.
동시에, 상기 데이터 배선(44)과 평행하게 이격된 위치에 일 방향으로 전원 배선(55)이 구성된다.
상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(46,68)과 액티브층(50,62)과 소스 전극(56,66) 및 드레인 전극(60,63)을 포함하는 박막트랜지스터가 사용된다.
전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(46)은 상기 게이트 배선(42)과 연결되고, 상기 소스 전극(56)은 상기 데이터 배선(44)과 연결된다.
상기 스위칭 소자(TS)의 드레인 전극(60)은 상기 구동 소자(TD)의 게이트 전극(68)과 콘택홀(64)을 통해 연결된다.
상기 구동 소자(TD)의 소스 전극(66)은 상기 전원 배선(55)과 콘택홀(58)을 통해 연결된다.
또한, 상기 구동 소자(TD)의 드레인 전극(63)은 화소부(P)에 구성된 제 1 전극(양극전극, 36)과 접촉하도록 구성된다.
이때, 상기 전원 배선(55)과 그 하부의 다결정 실리콘패턴(35)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(CST)를 형성한다.
도 4는 도 3의 Ⅲ-Ⅲ을 따라 절단하여 이를 참조로 도시한 유기전계 발광소 자의 단면도이다.(구동소자(TD)와 화소(발광부(P))의 단면만을 도시한 도면이다.)
도시한 바와 같이, 유기전계 발광소자는 게이트 전극(68)과, 액티브층(62)과 소스 전극(66)과 드레인 전극(63)을 포함하는 구동소자인 박막트랜지스터(TD)가 구성되고, 구동소자(TD)의 상부에는 절연막(67)을 사이에 두고 구동소자(TD)의 드레인 전극(63)과 접촉하는 제 1 전극(양극전극, 36)과, 제 1 전극(36)의 상부에 특정한 색의 빛을 발광하는 발광부(38)와, 발광부(38)의 상부에는 제 2 전극(음극전극,80)이 구성된다.
상기 구동소자(TD)와는 병렬로 스토리지 캐패시터(CST)가 구성되며, 소스 전극(66)은 스토리지 캐패시터(CST)의 제 2 전극(전원배선)(55)과 접촉하여 구성되며, 상기 제 2 전극(55)의 하부에는 상기 다결정 실리콘인 제 1 전극(35)이 구성된다.
전술한 구성에서, 일반적으로 상용화되고 있는 음극전극(70)은 알루미늄(Al)과 같은 불투명한 금속층을 사용하게 되고, 양극전극으로는 ITO와 같은 투명한 도전성 금속을 사용하게 된다.
그런데, 상기 ITO 전극은 일반적으로 스퍼터링을 이용한 증착방식을 사용하기 때문에 증착도중 하부층의 표면에 데미지를 입히는 문제가 있다.
따라서, 상기 발광층의 상부에 ITO 전극을 형성하는 경우에는 발광층에 심각한 데미지를 입힐 수 있기 때문에, 보통은 발광부의 제 1 층으로 양극전극(36)인 투명한 ITO 전극을 형성하게 된다.
이와 같은 이유로, 종래에 따른 유기전계 발광소자는 하부 발광식으로 제작되었다. 그런데, 하부 발광식은 상기 스위칭 소자 및 구동 소자 그리고, 다수의 배선에 의해 빛이 차단되는 문제가 있을 뿐 아니라, 전술한 구성요소들에 의해 개구영역을 확보하는데 한계가 있어 고휘도를 구현하는데 어려움이 있었다.
따라서, 이를 해결하기 위해 제안된 구조 중의 하나가 듀얼플레이트 구조의 유기전계 발광소자이다.
즉, 듀얼플레이트 구조의 유기전계 발광소자는 박막트랜지스터 어레이부와 발광부를 별도의 기판에 구성함으로써, 상부발광식으로 동작하는 것이 가능 하도록 제작된 소자이다.
이에 대해 이하, 도면을 참조하여 듀얼플레이트 유기전계 발광소자의 개략적인 구성을 설명한다.
도 5는 일반적인 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(99)는 투명한 제 1 기판(100)과 제 2 기판(150)을 실런트(sealant)(124)를 통해 합착하여 구성한다.
상기 제 1 기판(100)의 상부에는 다수의 화소부(발광부)(P)가 정의되고, 각 화소부(P)의 일 측마다 박막트랜지스터(스위칭 소자와 구동소자)(T)와 어레이 배선(미도시)이 구성된다.
상기 제 2 기판(150)의 일면에는 투명한 홀 주입전극인 제 1 전극(152)을 구성한다.
상기 제 1 전극(152)의 전면에는 적색과 녹색과 청색빛을 각각 발광하는 유 기 발광층(154)과, 제 2 전극(156)을 차례로 구성한다.
상기 제 2 전극(156)과 구동 소자(TD)의 드레인 전극(미도시)은, 상기 제 2 전극(156)의 상부에 구성된 연결전극(120)을 통해 간접적으로 연결된다. 즉, 제 1 및 제 2 기판(100,150)을 합착 하면 연결전극(120)이 제 1 기판(100)에 구성된 드레인 전극(미도시)과 접촉하게 된다.
전술한 바와 같이 구성된 듀얼플레이트 구조의 유기전계 발광소자(99)는 불투명한 음극전극(156)이 박막트랜지스터 어레이 기판(100) 방향으로 위치하고, 상기 투명한 양극전극(152)이 유기전계 발광소자(99)의 상부 쪽에 위치하기 때문에, 상기 발광부(154)에서 발광된 빛은 유기전계 발광소자의 상부로 출사하게 된다.
이때, 듀얼플레이트 구조의 박막 트랜지스터 어레이기판은 앞서 설명한 도 3의 구성과 같이 다결정 박막트랜지스터를 스위칭 소자와 구동소자로 사용하여 형성할 수도 있으나, 일반적으로 상기 다결정 박막트랜지스터는 비정질 박막트랜지스터에 비해 제조공종이 까다롭고 복잡한 문제가 있다.
따라서, 액티브층으로 비정질 박막층을 사용한 비정질 박막트랜지스터를 스위칭 소자와 구동소자로 사용하여 어레이기판을 구성할 수 있다.
이에 대해, 이하 도 6을 참조하여 설명한다.
도 6은 종래의 제 2 예에 따른 유기전계 발광소자용 박막트랜지스터 어레이기판의 한 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 기판(100)에 화소 영역(P)을 정의하고 화소 영역(P)의 일 측으로 게이트 배선(104)이 구성되고, 이와 교차하는 화소 영역(P)의 타 측에는 데이터 배선(114)이 구성된다.
상기 게이트 배선(104)과 데이터 배선(114)의 교차지점에는 스위칭 소자(TS)와 구동소자(TD)가 구성되고, 상기 게이트 배선(104)과 평행하게 제 1 전원배선(116a)이 구성되고, 상기 데이터 배선(108)과 평행한 화소 영역(P)의 타 측에는 제 2 전원 배선(116b)이 구성된다.
상기 스위칭 소자(Ts)와 구동 소자(TD)는 각각 게이트 전극(102,104)과 액티브층(및 오믹콘택층)(106,108)과 소스 전극(110a,112a)과 드레인 전극(110b,112b)으로 구성된 박막트랜지스터이며, 상기 액티브층(106,108)은 비정질 실리콘층을 패턴하여 형성한다.
이때, 상기 구동소자(TD)로 사용되는 비정질 박막트랜지스터는 도시한 바와 같이 거대 크기로 제작한다. 왜냐하면 구동소자(TD)는 스위칭 소자(TS)에 비해 전류에 따른 열화현상이 심하기 때문에 이를 해소하기 위해 도시한 바와 같이, 액티브 층 채널(channel)의 너비(width,W)대 길이(length,L)비를 크게 하기 위한 방법으로 거대한 크기로 비정질 박막트랜지스터를 구성하는 것이다.
전술한 구성에서, 상기 전원 배선(116a,116b)은 Vss 라인이라 칭하며, Vss라인은 상기 데이터 배선(114)을 통해 넘어온 신호를 저장하는 보조용량부의 제 1 전극으로 역할을 하는 동시에, 상기 구동소자(TD)를 거쳐 흘러들어온 전류를 안정적으 로 외부로 빠져나갈 수 있도록 하는 통로역할을 하게 된다.
따라서, 상기 Vss라인의 저항이 불균일하거나 저항이 크게 되면 전압강하가 일어나 유기전계 발광소자의 화질에 불균일을 초래할 수 있는 문제를 유발할 수 있으며 특히, 소자의 크기가 커지는 상황에서 상기 Vss 라인의 저항은 균일한 화질을 구현하기 위한 유기전계 발광소자를 제작하는데 영향을 미치는 것이 사실이다.
따라서, 본 발명은 상기 Vss라인의 저항을 낮추어 균일한 화질을 구현하는 듀얼플레이트 구조의 유기전계 발광소자를 제작하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자용 어레이기판은 다수의 화소 영역이 정의된 기판과; 상기 화소 영역의 일 측에 구성된 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 구성된 데이터 배선과; 상기 화소 영역마다 구성된 스위칭 소자와, 이에 연결된 구동소자와; 상기 이웃한 화소 영역 사이에 공통으로 구성된 저항 감소용 제 1 Vss라인과; 상기 화소 영역마다 상기 게이트 배선과 평행하게 구성된 제 2 Vss라인과; 상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 구성된 전원 연결 배선을 포함한다.
상기 스위칭 소자와 구동소자는 각각 게이트 전극과 액티브층과 오믹 콘택층 과 소스 전극과 드레인 전극으로 구성되고, 상기 스위칭 소자의 드레인 전극과 상기 구동소자의 게이트 전극이 접촉하여 구성되고, 상기 스위칭 소자의 소스 전극이 상기 전원 연결배선과 접촉하도록 구성된 것을 특징으로 한다.
상기 구동소자의 드레인 전극과 접촉하는 금속패턴을 더욱 포함하는 것을 특징으로 한다.
상기 스위칭 소자의 드레인 전극을 상기 제 2 Vss 라인의 상부로 연장 구성하여, 상기 제 2 Vss라인을 제 1 전극으로 하고, 상기 연장된 드레인 전극을 제 2 전극으로 하는 스토리지 캐패시터를 더욱 포함하는 것을 특징으로 한다.
본 발명의 특징에 따른 유기전계 발광소자용 어레이 기판의 제조방법은 기판에 다수의 화소 영역을 정의하는 단계와; 상기 화소 영역의 일 측에 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 데이터 배선을 형성하는 단계와; 상기 화소 영역마다 스위칭 소자와, 이에 연결된 구동소자를 형성하는 단계와; 상기 이웃한 화소 영역 사이에 공통으로 저항 감소용 제 1 Vss라인을 형성하는 단계와;
상기 화소 영역마다 상기 게이트 배선과 평행하게 제 2 Vss라인을 형성하는 단계와; 상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 전원 연결 배선을 형성하는 단계을 포함한다.
본 발명의 특징에 따른 유기전계 발광소자는 다수의 화소 영역이 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 화소 영역 일 측에 구성된 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 구성된 데이터 배선과; 상기 화소 영역마다 구성된 스위칭 소자와, 이에 연결된 구동소자와; 상기 이웃한 화소 영역 사 이에 공통으로 구성된 저항 감소용 제 1 Vss라인과; 상기 화소 영역마다 상기 게이트 배선과 평행하게 구성된 제 2 Vss라인과; 상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 구성된 전원 연결 배선과; 상기 제 2 기판의 전면에 구성된 제 1 전극과; 상기 화소영역마다 제 1 전극의 상부에 구성된 콘택 스페이서와; 상기 콘택 스페이서가 위치하는 화소 영역마다 구성된 발광층과; 상기 발광층의 상부 및 상기 콘택 스페이서를 표면을 따라 구성된 제 2 전극을 포함한다.
본 발명의 특징에 따른 유기전계 발광소자 제조방법은 제 1 및 제 2 기판에 다수의 화소영역을 정의하는 단계와; 상기 제 1 기판의 화소 영역 일 측에 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 데이터 배선을 형성하는 단계와;
상기 화소 영역마다 스위칭 소자와, 이에 연결된 구동소자를 형성하는 단계와; 상기 이웃한 화소 영역 사이에 공통으로 저항 감소용 제 1 Vss라인을 형성하는 단계와; 상기 화소 영역마다 상기 게이트 배선과 평행하게 제 2 Vss라인을 형성하는 단계와; 상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 전원 연결 배선을 형성하는 단계와; 상기 제 2 기판의 전면에 제 1 전극을 형성하는 단계와; 상기 화소영역마다 제 1 전극의 상부에 콘택 스페이서를 형성하는 단계와; 상기 콘택 스페이서가 위치하는 화소 영역마다 발광층을 형성하는 단계와; 상기 발광층의 상부 및 상기 콘택 스페이서의 표면을 따라 제 2 전극을 형성하는 단계와; 상기 제 1 및 제 2 기판을 합착하여, 상기 콘택 스페이서를 따라 형성된 제 2 전극이 상기 구동소자와 접촉하도록 하는 합착단계를 포함한 다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 유기전계 발광소자용 박막트랜지스터 어레이 기판을 제작함에 있어, 저항 감소용 Vss라인을 더욱 설계하여 Vss 라인에서의 전압강하를 최소화 하는 것을 특징으로 한다.
도 7은 본 발명에 따른 유기전계 발광소자를 개략적으로 도시한 단면도이다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(199)는 다수의 배선과 스위칭 소자 및 구동소자(미도시, TD)가 구성된 박막트랜지스터 어레이기판(200)과, 발광부(EL)가 구성된 발광기판(300)으로 구성한다.
상기 어레이기판(200)과 발광기판(300)의 사이에는 두 기판 간 신호전달 및 갭유지를 위해 콘택 스페이서(contact spacer,308)를 구성한다.
상기 박막트랜지스터 어레이 기판(200)은 다수의 화소 영역(P)으로 정의할 수 있고, 상기 화소 영역(P)마다 스위칭 소자(미도시)와 구동소자(TD)를 구성하고, 상기 화소 영역(P)의 일 측 및 타 측에는 데이터 배선(미도시)과 전원 연결배선(Vss 라인,미도시)을 구성하고, 상기 데이터 배선(미도시)과 전원 연결배선과 수직한 방향으로 게이트 배선(미도시)을 구성한다.
이때, 상기 주변영역(S)에 대응하는 게이트 배선과 데이터 배선의 일 끝단에는 게이트 패드(GP)와 데이터 패드(DP)를 구성하며, 각각의 상부에는 이와 접촉하 는 게이트 패드 전극(GPE)과 데이터 패드 전극(DPE)을 구성한다.
상기 발광기판(300) 또한 다수의 화소 영역(P)으로 정의할 수 있고, 기판(300)의 일면에 각 화소영역(P)마다 보조 전극(302)을 구성하고, 상기 각 화소 영역(P)의 둘레및 화소 영역의 내부에 버퍼층(306)을 형성하고, 상기 화소 영역(P)의 둘레에 대응하는 버퍼층(306) 위에는 격벽(310)을 구성한다.
또한, 화소 영역(P)의 내부에 구성한 버퍼층(306)위에는 콘택 스페이서(308)를 구성한다.
상기 화소 영역(P)마다 양극전극(304)과 발광층(312)과 음극전극(314)을 구성한다. 이때, 상기 양극전극(304)은 기판(300)의 전면에 대해 일체로 구성하고, 상기 음극전극(314)은 화소 영역(P)마다 독립적으로 구성한다.
이때, 상기 양극전극(304)은 투명한 ITO로 형성되기 때문에 저항이 높은 특성을 가지므로 이를 해소하기 위해, 상기 양극전극(304)을 형성하기 전 저항이 낮은 상기 보조 전극(302)을 구성하는 것이다.
이때, 상기 콘택 스페이서(308)의 표면을 따라 상기 발광층(312)과 음극전극(314)이 형성된다.
전술한 바와 같이 구성된 어레이기판(200)과, 발광기판(300)은 씰패턴(400)을 이용하여 합착 할 수 있다.
상기 발광부(E)의 음극전극(314)은 상기 콘택 스페이서(308)에 의해 상기 어레이 기판(200)에 구성한 구동소자(TD)의 드레인 전극(224)과 접촉하게 되고, 상기 양극전극(304)은 이와 접촉하는 제 1 콘택 전극(320)이 상기 기판(300)의 외곽(S)에 구성한 콘택 스페이서(308)를 통해 어레이기판(200)에 구성한 Vdd라인(자세히는 Vdd라인과 접촉하는 제 2 콘택전극(262), 260)과 접촉함으로써 신호를 받게 된다.
이때, 상기 음극전극(314)과 드레인 전극(224)은 상기 드레인 전극(224)과 접촉하는 도전성 금속패턴(236)을 통해 접촉하도록 구성한다.
전술한 구성에서 특징적인 것은, 상기 어레이 기판(200)에 정의된 화소 영역(P) 마다 상기 전원 연결배선(미도시)과 연결된 제 1 Vss라인과 제 2 Vss라인을 구성하는 것을 특징으로 하며, 상기 제 1 Vss 라인은 보조 용량부를 위한 전극의 역할을 하게 되고, 상기 제 2 Vss 라인은 전체 Vss라인의 저항을 낮추기 위한 역할을 하게 된다.
이하, 평면도를 참조하여, 본 발명에 따른 유기전계 발광소자용 어레이 기판의 구성을 상세히 설명한다.
도 8은 본 발명에 따른 유기전계 발광소자용 어레이기판의 단일 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 기판(200)상에 다수의 화소 영역(P)을 정의하고, 상기 화소 영역(P)의 일 측 상.하로 연장된 데이터 배선(DL)과, 데이터 배선(DL)과 평행한 화소 영역(P)의 타 측에 상.하로 연장된 전원 연결배선(226)과, 상기 데이터 배선 및 전원연결 배선(DL,226)과 교차하는 방향으로 게이트 배선(202)을 구성한다.
상기 화소 영역(P)의 일부에는 스위칭 소자(TS)와 구동 소자(TD)를 구성한 다.
상기 스위칭 소자(TS)와 구동 소자(TD)는 각각 게이트 전극(204,206)과 액티브층(및 오믹 콘택층)(214a,216a)과 소스 전극(218,222)과 드레인 전극(220,224)으로 구성되며, 상기 스위칭 소자(TS)의 소스 전극(218)은 상기 데이터 배선(DL)과 연결되도록 구성하고 상기 게이트 전극(204)은 상기 게이트 배선(202)과 연결되도록 구성한다.
또한, 상기 스위칭 소자(TS)의 드레인 전극(220)은 상기 구동소자(TD)의 게이트 전극(206)과 연결되도록 구성하고, 상기 구동소자(TD)의 소스 전극(222)은 상기 전원 연결 배선(226)과 연결되도록 구성한다.
상기 구동소자(TD)의 소스 전극(222)과 드레인 전극(224)은 대형 크기로 구성하되 상기 소스 전극(222)을 폐루프 형상(원형 또는 사각형)으로 구성하고, 상기 드레인 전극(224)은 상기 소스 전극(222)과 이격된 형태로 구성한다.
전술한 구성에서, 이웃한 화소영역(P)에 구성된 스위칭 소자(TS)와 구동 소자(TD)의 구성이 미러 형상으로 위치하도록 구성하고, 상기 각 화소 영역(P) 마다 저항 감소용 제 1 Vss 라인(208)과, 보조 용량(Cst)을 위한 제 2 Vss라인(210)을 구성하는 것을 특징으로 한다.
이때, 상기 제 1 Vss라인(208)은 이웃한 화소 영역(P)의 사이에 공통적인 구성으로 위치하도록 한다.
한편, 이때, 상기 스위칭 소자(TS)의 제 1 드레인 전극(220)과 상기 구동 소자(TD)의 제 2 게이트 전극(206)이 제 1 연결패턴(228)을 통해 연결되고, 상기 제 1 Vss 라인(208)과 상기 전원 연결배선(226)이 제 2 연결패턴(230)을 통해 연결되고, 상기 제 2 Vss라인(210)과 전원 연결배선(226)이 제 3 연결배선(232)을 통해 연결된다.
전술한 바와 같이, 상기 보조 용량부(Cst)의 일 측 전극역할을 하는 제 2 Vss 라인(208)에 저항 감소용 제 1 Vss라인(210)을 더욱 구성함으로써 Vss 라인의 높은 저항에 의해 발생하는 전압강하 현상을 방지할 수 있다.
이에 대해 설명하면, 상기 Vss 라인(208,210,226)은 종래의 설명에서 잠깐 언급한 바와 같이, 상기 Vdd 라인(도 7의 260)으로부터 발광부(212)를 거쳐 상기 구동소자(TD)에 흘러들어온 전류가 외부로 안정적으로 빠져 나가도록 하는 통로이다. 따라서, 상기 저항 감소용 Vss라인(208)을 구성하게 되면, 기판(200) 전체에 대한 Vss 라인(208,210,226)의 저항을 낮출 수 있으므로, 상기 Vss 라인에서 전압강하가 일어나지 않아 전류의 흐름을 일정하게 유지할 수 있어 균일한 화질을 얻을 수 있는 장점이 있다.
이하, 공정단면도를 참조하여, 발명에 따른 유기전계 발광소자용 어레이 기판의 제조공정을 설명 한다.
도 9a 내지 도 9d는 도 8의 Ⅸ-Ⅸ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 9a에 도시한 바와 같이, 기판(200) 상에 화소 영역(P)과, 상기 화소 영역(P)의 내부에 스위칭 영역(S)과 드레인 영역(D)과 스토리지 영역(C)을 정의한다.
다음으로, 상기 기판(200)의 전면에 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu), 크롬(Cr)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소 영역(P)의 일 측에 좌.우로 구성된 게이트 배선(도 8의 202)과, 상기 스위칭 영역(S)과 드레인 영역(D)에 각각 제 1 게이트 전극 및 제 2 게이트 전극(204,206)을 형성하고, 상기 화소영역(P)내부의 제 1 Vss 라인(208)과 제 2 Vss라인(210)을 형성한다.
이때, 상기 제 1 Vss 라인(208)은 상.하에 인접한 화소 영역(P)에 공통으로 구성하고, 상기 제 2 Vss라인(210)은 화소 영역(P)마다 형성한다.
다음으로, 상기 게이트 전극(204,206)과 게이트 배선(도 8의 202)과, 제 1 및 제 2 Vss라인(208,210)을 형성한 기판(200)의 전면에 게이트 절연막(212)을 형성한다.
상기 게이트 절연막(212)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 형성한다.
다음으로, 상기 게이트 절연막(212)이 형성된 기판(200)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)을 적층하고 패턴하여, 상기 제 1 및 제 2 게이트 전극(204,206)의 상부에 각각 제 1 액티브층(214a)과 제 1 오믹 콘택층(214b)과 제 2 액티브층(216a)과 제 2 오믹 콘택층(216b)을 형성한다.
도 9b에 도시한 바와 같이, 상기 제 1 및 제 2 액티브층(214a,216a)과 제 1 및 제 2 오믹 콘택층(214b,216b)이 형성된 기판(200)의 전면에 앞서 언급한 도전성 금속그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 패턴하여, 상기 제 1 오믹 콘택층(214b)의 상부에 이격된 제 1 소스및 드레인 전극(218,220)을 형성하고, 상기 제 2 오믹 콘택층(216b)의 상부에 이격된 제 2 소스 및 드레인 전극(222,224)을 형성한다.
동시에, 상기 드레인 영역(D)의 소스 전극(222)에서 상기 게이트 배선(도 8의 204)과 교차하는 방향의 화소영역(P)의 일 측에 전원 연결배선(226)을 형성한다.
이때, 상기 스위칭 영역(S)의 제 1 드레인 전극(220)을 상기 제 2 Vss 라인(210)의 상부로 연장 형성하여, 상기 제 2 Vss 라인(210)을 제 1 전극으로 하고 상기 연장된 제 1 드레인 전극(220)을 제 2 전극으로 하는 스토리지 캐패시터(Cst)를 형성한다.
또한, 상기 드레인 영역(D)의 제 2 소스 전극(222)은 상기 전원 연결 배선(226)에서 폐루프 형상으로 연장되도록 형성하고, 상기 제 2 드레인 전극(224)은 상기 제 1 드레인 전극(220)의 내부에 이와 이격되도록 형성하는 것을 특징으로 한다.
이와 같이 하면, 상기 제 2 소스 및 드레인 전극(222, 224)의 이격된 사이로 노출된 액티브층(216a) 영역인 액티브 채널의 너비(width)대 길이(length)비를 크게 할 수 있어, 소자의 열화를 방지할 수 있는 장점이 있다.
다음으로, 도 9c에 도시한 바와 같이, 상기 스위칭 영역(S)과 드레인 영역(D)에 제 1 소스 및 드레인 전극(218,220)과 제 2 소스 및 드레인 전극(222,224)과, 전원 연결배선(226)이 형성된 기판(200)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나를 증착하고 패턴하여 보호막(226)을 형성한다.
다음으로, 상기 보호막(226)을 패턴하여 상기 제 1 드레인 전극(220)과, 상기 제 2 게이트 전극(206)과, 상기 제 2 드레인 전극(224)과, 상기 제 1 Vss라인(208)과 상기 제 2 Vss 라인(210)과 상기 전원 배선(226)의 일부를 각각 노출하는 제 1 내지 제 7 콘택홀(CH1, CH2,CH3,CH4,CH5,미도시,CH7)을 형성한다.
도 9d에 도시한 바와 같이, 상기 기판(200)의 전면에 몰리브덴(Mo)과 같이 산화반응이 적은 금속물질을 증착하고 패턴하여, 상기 제 1 드레인 전극(220)과 제 2 게이트 전극(206)에 동시에 접촉하는 제 1 패턴(228)과, 상기 제 1 Vss 라인(208)과 상기 전원 연결 배선(226)에 동시에 접촉하는 제 2 패턴(도 8의 230)과, 상기 제 2 Vss라인(210)과 상기 전원 연결배선(226)에 동시에 접촉하는 제 3 패턴(232)과, 상기 제 2 드레인 전극(224)에 접촉하는 섬형상의 금속패턴(236)을 형성한다.
이와 같이 하면, 상기 전원 연결 배선(226)은 상기 제 1 및 제 2 Vss 라인(208,210)과 동시에 접촉하는 구성이 되고, 상기 제 2 Vss 라인(210)은 상부로 연장된 상기 제 1 드레인 전극(220)과 함께 보조 용량부(Cst)가 형성된다.
또한, 상기 스위칭 영역(S)에는 제 1 게이트 전극(204)과 제 1 액티브층 및 오믹 콘택층(214a,214b)과 제 1 소스 및 드레인 전극(218,220)으로 구성된 스위칭 소자(TD)가 형성되고, 상기 드레인 영역(D)에는 제 2 게이트 전극(206)과 제 2 액티브층 및 오믹 콘택층(216a,216b)과 제 2 소스 및 드레인 전극(222,224)으로 구성된 구동 소자(TD)가 형성될 수 있다.
전술한 공정에서 특징적인 것은, 상기 전원 연결 배선(226)과 연결되는 Vss라인을 기존의 캐패시터용 Vss라인 외에 상.하 화소 영역에 공통으로 Vss라인(208)을 더욱 구성함으로써, 패널의 전체로 보면 상기 전원 연결배선을 포함한 Vss 라인의 저항을 낮출 수 있어, 상기 Vss 라인에서의 전압강하를 막을 수 있다.
따라서, 상기 구동소자(TD)를 통해 흐르는 전류를 일정하게 외부로 내보낼 수 있기 때문에 결과적으로, 발광부를 흐르는 전류를 일정하게 유지할 수 있어 고화질을 구현할 수 있는 장점이 있다.
이하 공정도면을 참조하여, 전술한 공정을 통해 제작된 박막트랜지스터 어레이기판과 접촉하는 발광기판의 제조공정을 설명한다.
도 10a 내지 도 10c는 발광 기판을 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 10a에 도시한 바와 같이, 기판(300)상에 다수의 화소 영역(P)을 정의하고, 기판(300)의 전면에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고, 섬형상의 보조 전극(302)을 다수개 형성한다.
상기 보조 전극(302)은 바람직하게는 저항이 낮은 금속(이후 형성되는 양극 전극과 비교하여 낮은 저항값을 가지는 금속)을 선택한다.
다음으로, 상기 보조전극(302)이 형성된 기판(300)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 양극전극(304)을 형성한다.
도 10b에 도시한 바와 같이, 상기 양극전극(304)이 형성된 기판(300)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하고 패턴하여, 보조 전극(302)에 대응하는 상부에 섬형상의 버퍼층(306)을 형성한다.
상기 기판(300)의 전면에 감광성 수지층을 도포하고 패턴하여, 상기 화소 영역(P)마다 상기 버퍼층(306)의 상부에 기둥형상의 콘택 스페이서(308)를 형성한다.
이때, 상기 수지층은 네가티브(negative) 특성을 가질 수 도 있고 포지티브(positive)특성을 가질 수 도 있다.
다음으로, 상기 콘택 스페이서(308)를 포함하는 기판(300)의 전면에 감광성 수지층을 다시 한번 도포하고 패턴하여, 상기 화소 영역(P)의 둘레에 기둥형상의 격벽(310)을 형성한다.
이때, 상기 콘택 스페이서(308)는 측면이 순 테이퍼(taper) 형상을 가지도록 구성되나, 상기 격벽(310)은 역 테이퍼(taper)를 가지도록 형성하는 것을 특징으로 한다.
왜냐하면, 상기 콘택 스페이서(308)는 이후 공정에서 형성하는 음극전극이 표면을 따라 증착되어야 하기 때문이며, 상기 격벽(310)은 발광층(미도시)과 음극전극(미도시)을 형성할 때, 화소(P)마다 독립적으로 분리되도록 하는 기능을 해야 하기 때문이다.
도 10c에 도시한 바와 같이, 상기 콘택 스페이서(308)와 격벽(310)이 형성된 기판(300)에 셰도우 마스크(shadow mask)를 이용하여 발광물질인 유기물질을 증착하는 공정을 진행한다. 이때, 적색(red)과 녹색(green)과 청색(blue)을 발광하는 물질에 따라 별도로 공정을 진행한다.
이와 같이 하면, 화소 영역(P)마다 발광층(312)이 독립적으로 형성될 수 있다.
이때, 상기 격벽(308)이 존재하기 때문에 셰도우 마스크(shadow mask)를 사용하지 않는 증착공정만으로도 화소영역(P)마다 분리하여 형성할 수 있는 장점이 있다.
이때, 상기 발광층(312)은 다층으로 형성할 수 있으며, 주 발광층(EML,312a)을 중심으로 상기 양극전극(304)과의 사이에 홀수송층(HTL,312b)과 홀주입층(HIL,312c)이 구성되고, 상기 주발광층(EML,312a)의 상부에 전자 수송층(ETL,312d)과 전자 주입층(EIL,312e)을 순차 적층하여 형성한다.
다음으로, 상기 발광층(312)이 형성된 기판(300)의 전면에, 칼슘(Ca), 알루미늄(Al),알루미늄합금(AlNd),마그네슘(Mg), 은(Ag), 리튬(Li)과 같은 물질 그룹 중 선택하여 사용한다.
이때, 상기 음극전극(314)을 형성할 때 셰도우 마스크(shadow mask)를 사용 하여 화소영역(P)마다 독립적으로 구성할 수 도 있고, 증착공정만으로 상기 격벽(310)에 의해 화소(P)마다 독립적으로 구성될 수 있다.
이때, 상기 격벽(310)하부의 버퍼층(306)은, 상기 격벽(310)의 주변에서 상기 음극전극(314)이 하부 양극전극(304)과 접촉하는 것을 방지하는 기능을 한다.
전술한 공정을 통해 본 발명에 따른 유기전계 발광소자용 발광기판을 제작할 수 있다.
본 발명에 따른 상부 발광형 유기전계 발광소자는, 화소 영역마다 스토리지 캐패시터를 구성하기 위한 Vss라인을 구성함과 동시에, 이웃한 화소 영역간 공통으로 저항 감소용 Vss라인을 더욱 구성함으로써, Vss라인의 저항 감소로 인해 전압강하가 발생하지 않는 장점이 있다.
상기 Vss 라인에서 전압강하가 발생하지 않기 때문에, 상기 Vss라인을 흐르는 전류의 흐름이 일정하게 유지될 수 있고 이로 인해, 발광부에서의 전류의 흐름 또한 일정하게 유지될 수 있기 때문에, 고화질을 구현할 수 있는 효과가 있다.

Claims (26)

  1. 다수의 화소 영역이 정의된 기판과;
    상기 화소 영역의 일 측에 구성된 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 구성된 데이터 배선과;
    상기 화소 영역마다 구성된 스위칭 소자와, 이에 연결된 구동소자와;
    상기 이웃한 화소 영역 사이에 공통으로 구성된 저항 감소용 제 1 Vss라인과;
    상기 화소 영역마다 상기 게이트 배선과 평행하게 구성된 제 2 Vss라인과;
    상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 구성된 전원 연결 배선
    을 포함하는 유기전계 발광소자용 어레이기판.
  2. 제 1 항에 있어서,
    상기 스위칭 소자와 구동소자는 각각 게이트 전극과 액티브층과 오믹 콘택층과 소스 전극과 드레인 전극으로 구성되는 유기전계 발광소자용 어레이기판.
  3. 제 2 항에 있어서,
    상기 스위칭 소자의 드레인 전극과 상기 구동소자의 게이트 전극이 접촉하여 구성되고, 상기 스위칭 소자의 소스 전극이 상기 전원 연결배선과 접촉하도록 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  4. 제 2 항에 있어서,
    상기 구동소자의 드레인 전극과 접촉하는 금속패턴을 더욱 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  5. 제 2 항에 있어서,
    상기 스위칭 소자의 드레인 전극을 상기 제 2 Vss 라인의 상부로 연장 구성하여, 상기 제 2 Vss라인을 제 1 전극으로 하고, 상기 연장된 드레인 전극을 제 2 전극으로 하는 스토리지 캐패시터를 더욱 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  6. 제 2 항에 있어서,
    상기 스위칭 소자의 소스 전극은 "U"형상으로 구성하고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 평행하게 구성되고, 상기 구동소자의 소스 전극은 폐루프 형상으로 구성하고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 평행한 평행하게 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판.
  7. 기판에 다수의 화소 영역을 정의하는 단계와;
    상기 화소 영역의 일 측에 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 데이터 배선을 형성하는 단계와;
    상기 화소 영역마다 스위칭 소자와, 이에 연결된 구동소자를 형성하는 단계와;
    상기 이웃한 화소 영역 사이에 공통으로 저항 감소용 제 1 Vss라인을 형성하는 단계와;
    상기 화소 영역마다 상기 게이트 배선과 평행하게 제 2 Vss라인을 형성하는 단계와;
    상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 전원 연결 배선을 형성하는 단계
    을 포함하는 유기전계 발광소자용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 스위칭 소자와 구동소자는 각각 게이트 전극과 액티브층과 오믹 콘택층 과 소스 전극과 드레인 전극으로 형성되는 유기전계 발광소자용 어레이기판 제조방법.
  9. 제 8 항에 있어서,
    상기 스위칭 소자의 드레인 전극과 상기 구동소자의 게이트 전극이 접촉하여 형성되고, 상기 스위칭 소자의 소스 전극이 상기 전원 연결배선과 접촉하도록 형성된 것을 특징으로 하는 유기전계 발광소자용 어레이기판 제조방법.
  10. 제 8 항에 있어서,
    상기 구동소자의 드레인 전극과 접촉하는 금속패턴을 더욱 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  11. 제 8 항에 있어서,
    상기 스위칭 소자의 드레인 전극을 상기 제 2 Vss 라인의 상부로 연장 형성하여, 상기 제 2 Vss라인을 제 1 전극으로 하고, 상기 연장된 드레인 전극을 제 2 전극으로 하는 스토리지 캐패시터를 더욱 형성하는 단계를 포함하는 유기전계 발광소자용 어레이기판 제조방법.
  12. 다수의 화소 영역이 정의된 제 1 기판과 제 2 기판과;
    상기 제 1 기판의 화소 영역 일 측에 구성된 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 구성된 데이터 배선과;
    상기 화소 영역마다 구성된 스위칭 소자와, 이에 연결된 구동소자와;
    상기 이웃한 화소 영역 사이에 공통으로 구성된 저항 감소용 제 1 Vss라인과;
    상기 화소 영역마다 상기 게이트 배선과 평행하게 구성된 제 2 Vss라인과;
    상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 구성된 전원 연결 배선과;
    상기 제 2 기판의 전면에 구성된 제 1 전극과;
    상기 화소영역마다 제 1 전극의 상부에 구성된 콘택 스페이서와;
    상기 콘택 스페이서가 위치하는 화소 영역마다 구성된 발광층과;
    상기 발광층의 상부 및 상기 콘택 스페이서의 표면을 따라 구성된 제 2 전극
    을 포함하는 유기전계 발광소자.
  13. 제 12 항에 있어서,
    상기 스위칭 소자와 구동소자는 각각 게이트 전극과 액티브층과 오믹 콘택층과 소스 전극과 드레인 전극으로 구성되는 유기전계 발광소자용 어레이기판.
  14. 제 13 항에 있어서,
    상기 스위칭 소자의 드레인 전극과 상기 구동소자의 게이트 전극이 접촉하여 구성되고, 상기 스위칭 소자의 소스 전극이 상기 전원 연결배선과 접촉하도록 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  15. 제 13 항에 있어서,
    상기 구동소자의 드레인 전극과 접촉하는 금속패턴을 더욱 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  16. 제 13 항에 있어서,
    상기 스위칭 소자의 드레인 전극을 상기 제 2 Vss 라인의 상부로 연장 구성하여, 상기 제 2 Vss라인을 제 1 전극으로 하고, 상기 연장된 드레인 전극을 제 2 전극으로 하는 스토리지 캐패시터를 더욱 포함하는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  17. 제 12 항에 있어서,
    상기 제 2 기판과 제 1 전극 사이에 섬형상의 보조 전극이 더욱 구성된 유기전계 발광소자용 어레이기판.
  18. 제 12 항에 있어서,
    상기 화소 영역의 둘레에 구성되고 측면이 역테이퍼 형상인 격벽을 더욱 포함하는 유기전계 발광소자용 어레이기판.
  19. 제 12 항에 있어서,
    상기 제 1 전극은 양극전극이고, 상기 제 2 전극은 음극전극인 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  20. 제 19 항에 있어서,
    상기 양극전극은 ITO이고, 상기 음극전극은 칼슘(Ca), 알루미늄(Al),알루미늄합금(AlNd),마그네슘(Mg), 은(Ag), 리튬(Li)을 포함한 도전성 금속 그룹 중 선택된 하나인 유기전계 발광소자용 어레이 기판.
  21. 제 12 항에 있어서,
    상기 콘택 스페이서는, 기둥형상이며 측면이 순 테이퍼지도록 구성된 것을 특징으로 하는 유기전계 발과소자용 어레이기판.
  22. 제 12 항에 있어서,
    상기 발광층은 주발광층을 중심으로 일 측과 타 측에 전자 수송층 및 전자 주입측과 홀 수송층 및 홀 주입층이 구성되는 것을 특징으로 하는 유기전계 발광소자용 어레이기판.
  23. 제 1 및 제 2 기판에 다수의 화소영역을 정의하는 단계와;
    상기 제 1 기판의 화소 영역 일 측에 게이트 배선과, 이와 평행하지 않은 화소 영역의 타 측에 데이터 배선을 형성하는 단계와;
    상기 화소 영역마다 스위칭 소자와, 이에 연결된 구동소자를 형성하는 단계와;
    상기 이웃한 화소 영역 사이에 공통으로 저항 감소용 제 1 Vss라인을 형성하는 단계와;
    상기 화소 영역마다 상기 게이트 배선과 평행하게 제 2 Vss라인을 형성하는 단계와;
    상기 제 1 및 제 2 Vss 라인과 접촉하고, 상기 데이터 배선과 평행한 화소 영역의 타 측에 전원 연결 배선을 형성하는 단계와;
    상기 제 2 기판의 전면에 제 1 전극을 형성하는 단계와;
    상기 화소영역마다 제 1 전극의 상부에 콘택 스페이서를 형성하는 단계와;
    상기 콘택 스페이서가 위치하는 화소 영역마다 발광층을 형성하는 단계와;
    상기 발광층의 상부 및 상기 콘택 스페이서의 표면을 따라 제 2 전극을 형성하는 단계와;
    상기 제 1 및 제 2 기판을 합착하여, 상기 콘택 스페이서를 따라 형성된 제 2 전극이 상기 구동소자와 접촉하도록 하는 합착단계
    를 포함한 유기전계 발광소자 제조방법.
  24. 기판에 다수의 화소 영역과 구동영역과 스위칭 영역을 정의하는 단계와;
    상기 화소 영역의 일 측에 게이트 배선과, 상기 구동영역과 스위칭 영역에 각각 게이트 전극과, 상기 게이트 배선과 평행한 위치에 제 2 Vss라인과, 상기 제 2 Vss라인과 평행하게 구성되고, 이웃한 상기 화소영역에 사이에 저항 감소용 제 1 Vss라인을 형성하는 단계와;
    상기 게이트 전극의 상부에 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층의 상부에 이격된 소스 전극과 드레인 전극과, 상기 게이트 배선과 교차하는 방향의 화소 영역의 일 측과 타 측에 데이터 배선과 전원 연결배선을 형성하는 단계와;
    상기 기판의 전면에 보호층을 형성하고 패턴하여, 상기 스위칭 영역의 드레인 전극과, 상기 구동영역의 게이트 전극과, 상기 제 1 Vss 라인과 이에 근접한 상기 전원 연결배선과, 상기 제 2 Vss라인과 이에 근접한 상기 전원 연결배선의 일부와, 상기 구동 영역의 드레인 전극의 일부를 각각 노출하는 다수의 콘택홀을 형성하는 단계와;
    상기 스위칭 영역의 드레인 전극과 게이트 전극에 동시에 접촉하는 제 1 금속패턴과, 상기 구동영역의 드레인 전극과 접촉하는 제 2 금속패턴과, 상기 제 1 Vss라인과 상기 전원 연결배선에 동시에 접촉하는 제 3 금속패턴과, 상기 제 2 Vss라인과 상기 전원 연결배선에 동시에 접촉하는 제 4 금속패턴을 형성하는 단계
    를 포함하는 유기전계 발광소자용 어레이기판 제조방법.
  25. 제 24 항에 있어서,
    상기 스위칭 영역의 드레인 전극을 상기 제 2 Vss라인의 상부로 연장하여, 이를 제 1 전극으로 하고 하부의 제 2 Vss라인을 제 2 전극으로 하는 스토리지 캐패시터를 형성하는 단계를 더욱 포함하는 유기전계 발광소자용 어레이기판 제조방법.
  26. 제 24 항에 있어서,
    상기 스위칭 영역의 소스 전극은 "U"형상으로 구성하고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 평행하게 구성되고, 상기 구동 영역의 소스 전극은 폐루프 형상으로 구성하고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 평행한 평행하게 구성된 것을 특징으로 하는 유기전계 발광소자용 어레이 기판 제조방법.
KR1020060087457A 2006-09-11 2006-09-11 유기전계 발광소자용 어레이기판과 그 제조방법 KR20080023498A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060087457A KR20080023498A (ko) 2006-09-11 2006-09-11 유기전계 발광소자용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087457A KR20080023498A (ko) 2006-09-11 2006-09-11 유기전계 발광소자용 어레이기판과 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080023498A true KR20080023498A (ko) 2008-03-14

Family

ID=39397027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087457A KR20080023498A (ko) 2006-09-11 2006-09-11 유기전계 발광소자용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080023498A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064371B1 (ko) * 2010-03-17 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US9147721B2 (en) 2013-10-29 2015-09-29 Samsung Display Co., Ltd. Organic light emitting display apparatuses and methods of manufacturing organic light emitting display apparatuses
US9953576B2 (en) 2015-04-29 2018-04-24 Samsung Display Co., Ltd. Organic light-emitting diode display
CN109360837A (zh) * 2018-09-20 2019-02-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064371B1 (ko) * 2010-03-17 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8816362B2 (en) 2010-03-17 2014-08-26 Samsung Display Co., Ltd. Organic light emitting display
US9147721B2 (en) 2013-10-29 2015-09-29 Samsung Display Co., Ltd. Organic light emitting display apparatuses and methods of manufacturing organic light emitting display apparatuses
US9455419B2 (en) 2013-10-29 2016-09-27 Samsung Display Co., Ltd. Organic light emitting display apparatuses and methods of manufacturing organic light emitting display apparatuses
US9953576B2 (en) 2015-04-29 2018-04-24 Samsung Display Co., Ltd. Organic light-emitting diode display
CN109360837A (zh) * 2018-09-20 2019-02-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
KR101248004B1 (ko) 유기전계 발광소자의 증착 스템과, 이를 이용한 유기전계발광소자의 제조방법
KR101295192B1 (ko) 유기전계 발광소자와 그 제조방법
JP4897759B2 (ja) 有機電界発光素子とその製造方法
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
US6873100B2 (en) Organic electro luminescent display device and method of fabricating the same
KR101254589B1 (ko) 유기전계 발광소자와 그 제조방법
KR101254560B1 (ko) 유기전계 발광소자와 그 제조방법
KR101276662B1 (ko) 유기전계 발광소자와 그 제조방법
KR102618593B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20040062095A (ko) 유기전계 발광소자와 그 제조방법
KR102082366B1 (ko) 유기발광다이오드소자 및 이의 제조방법
KR20050068794A (ko) 유기전계 발광소자와 그 제조방법
US8110418B2 (en) Organic electroluminescent display device and method of fabricating the same
KR100710170B1 (ko) 유기전계 발광소자와 그 제조방법
KR101269227B1 (ko) 유기전계 발광소자와 그 제조방법
JP2009069251A (ja) 表示パネル及びその製造方法
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR20080023498A (ko) 유기전계 발광소자용 어레이기판과 그 제조방법
KR101373386B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR100554494B1 (ko) 유기전계 발광소자와 그 제조방법
KR101450892B1 (ko) 유기전계발광표시장치
KR20040004783A (ko) 유기전계 발광소자와 그 제조방법
KR20050067254A (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid