KR20080022243A - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20080022243A
KR20080022243A KR1020060085410A KR20060085410A KR20080022243A KR 20080022243 A KR20080022243 A KR 20080022243A KR 1020060085410 A KR1020060085410 A KR 1020060085410A KR 20060085410 A KR20060085410 A KR 20060085410A KR 20080022243 A KR20080022243 A KR 20080022243A
Authority
KR
South Korea
Prior art keywords
pattern
insulating layer
layer
substrate
metal pattern
Prior art date
Application number
KR1020060085410A
Other languages
English (en)
Inventor
진홍기
김상갑
김주한
오민석
정종현
정유광
최승하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085410A priority Critical patent/KR20080022243A/ko
Publication of KR20080022243A publication Critical patent/KR20080022243A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

신규한 3매 마스크 공정을 이용한 표시 기판 및 이의 제조 방법이 개시된다. 표시 기판의 제조 방법은 기판 상에 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하고, 제1 금속패턴이 형성된 기판 상에 제1 절연층을 형성하고, 제1 절연층 상에 데이터 배선 및 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하고, 제2 금속패턴이 형성된 기판 상에 제2 절연층을 형성하고, 제2 절연층 상에 제1 패턴부 및 제1 패턴부보다 얇은 두께의 제2 패턴부를 포함하는 포토레지스트패턴을 형성하고, 포토레지스트패턴을 이용한 식각 공정으로 제1 및 제2 절연층을 식각하여 게이트 배선의 일단부를 노출시키고, 제2 패턴부를 식각하여 제2 절연층을 노출시키고, 노출된 제2 절연층을 불화 수소 수용액으로 습식 식각하고, 제1 패턴부가 잔류하는 기판 상에 투명 전극층을 형성하고, 스트립 용액으로 제1 패턴부 및 제1 패턴부 상의 투명 전극층을 제거하여 화소 전극을 패터닝하는 단계를 포함한다. 이에 따라, 포토레지스트패턴과 제2 절연층 간의 언더컷 형성이 용이하며, 종래의 3매 마스크 공정에 비해 기판 상의 단차를 감소시킬 수 있다.
HF 수용액, 불화 수소 용액, 습식 식각, 3 MASK, FULL SLIT, 3매

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3 내지 도 11은 본 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 표시 기판 110 : 베이스 기판
111 : 게이트 절연층 TFT : 박막 트랜지스터
116 : 패시베이션층 PE : 화소 전극
GL : 게이트 배선 DL : 데이터 배선
GP : 게이트 패드 STL : 기준전압배선
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 신규한 3매 마스크 공정을 이용한 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 표시 기판에 형성된 신호 배선들, 박막 트랜지스터 및 화소 전극은 마스크를 이용한 포토리소그라피(photolithography) 공정을 거쳐 패터닝되며, 표시 기판의 제조 공정에서 포토리소그라피 공정 횟수를 감소시키는 것은 제조 원가 절감에 큰 영향을 미친다. 따라서, 최근에는 극저원가 구현을 위해 3매 마스크를 이용한 표시 기판의 제조 방법이 개발된 바 있다.
예컨대, 3매 마스크 공정에서는 제1 마스크를 이용한 포토리소그라피 공정으로 게이트 배선 및 게이트 전극을 포함하는 게이트 패턴을 형성하고, 게이트 패턴이 형성된 기판 상에 게이트 절연층을 형성하고, 게이트 절연층 상에 데이터 배선, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴을 형성한 후, 데이터 패턴이 형성된 기판 상에 패시베이션층을 형성한다. 이어서, 패시베이션층 상에 제3 마스크를 이용한 포토리소그라피 공정으로 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴은 상기 패시베이션층을 제1 및 제2 식각하고, 화소 전극을 리프트-오프 방식으로 패터닝하는데 사용된다. 상기 제1 및 제2 식각은 건식 식각 공정으로 진행되며, 제1 식각에서는 게이트 패턴 및 데이터 패턴에 중첩되는 영역을 제외한 모든 영역의 게이트 절연층 및 패시베이션층을 제거하는 대면적 식각을 진행한다.
이어서, 제2 식각에서는 드레인 전극의 일단부에 형성된 패시베이션층을 제거하는 소면적 식각을 진행한다. 이때, 제2 식각에서는 리프트-오프 방식으로 화소 전극을 형성하는 후속 공정을 위해 패시베이션층의 측면이 포토레지스트 패턴보다 함입되는 언더-컷을 형성해야 하나, 건식 식각 공정 중에는 포토레지스트 패턴에도 소량의 식각이 발생하므로 상술한 언더 컷 형성이 어려운 단점이 있다.
또한, 상기 제1 식각에 의해 상기 게이트 패턴 및 데이터 패턴 미형성 영역의 게이트 절연층 및 패시베이션층이 모두 식각되므로, 기판 상의 단차가 커지는 문제점이 있다 .
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 신규한 3 매 마스크 공정을 적용한 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법에 의해 제조된 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판의 제조 방법은 기판 상에 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계와, 상기 제1 금속패턴이 형성된 기판 상에 제1 절연층을 형성하는 단계와, 상기 제1 절연층 상에 데이터 배선 및 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계와, 상기 제2 금속패턴이 형성된 기판 상에 제2 절연층을 형성하는 단계와, 상기 제2 절연층 상에 제1 패턴부 및 제1 패턴부보다 얇은 두께의 제2 패턴부를 포함하는 포토레지스트패턴을 형성하는 단계와, 상기 포토레지스트패턴을 이용한 식각 공정으로 제1 및 제2 절연층을 식각하여 상기 게이트 배선의 일단부를 노출시키는 단계와, 상기 제2 패 턴부를 식각하여 상기 제2 절연층을 노출시키는 단계와, 노출된 상기 제2 절연층을 불화 수소 수용액으로 습식 식각하는 단계와, 상기 제1 패턴부가 잔류하는 기판 상에 투명 전극층을 형성하는 단계 및 스트립 용액으로 상기 제1 패턴부 및 상기 제1 패턴부 상의 상기 투명 전극층을 제거하여 화소 전극을 패터닝하는 단계를 포함한다.
본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 표시 기판은 제1 금속패턴, 제1 절연층, 제2 금속패턴, 제2 절연층 및 화소 전극을 포함한다. 상기 제1 금속패턴은 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함한다. 상기 제1 절연층은 상기 제1 금속패턴이 형성된 기판 상에 형성된다. 상기 제2 금속패턴은 상기 제1 절연층 상에 형성되며 상기 게이트 배선과 교차하여 단위 화소를 정의하는 데이터 배선 및 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함한다. 상기 제2 절연층은 상기 제2 금속패턴이 형성된 기판 상에 형성되며, 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터에 중첩되도록 패터닝된다. 상기 화소 전극은 상기 단위 화소에 대응하여 상기 제1 절연층 상에 형성되며, 상기 드레인 전극과 전기적으로 접촉한다.
이러한 표시 기판 및 이의 제조 방법에 의하면, 포토레지스트패턴과 제2 절연층 간의 언더컷 형성이 용이하며, 종래의 3매 마스크 공정에 비해 기판 상의 단차를 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시 기판(100)은 베이스 기판(110)을 포함한다. 상기 베이스 기판(110)상에는 제1 방향으로 연장된 게이트 배선(GL)들과, 상기 게이트 배선(GL)들 사이에서 상기 제1 방향으로 연장된 기준전압배선(STL) 및 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 배선(DL)들이 형성된다.
상기 데이터 배선(DL)들은 상기 게이트 배선(GL)들과 교차하여 복수의 단위 화소(P)를 형성하며, 이에 따라 상기 베이스 기판(110) 상에는 복수의 단위 화소(P)가 형성된 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)이 구획된다.
상기 주변영역(PA)에는 상기 게이트 배선(GL)의 일단부에 형성된 게이트 패드(GP), 상기 데이터 배선(DL)의 일단부에 형성된 데이터 패드(DP) 및 상기 기준전압배선(STL)의 일단부에 형성된 기준전압패드(STP)가 형성된다.
한편, 상기 단위 화소(P)에는 박막 트랜지스터(TFT), 화소 전극(PE) 및 스토리지 캐패시터(CST)가 형성된다.
상기 박막 트랜지스터(TFT)는 게이트 전극(G), 게이트 절연층(111), 소스 전극(S), 드레인 전극(D) 및 액티브층(A)을 포함한다.
상기 게이트 전극(G)은 상기 게이트 배선(GL)으로부터 연결되어 각 단위 화소(P)에 형성되며, 제1 금속층을 패터닝하여 형성된 제1 금속 패턴이다.
상기 제1 금속 패턴이 형성된 베이스 기판(110) 상에는 상기 게이트 절연 층(111)이 형성된다. 상기 게이트 절연층(111)은 일례로, 질화 실리콘 또는 산화 실리콘으로 형성된다. 이때, 상기 주변 영역(PA)에 형성된 상기 게이트 절연층(111)에는 상기 게이트 패드(GP) 및 상기 기준전압패드(STP)를 노출시키는 홀(H)이 형성되다.
상기 소스 전극(S)은 상기 데이터 배선(DL)으로부터 연결되어 각 단위 화소(P)에 형성되며, 상기 게이트 절연층(111) 상에서 상기 게이트 전극(G)과 일부 중첩된다. 상기 드레인 전극(D)은 상기 소스 전극(S)으로부터 소정간격 이격되어 형성되며, 상기 게이트 전극(G)과 일부 중첩된다.
상기 데이터 배선(DL), 상기 소스 전극(S) 및 드레인 전극(D)은 제2 금속층을 패터닝하여 형성된 제2 금속패턴이다.
한편, 상기 액티브층(A)은 상기 제2 금속 패턴과 동일하게 패터닝 되어 상기 제2 금속 패턴의 하부에 형성되며, 일례로 비정질 실리콘(a-Si:H)으로 이루어진 반도체층(112) 및 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(113)이 적층된 구조로 형성된다. 이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 오믹 콘택층(113)이 식각되어 상기 반도체층(112)을 노출시키는 채널(CH)이 형성된다.
상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에는 패시베이션층(116)이 형성된다. 상기 표시 영역(DA)에서 상기 패시베이션층(116)은 상기 게이트 배선(GL), 데이터 배선(DL) 및 박막 트랜지스터(TFT)에 중첩되도록 형성된다.
이때, 상기 패시베이션층(116)은 상기 드레인 전극(D)의 일단부를 노출시키 도록 형성된다.
상기 주변 영역(PA)에서는 상기 주변 영역(PA)에 해당하는 베이스 기판(110) 전면을 커버하도록 형성된다. 이때, 상기 주변 영역(PA)에 형성된 패시베이션층(116) 내에는 상기 게이트 패드(GP), 기준전압패드(STP) 및 데이터 패드(DP)를 각각 노출시키는 제1, 제2 및 제3 홀(H1,H2,H3)이 형성된다.
상기 화소 전극(PE)은 상기 단위 화소(P) 내에 형성된 상기 게이트 절연층(111) 상에 형성되며, 상기 드레인 전극(D)의 일단부와 접촉하여 화소 전극을 인가 받는다.
상기 화소 전극(PE)은 인듐 틴 옥사이드 내지는 인듐 징크 옥사이드와 같은 투명한 도전성 물질로 이루어진다. 상기 화소 전극(PE)은 각 단위 화소(P) 내에서 상기 게이트 절연층(111)을 사이에 두고 상기 기준전압배선(STL)과 중첩되어 상기 스토리지 캐패시터(CST)를 형성한다. 상기 스토리지 캐패시터(CST)에는 한 프레임 동안의 화소 전압이 충전된다.
한편, 상기 게이트 패드(GP), 기준전압패드(STP) 및 데이터 패드(DP)를 노출시키는 상기 제1, 제2 및 제3 홀(H1,H2,H3)에는 상기 화소 전극(PE)과 동일 물질로 동시에 패터닝된 커버 전극(CE)이 형성될 수 있다.
도 3 내지 도 11은 발명의 실시예에 따른 표시 기판의 제조 방법을 도시한 공정도들이다.
이하, 도 1 내지 도 10을 참조하여, 본 발명의 실시예에 따른 표시 기판의 제조 방법을 상세하게 설명하도록 한다.
도 1 및 도 3을 참조하면, 베이스 기판(110) 상에 제1 금속층(미도시) 및 제1 포토레지스트막(미도시)을 순차적으로 형성한다.
형성한다. 상기 제1 금속층은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 금속층은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
상기 제1 포토레지스트막은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 이루어진다.
이어서, 상기 제1 포토레지스트막이 형성된 베이스 기판(110) 상에 제1 마스크(MASK1)를 정렬한다. 상기 제1 마스크(MASK1)는 광을 투과시키는 투광부(4) 및 광을 차단하는 차광부(2)로 이루어진다. 다음으로, 상기 제1 마스크(MASK1)를 이용하여 상기 제1 포토레지스트막을 노광하고, 노광된 제1 포토레지스트막을 현상하는 일련의 포토리소그라피(PHOTOLITHOGRAPHY) 공정을 수행한다. 이에 따라, 상기 금속층 상에는 제1 포토레지스트패턴(PR1)이 형성된다.
다음으로, 상기 제1 포토레지스트패턴(PR1)을 이용한 식각 공정으로 상기 금속층을 패터닝하여 게이트 배선(GL), 게이트 전극(G), 및 기준전압배선(STL)을 포함하는 제1 금속 패턴을 형성한다.
상기 게이트 배선(GL)은 베이스 기판(110)상에서 제1 방향으로 연장되며, 일단부에는 게이트 패드(GP)가 형성된다. 상기 게이트 전극(G)은 게이트 배선(GL)으로부터 연결된다. 상기 기준전압배선(STL)은 상기 게이트 배선(GL)들 사이에서 상 기 제1 방향으로 연장되며, 일단부에는 기준전압패드(STP)가 형성된다.
상기 제1 금속 패턴을 형성하는 식각 공정은 일례로, 습식 식각으로 진행된다. 상기 식각 공정이 종료된 후에는 상기 제1 금속 패턴 상에 잔류하는 상기 제1 포토레지스트패턴(PR1)을 제거하는 애싱(ASHING) 공정을 수행한다.
상기 애싱 공정은 산소 플라즈마 처리로 진행되며, 포토레지스트패턴을 이용한 식각 공정이 종료할 때마다 수행된다.
한편, 상기 제1 포토레지스트막은 네가티브 포토레지스트로 이루어질 수도 있다. 이와 같을 경우, 상기 제1 마스크(MASK1)는 상기 차광부(4)와 투광부(2)의 배치가 반전된다.
도 1 및 도 4을 참조하면, 상기 제1 금속 패턴이 형성된 베이스 기판(110) 상에 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어진 게이트 절연층(111)을 형성한다. 상기 게이트 절연층(111)은 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD) 방법을 이용하여 형성할 수 있다. 또한, 상기 게이트 절연층(111)은 재질 및 형성 공정이 서로 다른 이중층 구조로 형성할 수도 있다.
이어서, 상기 게이트 절연층(111)위에 비정질 실리콘으로 이루어진 반도체층(112) 및 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(113)을 순차적으로 형성한다. 상기 반도체층(112) 및 오믹 콘택층(113)은 상기 플라즈마 화학 기상 증착 방법을 이용하여 형성할 수 있다.
이어서, 상기 오믹 콘택층(113) 위에 제2 금속층(114)을 형성한다. 상기 제2 금속층(114)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있으며, 스퍼터링 공정에 의해 증착된다. 또한, 상기 제2 금속층(114)은 물리적 성질이 다른 두 개 이상의 층으로 형성할 수 있다.
이어서, 상기 제2 금속층(114) 전면에 제2 포토레지스트막(미도시)을 도포한다. 상기 제2 포토레지스트막은 일례로써, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.
다음으로, 상기 제2 포토레지스트막이 도포된 베이스 기판(110)상에 제2 마스크(MASK2)를 배치하고, 상기 제2 마스크(MASK2)를 이용한 포토리소그라피 공정을 수행하여 제2 포토레지스트패턴(PR2)을 형성한다.
상기 제2 포토레지스트패턴(PR2)은 박막 트랜지스터(TFT)의 소스 전극(S)이 형성되는 소스 전극 영역(SEA), 채널(CH)이 형성되는 채널 영역(CHA), 드레인 전극(D)이 형성되는 드레인 전극 영역(DEA), 기준전압배선(STL)이 형성된 기준전압배선 영역(STA) 및 상기 데이터 배선(DL)이 형성되는 데이터 배선 영역(미도시)에 형성된다.
구체적으로, 제2 포토레지스트패턴(PR2)은 상기 소스 전극 영역(SEA), 드레인 전극 영역(DEA) 및 데이터 배선 영역(미도시)에 제1 두께(t1)로 형성된 제1 패턴(PR21)과, 상기 채널 영역(CHA)에 제2 두께(t2)로 형성된 제2 패턴(PR22)을 포함한다.
상기 제1 패턴(PR21)은 제2 마스크의 차광부(2)를 통해 패터닝된 영역이고, 상기 제2 패턴(PR22)은 상기 제2 마스크(MASK2)의 회절부(6)를 통해서 패터닝된 영역이다. 상기 회절부(6)에는 광을 회절시키는 슬릿(SLIT) 패턴이 형성되어 노광부(4)에서 제공되는 광 보다 적은 양의 광이 제공된다. 이에 따라, 상기 제2 패턴(PR22)은 상기 제1 두께(t1) 보다 얇은 상기 제2 두께(t2)로 형성된다.
도 1, 도 4 및 도 5를 참조하면, 상기 제2 포토레지스트패턴(PR2)을 이용하여 상기 제2 금속층(114)을 식각한다. 이에 따라, 데이터 배선(DL) 및 전극 패턴(115)을 포함하는 제2 금속 패턴이 형성된다.
상기 데이터 배선(DL)은 상기 제1 방향에 교차하는 제2 방향으로 연장되며, 상기 데이터 배선(DL)의 일단부에는 데이터 패드(DP)가 형성된다.
상기 데이터 배선(DL) 상기 게이트 배선(GL)과 교차하여 복수의 단위 화소(P)를 정의한다.
이에 따라, 베이스 기판(110) 상에는 상기 복수의 단위 화소(P)들이 정의된 표시 영역(DA)과 상기 표시 영역을 둘러싸며 상기 게이트 패드(GP), 기준전압패드(STP) 및 데이터 패드(DP)들이 형성되는 주변 영역(PA)이 정의된다.
상기 전극 패턴(115)은 상기 데이터 배선(DL)으로부터 연장되어 각 단위 화소(P) 내에 형성되며, 소스 전극(S)과 드레인 전극(D)이 서로 연결된 형상으로 형성된다.
이어서, 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 반도체층(112) 및 오믹 콘택층(113)을 식각한다. 일례로, 상기 반도체층(112) 및 오믹 콘택층(113)의 식각은 건식 식각으로 진행된다. 이에 따라, 상기 제2 금속 패턴의 하부 에는 상기 제2 금속 패턴과 동일하게 패터닝된 액티브층(A)이 형성된다.
도 1, 도 5 및 도 6을 참조하면,산소 플라즈마를 이용한 애싱 공정으로 상기 제2 포토레지스트 패턴(PR21, PR22)을 일정두께 만큼 제거한다. 상기 제거된 두께는 상기 제2 두께(t2) 이상이며 제1 두께(t1) 보다 작다.
상기 애싱 공정에 의해 상기 채널 영역(CHA)에 형성된 제2 패턴(PR22)은 제거되고, 상기 소스 전극 영역(SEA), 드레인 전극 영역(DEA) 및 데이터 배선 영역(미도시)에는 제3 두께(t3)의 제3 패턴(PR23)이 남게 된다.
이어서, 상기 제3 패턴(PR23)을 이용하여 상기 전극 패턴(114)을 식각하여 소스 전극(S) 및 상기 소스 전극(S)으로부터 소정 간격 이격된 드레인 전극(D)을 형성한다.
다음으로, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서 노출된 상기 오믹 콘택층(113)을 식각하여, 상기 반도체층(112)을 노출시키는 채널(CH)을 형성한다.
이에 따라, 베이스 기판(110) 상에는 게이트 전극(G), 소스 전극(S), 드레인 전극(D), 및 액티브층(A)을 포함하는 박막 트랜지스터(TFT)가 형성된다.
이어서, 산소 플라즈마를 이용한 애싱 공정으로 상기 박막 트랜지스터(TFT) 상에 잔류하는 상기 제3 패턴(PR23)을 제거한다.
도 1 및 도 7을 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 베이스 기판(110) 상에 패시베이션층(116)을 형성한다. 이어서, 상기 패시베이션층(116)이 형성된 베이스 기판(110) 위에 제3 포토레지스트막(미도시)을 형성한다. 상기 제3 포토레지스트막은 일례로, 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 형성한다.
다음으로, 제3 마스크(MASK3)를 이용한 포토리소그라피 공정으로 상기 제3 포토레지스트막을 패터닝하여 제3 포토레지스트패턴(PR3)을 형성한다.
상기 제3 마스크(MASK3)은 일례로, 차광부(2), 투광부(4) 및 회절부(6)를 포함한다.
상기 표시 영역(DA)에서, 상기 차광부(2)는 상기 드레인 전극(D)의 일단부, 기준전압배선(STL) 및 게이트 패드(GP)에 대응하는 영역을 제외한 제1 금속 패턴 및 제2 금속 패턴과 오버랩 되도록 배치된다.
상기 표시 영역(DA)에서, 상기 회절부(6)는 상기 차광부(2)를 제외한 나머지 영역에 배치된다. 즉, 상기 회절부(6)는 각 단위 화소(P) 내에 화소 전극(PE)을 패터닝하기 위하여 화소 전극 패턴으로 형성된다.
상기 주변 영역(PA)에서, 상기 투광부(4)는 상기 게이트 패드(GP), 기준전압 패드(STP)에 대응하여 배치된다. 상기 주변 영역(PA)에서 상기 회절부(6)는 상기 데이터 패드(DP)에 대응하여 배치된다. 상기 주변 영역에서(PA), 상기 투광부(4) 및 상기 회절부(6)가 배치되지 않은 나머지 영역에는 상기 차광부(2)가 배치된다.
이어서, 상기 제3 마스크(MASK3)에 의해 노광된 제3 포토레지스트막 상에 현상액을 도포한다. 상기 제3 포토레지스트막 상에 도포된 현상액은 상기 제3 포토레지스트막의 노광 영역을 용해시킨다. 따라서, 상기 현상액이 도포된 베이스 기판에 세정 공정을 수행하면 비노광된 영역의 제3 포토레지스트막만 잔류하여 상기 제 3 포토레지스트패턴(PR3)이 형성된다.
상기 제3 포토레지스트패턴(PR3)은 상기 차광부(2)에 대응하여 제1 두께로 형성된 제1 패턴부(P1), 상기 회절부(6)에 대응하여 상기 제1 두께보다 얇은 제2 두께로 형성된 제2 패턴부(P2)를 포함한다. 이때, 상기 제3 포토레지스트 패턴(PR3)에는 상기 투광부(4)에 대응하여 개구홀(OP)이 형성된다.
도 1 및 도 8을 참조하면, 상기 제3 포토레지스트패턴(PR3)을 이용하여 상기 개구홀(OP)에서 노출된 상기 패시베이션층(116) 및 게이트 절연층(111)을 순차적으로 제1 식각한다. 상기 제1 식각은 일례로, 건식 식각으로 진행된다.
이에 따라, 상기 게이트 절연층(111) 및 상기 패시베이션층(116) 내에는 상기 게이트 패드(GP)를 노출시키는 제1 홀(H1) 및 상기 기준전압패드(STP)를 노출시키는 제2홀(H2)이 형성된다.
다음으로, 산소 플라즈마를 이용한 애싱 공정으로 상기 제3 포토레지스트막(PR3)의 일정 두께를 제거한다. 이때, 제거되는 두께는 상기 제2 두께(t2) 이상이며 제1 두께(t1) 보다 작다. 이에 따라, 상기 제2 두께부(d2)가 제거되며, 상기 제2 두께부(d2)가 제거된 영역에서는 상기 패시베이션층(116)이 노출된다.
도 1 및 도 9를 참조하면, 잔류하는 제3 포토레지스트패턴(PR3)을 이용하여 노출된 상기 패시베이션층(116)을 제2 식각한다.
상기 패시베이션층(116)의 제2 식각은 베이스 기판(110)상에 형성된 대부분의 패시베이션층(116)을 식각하는 대면적 식각이므로, 건식 식각 공정으로 진행시 식각 시간이 길어지며, 영역별로 식각량이 불균일해질 수 있다.
따라서, 본 발명의 실시예에서는 상기 제2 식각을 불화 수소 수용액을 이용한 습식 식각 공정으로 진행한다.
상기 불화 수소 수용액을 이용한 습식 식각 공정은 건식 식각 공정에 비해 상기 제3 포토레지스트패턴(PR3)에 미치는 영향이 거의 없다. 또한, 습식 식각 공정시 상기 패시베이션층(116)은 이방성 식각되므로, 제3 포토레지스트패턴(PR3)의 측면보다 상기 패시베이션층(116)의 측면이 함입되는 언더 컷(Under cut)을 건식 식각 공정에서 보다 월등히 효과적으로 발생시킬 수 있다.
또한, 습식 식각은 건식 식각에 비해 기판 전면적에 걸쳐 균일하게 식각되므로, 식각 불균일로 인한 하부 박막의 과잉 식각 및 배선 불량등을 감소시킬 수 있다.
상기 불화 수소(HF) 수용액을 이용한 제2 식각은 상기 패시베이션층(116)만을 식각할 수 있는 시간동안 진행된다. 상기 제2 식각에 의해 상기 드레인 전극(D)의 일단부가 노출되며, 상기 주변 영역(PA)에 형성된 데이터 패드(DP)를 노출시키는 제3홀(H3)이 형성된다. 또한, 각 단위 화소(P) 내에서는 상기 게이트 절연층(111)이 노출된다.
도 1 및 도 10을 참조하면, 제3 포토레지스트패턴(PR3)이 잔류하는 베이스 기판(110) 상에 투명 전극층(117a,117b)을 증착한다. 상기 투명 전극층(117a,117b)은 일례로 ITO, 또는 IZO로 이루어지며, 스퍼터링 방식으로 증착할 수 있다.
상기 투명 전극층(117a,117b) 증착시, 상기 언더 커팅(U)으로 인해 상기 제3 포토레지스트패턴(PR3) 위에 형성된 투명 전극층(117a)과 상기 베이스 기판(110) 위에 형성된 투명 전극층(117b)은 전기적으로 분리된다.
도 1 및 도 11을 참조하면, 상기 투명 전극층(117a,117b)이 형성된 베이스 기판(110)을 스트립 용액(PHOTORESIST STRIPPER)에 담근다. 상기 스트립 용액은 상기 언더 커팅(U)을 통해 상기 제3 포토레지스트패턴(PR3)에 침투하여 상기 제3 포토레지스트패턴(PR3)를 리프트 오프(LIFT-OFF) 시킨다.
이에 따라, 상기 제3 포토레지스트패턴(PR3)이 상기 베이스 기판(110) 상에서 떨어져 나감과 동시에, 상기 제3 포토제지스트패턴(PR3) 상에 도포된 투명 전극층(117a)도 상기 베이스 기판(110) 상에서 제거된다.
따라서, 각 단위 화소(P)에는 상기 드레인 전극(D)의 일단부와 접촉하는 화소 전극(PE)이 패터닝된다. 또한, 상기 게이트 패드(GP), 기준전압패드(STP) 및 데이터 패드(DP) 상에는 커버 전극(CE)이 형성된다.
본 발명의 실시예에서는 단위 화소(P) 내에 상기 게이트 절연층(111)이 잔류하므로, 상기 게이트 절연층(111)까지 식각되어 베이스 기판(110) 바로 위에 화소 전극이 형성되는 종래의 3매 마스크 공정에 비해 베이스 기판 표면의 단차를 감소시킬 수 있다.
따라서, 본 발명의 실시예에 따른 표시 기판(100)을 적용한 액정 표시 패널 제작 시, 표시 기판의 단차로 인한 액정의 배향 불량을 방지 할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 포토레지스트 패턴에 대한 영향력이 거의 없는 불화 수소 수용액을 이용하여 패시베이션층의 제2 식각공정을 수 행하므로, 건식 식각에 비해 언더 컷 형성이 용이하다. 또한, 제2 식각공정은 건식 식각이 아닌 습식 식각으로 진행되므로, 기판 상에 형성된 대부분의 패시베이션층을 식각하는 대면적 식각일지라도 식각 균일성을 확보할 수 있다.
또한, 종래의 3매 마스크 공정과 달리 기판 상에 게이트 절연층이 전체적으로 잔류하므로 기판상의 단차를 감소시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 기판 상에 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴을 형성하는 단계;
    상기 제1 금속패턴이 형성된 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 데이터 배선 및 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴을 형성하는 단계;
    상기 제2 금속패턴이 형성된 기판 상에 제2 절연층을 형성하는 단계;
    상기 제2 절연층 상에 제1 패턴부 및 상기 제1 패턴부보다 얇은 두께의 제2 패턴부를 포함하는 포토레지스트패턴을 형성하는 단계;
    상기 포토레지스트패턴을 이용한 식각 공정으로 상기 제1 및 제2 절연층을 식각하여 상기 게이트 배선의 일단부를 노출시키는 단계;
    상기 제2 패턴부를 식각하여 상기 제2 절연층을 노출시키는 단계;
    노출된 상기 제2 절연층을 불화 수소 수용액으로 습식 식각하는 단계;
    상기 제1 패턴부가 잔류하는 기판 상에 투명 전극층을 형성하는 단계; 및
    스트립 용액으로 상기 제1 패턴부 및 상기 제1 패턴부 상의 상기 투명 전극층을 제거하여 화소 전극을 패터닝하는 단계를 포함하는 표시 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 패턴부는 상기 게이트 배선, 데이터 배선 및 상기 박막 트랜지스터와 중첩되도록 형성되고, 상기 제2 패턴부는 상기 제1 패턴부로 둘 러싸인 단위 화소 내에 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제2항에 있어서, 상기 제1 패턴부 내에는 상기 게이트 배선의 일단부에 대응하는 개구홀이 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
  4. 제1항에 있어서, 상기 제1 및 제2 절연층을 식각하는 단계는 건식 식각으로 진행되는 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제1항에 있어서, 상기 습식 식각하는 단계에서는 제2 절연층의 측면이 상기 포토레지스트 패턴의 측면보다 함입되는 언더 컷을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 제1항에 있어서, 상기 제2 금속패턴을 형성하는 단계는
    상기 제1 절연층 상에 반도체층, 오믹 콘택층 및 금속층을 순차적으로 적층하는 단계; 및
    동일 마스크를 이용한 포토리소그라피 공정으로 상기 반도체층, 오믹 콘택층 및 금속층을 패터닝하여 제2 금속패턴 및 상기 제2 금속패턴의 하부에 상기 제2 금속패턴과 동일하게 패터닝된 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 게이트 배선 및 박막 트랜지스터의 게이트 전극을 포함하는 제1 금속패턴;
    상기 제1 금속패턴이 형성된 기판 상에 형성된 제1 절연층;
    상기 제1 절연층 상에 형성되며 상기 게이트 배선과 교차하여 단위 화소를 정의하는 데이터 배선 및 상기 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제2 금속패턴;
    상기 제2 금속패턴이 형성된 기판 상에 형성되며, 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터에 중첩되도록 패터닝된 제2 절연층; 및
    상기 단위 화소에 대응하여 상기 제1 절연층 상에 형성되며, 상기 드레인 전극과 전기적으로 접촉하는 화소 전극을 포함하는 표시 기판.
KR1020060085410A 2006-09-06 2006-09-06 표시 기판 및 이의 제조 방법 KR20080022243A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085410A KR20080022243A (ko) 2006-09-06 2006-09-06 표시 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085410A KR20080022243A (ko) 2006-09-06 2006-09-06 표시 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080022243A true KR20080022243A (ko) 2008-03-11

Family

ID=39396229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085410A KR20080022243A (ko) 2006-09-06 2006-09-06 표시 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080022243A (ko)

Similar Documents

Publication Publication Date Title
JP5616407B2 (ja) 表示基板の製造方法
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
JP5593047B2 (ja) 液晶表示装置のアレイ基板の製造方法
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
US9153606B2 (en) Method of manufacturing an array substrate
EP2731127B1 (en) Tft array substrate, method of fabricating same, and display device
KR20110008639A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101263193B1 (ko) 표시 기판의 제조 방법 및 표시 기판
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR101274035B1 (ko) 표시 기판 및 이의 제조 방법
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
KR20080104461A (ko) 어레이 기판의 제조 방법 및 어레이 기판
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
KR101226661B1 (ko) 표시 기판의 제조 방법
KR20090095988A (ko) 표시 기판 및 이의 제조 방법
KR20080022243A (ko) 표시 기판 및 이의 제조 방법
KR20070079350A (ko) 표시 기판의 제조 방법
KR20080035045A (ko) 표시 기판의 제조 방법
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR20070076620A (ko) 표시 기판의 제조방법
KR101284030B1 (ko) 표시 기판 및 이의 제조 방법
KR20060057874A (ko) 트랜지스터의 제조 방법 및 어레이 기판의 제조 방법
KR100744396B1 (ko) 액정표시장치의 어레이기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination