KR20080020388A - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR20080020388A
KR20080020388A KR1020060083810A KR20060083810A KR20080020388A KR 20080020388 A KR20080020388 A KR 20080020388A KR 1020060083810 A KR1020060083810 A KR 1020060083810A KR 20060083810 A KR20060083810 A KR 20060083810A KR 20080020388 A KR20080020388 A KR 20080020388A
Authority
KR
South Korea
Prior art keywords
film
trench
forming
harp
substrate
Prior art date
Application number
KR1020060083810A
Other languages
Korean (ko)
Inventor
안현주
구자춘
김찬배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083810A priority Critical patent/KR20080020388A/en
Publication of KR20080020388A publication Critical patent/KR20080020388A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

A method for forming an isolation layer of a semiconductor device is provided to enhance gap-fill characteristic by implementing an O3-TEOS layer instead of an SOD(Spin-On Dielectric). A trench is formed by etching a semiconductor substrate(11). A linear oxide layer is formed on a surface of the semiconductor substrate in the trench. An O2 plasma process is performed on the resultant substrate including the linear oxide layer so as to implement hydrophobicity in a bottom of the trench. A HARP(High Aspect Ratio Process) layer is formed to be completely not implanted the trench executed the O2 plasma. A HDP(High Density Plasma) layer(18) is formed to be completely implanted the trench on the HARP layer.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1E are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 반도체기판 12 : 패드산화막11 semiconductor substrate 12 pad oxide film

13 : 패드질화막 14 : 하드마스크막13 pad nitride film 14 hard mask film

T : 트렌치 15 : 측벽산화막T: trench 15: sidewall oxide film

16 : O3-TEOS막 17 : HDP막16: O 3 -TEOS film 17: HDP film

18 : 소자분리막18: device isolation film

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, SOD막 대신 O3-TEOS막을 형성하여 갭-필(Gap-Fill) 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of improving a gap-fill property by forming an O 3 -TEOS film instead of an SOD film. It is about.

반도체 소자의 고집적화가 진행됨에 따라, 기판의 활성 영역을 정의하는 소자분리막의 형성시 상기 소자분리막을 형성하기 위한 트렌치를 매립하는 것이 어려워지게 되었다. 이에, 상기 트렌치를 매립하는 방법으로 트렌치의 하단부를 매립특성이 우수한 SOD(Spin-On Dielectric)막으로 증착한 다음, 상기 SOD막 상에 상기 트렌치를 완전 매립하도록 HDP(High Density Plasma)막을 증착하여 상기 SOD막과 HDP막의 적층막으로 이루어진 소자분리막을 형성하는 방법이 제안된 바 있다.As the integration of semiconductor devices proceeds, it becomes difficult to fill trenches for forming the device isolation film in forming the device isolation film that defines the active region of the substrate. Accordingly, the bottom portion of the trench is deposited using a spin-on dielectric (SOD) film having excellent embedding characteristics by filling the trench, and then a high density plasma film (HDP) is deposited to completely fill the trench on the SOD film. There has been proposed a method of forming a device isolation film made of a laminated film of the SOD film and the HDP film.

상기 소자분리막을 SOD막과 HDP막의 적층막 구조로 형성하면, 종횡비가 큰 트렌치의 하단부를 매립특성이 우수한 SOD막으로 형성함으로써 보이드의 발생 없이 막을 매립할 수 있으며, 후속 공정시 노출되는 트렌치의 상단부를 식각속도가 비교적 느린 HDP막으로 형성함으로써 후속으로 수행되는 세정 공정시 유발되는 소자분리막의 신뢰성 열화를 방지할 수 있는 장점이 있다.When the device isolation layer is formed of a stacked layer structure of an SOD layer and an HDP layer, the lower end portion of the trench having a high aspect ratio is formed of an SOD layer having excellent embedding characteristics, so that the layer may be buried without generation of voids. By forming the etch rate as a relatively slow HDP film, there is an advantage that can prevent the degradation of the reliability of the device isolation film caused in the subsequent cleaning process.

이하에서는, SOD막과 HDP막의 적층막으로 이루어진 종래의 소자분리막 형성방법을 간략하게 설명하도록 한다.Hereinafter, a conventional device isolation film forming method consisting of a laminated film of an SOD film and an HDP film will be briefly described.

먼저, 활성 영역과 소자분리 영역을 갖는 반도체 기판 상에 상기 소자분리 영역을 노출시키는 하드마스크막을 형성한 후, 상기 하드마스크막에 의해 노출된 기판 부분을 식각하여 트렌치를 형성한다. 그 다음, 상기 트렌치를 매립하도록 SOD막을 증착하고 나서, 상기 SOD막이 형성된 기판 결과물에 대해 SOD막이 기판 표면 부분까지 제거되도록, 예컨데, 2500Å 정도의 두께만큼 제거되도록 습식 식각 공정을 수행한다. 상기 습식 식각 공정은 후속 세정 공정시 SOD막이 노출되는 것을 방지하게 위해 수행하는 것이다.First, a hard mask film for exposing the device isolation region is formed on a semiconductor substrate having an active region and an isolation region, and then a portion of the substrate exposed by the hard mask layer is etched to form a trench. Thereafter, a SOD film is deposited to fill the trench, and then a wet etching process is performed to remove the SOD film to a portion of the surface of the substrate, for example, to a thickness of about 2500 kPa for the substrate product on which the SOD film is formed. The wet etching process is performed to prevent the SOD film from being exposed during the subsequent cleaning process.

이어서, 상기 습식 식각 공정이 수행된 SOD막 상에 트렌치를 완전 매립하도록 HDP막을 증착한다. 다음으로, 상기 HDP막을 하드마스크막이 노출될 때까지 CMP(Chemical Mechanical Polishing)한 후, 하드마스크막을 제거하여 트렌치형 소자분리막을 형성한다.Subsequently, the HDP film is deposited to completely fill the trench on the SOD film on which the wet etching process is performed. Next, the HDP film is subjected to chemical mechanical polishing (CMP) until the hard mask film is exposed, and then the hard mask film is removed to form a trench type isolation layer.

그러나, 전술한 종래 기술의 경우에는 상기 트렌치를 매립하기 위해 SOD막을 형성함으로써 갭-필 특성을 개선할 수 있으나, 상기 SOD막은 막질의 신뢰성이 아직 검증되지 않은 상태이며, 식각 속도가 비교적 빠르기 때문에 습식 식각 공정시 목표 두께를 조절하기가 용이하지 않는 등 적용시의 문제점들이 있으므로 상기 SOD막을 대체할 수 있는 막의 필요성이 대두되고 있는 실정이다.However, in the above-described prior art, gap-fill characteristics can be improved by forming an SOD film to fill the trench, but the SOD film is wet because the film quality is not yet verified and the etching rate is relatively fast. Since there is a problem in the application such as not easy to adjust the target thickness during the etching process, there is a need for a film that can replace the SOD film is emerging.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, SOD막 대신 O3-TEOS막을 형성하여 갭-필 특성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of improving a gap-fill property by forming an O 3 -TEOS film instead of an SOD film, to solve the conventional problems as described above. There is this.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 소자분리막 형성방법은, 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내의 기판 표면 상에 선형산화막을 형성하는 단계; 상기 선형산화막을 포함한 기판 결과물에 대해 상기 트렌치의 저면부가 소수성을 띠도록 O2 플라즈마 처리하는 단계; 상기 O2 플라즈마 처리된 트렌치를 완전 매립시키지 않는 두께로 HARP막을 형성하는 단 계; 및 상기 HARP막 상에 상기 트렌치를 완전 매립시키도록 HDP막을 형성하는 단계;를 포함하는 것을 특징으로 한다.Method of forming a device isolation film of a semiconductor device of the present invention for achieving the above object comprises the steps of forming a trench by etching a semiconductor substrate; Forming a linear oxide film on the substrate surface in the trench; Performing O 2 plasma treatment on the bottom of the trench to be hydrophobic with respect to a substrate product including the linear oxide film; Forming a HARP film to a thickness that does not completely fill the O 2 plasma treated trench; And forming an HDP film to completely fill the trench on the HARP film.

여기서, 상기 선형산화막은 HTO막으로 형성하는 것을 특징으로 한다.In this case, the linear oxide film is formed of an HTO film.

상기 선형산화막을 형성하는 단계 후, 그리고, O2 플라즈마 처리하는 단계 전, 상기 선형산화막이 형성된 기판 전면 상에 선형질화막을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.And forming a linear nitride film on the entire surface of the substrate on which the linear oxide film is formed, after the forming of the linear oxide film and before the O 2 plasma treatment.

상기 O2 플라즈마 처리는 10∼90초 동안 수행하는 것을 특징으로 한다.The O 2 plasma treatment is performed for 10 to 90 seconds.

상기 HARP막은 O3-TEOS막으로 형성하는 것을 특징으로 한다.The HARP film is formed of an O 3 -TEOS film.

상기 HARP막을 형성하는 단계 후, 그리고, 상기 HDP막을 형성하는 단계 전, 상기 HARP막이 형성된 기판 결과물에 대해 상기 트렌치 측벽 및 상부에 형성된 HARP막의 일부 두께가 제거되도록 식각 공정을 수행하는 단계;를 더 포함하는 것을 특징으로 한다.Performing an etching process after the forming of the HARP film and before the forming of the HDP film, to remove a part of the thickness of the HARP film formed on the sidewalls of the trench and the upper part of the substrate product on which the HARP film is formed; Characterized in that.

상기 식각 공정은 FN 용액, 또는, BFN 용액을 사용하는 습식 식각으로 수행하는 것을 특징으로 한다.The etching process may be performed by wet etching using an FN solution or a BFN solution.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적인 원리를 설명하면, 본 발명은 트렌치가 형성된 기판 결과물에 대해 O2 플라즈마 처리를 수십 초 동안 수행하고 나서, 상기 O2 플라즈 마 처리가 수행된 트렌치 하부에 O3-TEOS막을 증착한 다음, 상기 O3-TEOS막 상에 트렌치를 완전 매립하도록 HDP막을 증착하여 소자분리막을 형성한다.First, the technical principles of the present invention will be described. According to the present invention, an O 2 plasma treatment is performed on a trench-formed substrate resultant for several tens of seconds, and then an O 3 -TEOS is formed on the bottom of the trench where the O 2 plasma treatment is performed. After the film is deposited, an HDP film is deposited to completely fill the trench on the O 3 -TEOS film to form a device isolation film.

이렇게 하면, 상기 O2 플라즈마 처리를 통해 트렌치 저면이 소수성을 띠게 되므로, 소수성을 갖는 O3-TEOS막과의 반응이 원활히 일어나 증착 속도가 향상되어 바텀-업(Bottom-up) 특성을 개선할 수 있기 때문에, 종래의 SOD막을 형성하지 않고도 갭-필(Gap-Fill) 특성을 개선할 수 있다. In this case, since the trench bottom surface becomes hydrophobic through the O 2 plasma treatment, reaction with the O 3 -TEOS film having hydrophobicity occurs smoothly, so that the deposition rate is improved to improve bottom-up characteristics. Therefore, the gap-fill characteristics can be improved without forming a conventional SOD film.

또한, 상기 O3-TEOS막은 HARP(High Aspect Ratio Process) 공정을 통해 형성되므로 막질의 신뢰성을 검증할 수 있으며, 종래의 SOD막에 비해 식각 속도가 상대적으로 느리므로 후속 식각 공정시 목표 두께를 용이하게 조절할 수 있다.In addition, since the O 3 -TEOS film is formed through a high aspect ratio process (HARP) process, it is possible to verify the reliability of the film quality, and since the etching speed is relatively slower than that of the conventional SOD film, the target thickness is easy during the subsequent etching process. Can be adjusted.

자세하게, 도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.1A to 1E are cross-sectional views illustrating processes for forming a device isolation film of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 활성 영역 및 소자분리 영역을 갖는 반도체 기판(11) 상에 패드산화막(12)과 패드질화막(13)의 적층막으로 이루어진 하드마스크막(14)을 형성한다. 그 다음, 상기 하드마스크막(14) 상에 공지의 포토리소그라피 공정에 따라 소자분리 영역을 한정하는 마스크패턴(도시안됨)을 형성하고 나서, 상기 마스크패턴에 의해 노출된 하드마스크막(14) 부분을 식각하여 기판(11) 소자분리 영역을 노출시킨 후, 상기 마스크패턴을 제거한다.Referring to FIG. 1A, a hard mask film 14 including a stacked layer of a pad oxide film 12 and a pad nitride film 13 is formed on a semiconductor substrate 11 having an active region and an isolation region. Next, a mask pattern (not shown) defining a device isolation region is formed on the hard mask film 14 according to a known photolithography process, and then a portion of the hard mask film 14 exposed by the mask pattern. After etching to expose the device isolation region of the substrate 11, the mask pattern is removed.

도 1b를 참조하면, 상기 하드마스크막(14)을 식각베리어로 사용해서 상기 하드마스크막(14)에 의해 노출된 기판(11) 부분을 식각하여, 상기 기판(11) 소자분리 영역에 트렌치(T)를 형성한다. 이어서, 상기 트렌치(T) 내의 기판(11) 표면에 대해 열산화 공정을 수행하여 측벽산화막(15)을 형성한 후, 상기 측벽산화막(15)이 형성된 기판(11) 전면 상에 선형질화막(도시안됨)과 선형산화막(도시안됨)을 차례로 형성한다.Referring to FIG. 1B, a portion of the substrate 11 exposed by the hard mask layer 14 is etched using the hard mask layer 14 as an etch barrier, and trenches are formed in the device isolation region of the substrate 11. Form T). Subsequently, a thermal oxidation process is performed on the surface of the substrate 11 in the trench T to form a sidewall oxide film 15, and then a linear nitride film (shown on the entire surface of the substrate 11 on which the sidewall oxide film 15 is formed). Not formed), and a linear oxide film (not shown) are formed in this order.

도 1c를 참조하면, 상기 선형산화막이 형성된 기판(11) 결과물에 대해 O2 플라즈마 처리를 수십 초 동안, 바람직하게는, 10∼90 초 동안 수행한다. Referring to FIG. 1C, an O 2 plasma treatment is performed on the resultant substrate 11 on which the linear oxide film is formed for several tens of seconds, preferably for 10 to 90 seconds.

이때, 상기 O2 플라즈마 처리를 통해 친수성을 띠고 있던 기판(11) 결과물이 소수성을 띠게 되는데, O2 플라즈마 처리는 플라즈마의 직진성을 이용하여 수행함으로써 트렌치(T)의 저면부가 측벽부보다 상대적으로 소수성을 더 띠도록 한다. 그 결과, 본 발명은 후속 O3-TEOS막의 증착시 상기 트렌치(T) 저면부에서의 증착 속도가 증가하여 바텀-업 특성을 개선할 수 있으며, 이를 통해, 소자분리막의 갭-필 특성을 향상시킬 수 있다.At this time, the O 2 there is takes on the substrate 11, the result was tinged hydrophilic by the plasma treatment hydrophobicity, O 2 plasma processing is relatively hydrophobic portion bottom surface of the trench (T) than the side wall portion by carrying out by the use of the plasma straightness To get more. As a result, the present invention can improve the bottom-up characteristics by increasing the deposition rate at the bottom of the trench (T) during the deposition of the subsequent O 3 -TEOS film, thereby improving the gap-fill characteristics of the device isolation film You can.

또한, 상기 친수성에서 소수성으로의 변화는 접촉각의 측정을 통해 알 수 있는데, 접촉각의 증가는 소수성의 증가를 의미하며, O2 플라즈마 처리를 오랜 시간 동안 수행할수록 접촉각이 증가한다. 예컨데, 상기 O2 플라즈마 처리를 20초 동안 수행하면 접촉각이 5∼8°정도 증가한다. 따라서, O2 플라즈마 처리 시간을 조절함으로써 소수성의 정도를 조절할 수 있다.In addition, the change from hydrophilicity to hydrophobicity can be known by measuring the contact angle. An increase in the contact angle means an increase in hydrophobicity, and the contact angle increases as the O 2 plasma treatment is performed for a long time. For example, if the O 2 plasma treatment is performed for 20 seconds, the contact angle increases by about 5 to 8 degrees. Therefore, the degree of hydrophobicity can be adjusted by adjusting the O 2 plasma treatment time.

도 1d를 참조하면, 상기 O2 플라즈마 처리된 트렌치(T)를 완전 매립시키지 않는 두께로 HARP 공정을 통해 O3-TEOS막(16)을 증착한다. Referring to FIG. 1D, an O 3 -TEOS film 16 is deposited through a HARP process to a thickness in which the O 2 plasma treated trench T is not completely embedded.

여기서, 상기 O3-TEOS막(16)은 O3-TEOS 올리고머의 표면 원자 이동성을 이용해서 증착되며, 높은 평탄도를 구현할 수 있다는 장점이 있다. 또한, 상기 O3-TEOS 올리고머는 소수성을 띠기 때문에 소수성을 띠는 트렌치(T) 저면에서의 증착이 원활히 일어나므로 증착 속도가 증가하며, 바텀-업 특성이 개선되어 종래의 SOD막을 형성하지 않고도 갭-필 특성을 향상시킬 수 있다.Here, the O 3 -TEOS film 16 is deposited using the surface atomic mobility of the O 3 -TEOS oligomer, and has an advantage of achieving high flatness. In addition, since the O 3 -TEOS oligomer is hydrophobic, deposition on the bottom of the hydrophobic trench (T) occurs smoothly, and thus the deposition rate is increased, and the bottom-up characteristic is improved to form a gap without forming a conventional SOD film. -Can improve the peel characteristics.

이어서, 트렌치(T)의 입구부가 넓어지도록 상기 트렌치(T) 측벽에 형성된 O3-TEOS막(16)의 일부 두께가 제거되도록 습식 식각 공정을 수행함이 바람직하다. 상기 습식 식각 공정은 FN 용액이나 BFN 용액을 사용하여 수행한다.Subsequently, it is preferable to perform a wet etching process so that a part of the thickness of the O 3 -TEOS film 16 formed on the sidewall of the trench T is removed so that the inlet of the trench T is widened. The wet etching process is performed using a FN solution or a BFN solution.

도 1e를 참조하면, 상기 O3-TEOS막(16) 상에 상기 트렌치(T)를 완전히 매립하도록 HDP막(17)을 증착한다. 다음으로, 상기 하드마스크막이 노출되도록 상기 HDP막(18)을 CMP한 후, 상기 하드마스크막을 제거하여 O3-TEOS막(16)과 HDP막(17)의 적층막으로 이루어진 소자분리막(18)을 형성한다.Referring to FIG. 1E, an HDP film 17 is deposited to completely fill the trench T on the O 3 -TEOS film 16. Next, after the CMP of the HDP film 18 to expose the hard mask film, the hard mask film is removed to form a device isolation film 18 formed of a laminated film of the O 3 -TEOS film 16 and the HDP film 17. To form.

여기서, 본 발명은 트렌치(T) 저면부가 소수성을 띠도록 O2 플라즈마 처리를 수행한 후, O3-TEOS막(16)을 증착함으로써 상기 트렌치(T) 저면부에서의 바텀-업 특성을 개선할 수 있으며, 이를 통해, 소자분리막(18)의 갭-필 특성을 향상시킬 수 있다. 또한, 본발명은 종래의 SOD막 대신 HARP 공정을 이용한 O3-TEOS막(16)을 증착 함으로써 막질의 신뢰성을 검증할 수 있으며, 식각 공정시 목표 두께를 용이하게 조절할 수 있다.Here, the present invention improves the bottom-up characteristic of the trench T bottom surface by depositing an O 3 -TEOS film 16 after performing an O 2 plasma treatment such that the trench bottom surface is hydrophobic. In this way, the gap-fill characteristics of the device isolation layer 18 may be improved. In addition, the present invention can verify the reliability of the film quality by depositing the O 3 -TEOS film 16 using the HARP process instead of the conventional SOD film, it is possible to easily adjust the target thickness during the etching process.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 O2 플라즈마 처리에 의해 소수성을 띠는 트렌치 내에 O3-TEOS막을 증착한 다음, 상기 O3-TEOS막 상에 HDP막을 증착하여 소자분리막의 형성을 완성함으로써, 종래의 SOD막을 형성하지 않고도 상기 소자분리막의 갭-필 특성을 향상시킬 수 있다.As described above, the present invention by depositing an O 3 -TEOS film in a hydrophobic trench by O 2 plasma treatment, then by depositing an HDP film on the O 3 -TEOS film to complete the formation of the device isolation film, The gap-fill characteristics of the device isolation film can be improved without forming an SOD film.

Claims (7)

반도체 기판을 식각하여 트렌치를 형성하는 단계;Etching the semiconductor substrate to form a trench; 상기 트렌치 내의 기판 표면 상에 선형산화막을 형성하는 단계;Forming a linear oxide film on the substrate surface in the trench; 상기 선형산화막을 포함한 기판 결과물에 대해 상기 트렌치의 저면부가 소수성을 띠도록 O2 플라즈마 처리하는 단계;Performing O 2 plasma treatment on the bottom of the trench to be hydrophobic with respect to a substrate product including the linear oxide film; 상기 O2 플라즈마 처리된 트렌치를 완전 매립시키지 않는 두께로 HARP막을 형성하는 단계; 및Forming a HARP film to a thickness that does not completely fill the O 2 plasma treated trench; And 상기 HARP막 상에 상기 트렌치를 완전 매립시키도록 HDP막을 형성하는 단계;Forming an HDP film to completely fill the trench on the HARP film; 를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 선형산화막은 HTO막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the linear oxide film is formed of an HTO film. 제 1 항에 있어서,The method of claim 1, 상기 선형산화막을 형성하는 단계 후, 그리고, O2 플라즈마 처리하는 단계 전, After forming the linear oxide film, and before the O 2 plasma treatment, 상기 선형산화막이 형성된 기판 전면 상에 선형질화막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법Forming a linear nitride film on the entire surface of the substrate on which the linear oxide film is formed; 제 1 항에 있어서,The method of claim 1, 상기 O2 플라즈마 처리는 10∼90초 동안 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of forming an isolation layer of a semiconductor device, characterized in that for performing the O 2 plasma treatment for 10 to 90 seconds. 제 1 항에 있어서,The method of claim 1, 상기 HARP막은 O3-TEOS막으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of forming a device isolation film of a semiconductor device, characterized in that the HARP film is formed of O 3 -TEOS film. 제 1 항에 있어서,The method of claim 1, 상기 HARP막을 형성하는 단계 후, 그리고, 상기 HDP막을 형성하는 단계 전,After the forming of the HARP film, and before the forming of the HDP film, 상기 HARP막이 형성된 기판 결과물에 대해 상기 트렌치 측벽 및 상부에 형성된 HARP막의 일부 두께가 제거되도록 식각 공정을 수행하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And performing an etching process with respect to the substrate resultant on which the HARP film is formed so that a part of the thickness of the HARP film formed on the sidewalls and the trench is removed. 제 6 항에 있어서,The method of claim 6, 상기 식각 공정은 FN 용액, 또는, BFN 용액을 사용하는 습식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The etching process is a device isolation film forming method of a semiconductor device, characterized in that the wet etching using a FN solution, or BFN solution.
KR1020060083810A 2006-08-31 2006-08-31 Method for forming isolation layer of semiconductor device KR20080020388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083810A KR20080020388A (en) 2006-08-31 2006-08-31 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083810A KR20080020388A (en) 2006-08-31 2006-08-31 Method for forming isolation layer of semiconductor device

Publications (1)

Publication Number Publication Date
KR20080020388A true KR20080020388A (en) 2008-03-05

Family

ID=39395418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083810A KR20080020388A (en) 2006-08-31 2006-08-31 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR20080020388A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968153B1 (en) * 2008-07-01 2010-07-07 주식회사 하이닉스반도체 Method for forming trench isolation layer in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968153B1 (en) * 2008-07-01 2010-07-07 주식회사 하이닉스반도체 Method for forming trench isolation layer in semiconductor device

Similar Documents

Publication Publication Date Title
KR20080095621A (en) Method of forming an isolation layer in semiconductor device
KR20060083249A (en) Method of forming field oxide in flash memory device
KR20080020388A (en) Method for forming isolation layer of semiconductor device
KR100702769B1 (en) Method of forming a field oxide layer in a semiconductor device
KR100639195B1 (en) Method for forming isolation layer in semiconductor device
KR20070058122A (en) Method for forming isolation layer of semiconductor device
KR20070113861A (en) Method for fabricating isolation layer in flash memory device
KR100376875B1 (en) Method for forming isolation layer in semiconductor device
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
KR20080062582A (en) Method for forming isolation layer of semiconductor device
KR100842904B1 (en) Method for forming isolation layer of semiconductor device
KR100596798B1 (en) Method for gap-filling trench
KR100779370B1 (en) Method for forming the isolation layer in semiconductor device
KR100559540B1 (en) Shallow trench isolation in semiconductor device
KR100861307B1 (en) Method of manufacturing isolation layer for semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
KR100924544B1 (en) Method for forming isolation layer of semiconductor device
KR20040105980A (en) The method for forming shallow trench isolation in semiconductor device
KR20050118489A (en) Method for isolation in semiconductor device
KR20020089614A (en) Method for Fabricating of Semiconductor Device
KR20070060341A (en) Method for forming isolation layer of semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20060134320A (en) Trench isolation layer and method of fabricating the same
KR20090113003A (en) Isolation layer of semiconductor device and method for forming the same
KR20080062568A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination