KR20080020378A - Flip chip package - Google Patents

Flip chip package Download PDF

Info

Publication number
KR20080020378A
KR20080020378A KR1020060083797A KR20060083797A KR20080020378A KR 20080020378 A KR20080020378 A KR 20080020378A KR 1020060083797 A KR1020060083797 A KR 1020060083797A KR 20060083797 A KR20060083797 A KR 20060083797A KR 20080020378 A KR20080020378 A KR 20080020378A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
underfill
flip chip
chip package
Prior art date
Application number
KR1020060083797A
Other languages
Korean (ko)
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083797A priority Critical patent/KR20080020378A/en
Publication of KR20080020378A publication Critical patent/KR20080020378A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A flip chip package is provided to improve the reliability of the flip chip package by preventing a boundary peeling phenomenon between crack and underfill of a sealing part. A flip chip package includes a substrate(126), a semiconductor chip(120), a filling material(130), a sealing material(132), and solder balls(128). The substrate includes bond fingers at an upper surface thereof and ball lands at a lower surface. The semiconductor chip is bonded on the substrate. The filling material is filled between the semiconductor chip and substrate. The sealing material is used for sealing an upper surface of the substrate including the semiconductor chip. The solder balls are attached to the ball lands of the lower surface of the substrate. An upper portion of a side of the semiconductor chip is cut in slope so as to prevent the overflow of the filling material.

Description

플립 칩 패키지 {FLIP CHIP PACKAGE}Flip Chip Package {FLIP CHIP PACKAGE}

도 1은 종래 플립 칩 패키지를 도시한 단면도.1 is a cross-sectional view showing a conventional flip chip package.

도 2는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도.2 is a cross-sectional view illustrating a flip chip package according to an embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 플립칩 패키지의 제조 과정을 도시한 단면도.3A to 3E are cross-sectional views illustrating a manufacturing process of a flip chip package according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

116 : 스터드 범프 118 : 본딩 패드116: stud bump 118: bonding pad

120 : 반도체 칩 122 : 접속 패드120: semiconductor chip 122: connection pad

124 : 솔더 페이스트 126 : 인쇄회로 기판124: solder paste 126: printed circuit board

128 : 솔더볼 130 : 언더필128: solder ball 130: underfill

132 : 봉지부132: encapsulation

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 충진재(이하 "언더필" 이라고 함)의 오버플로우(Overflow)를 방지하여 패키지의 신뢰성을 향상시킨 플립 칩 패키지(Flip Chip Package)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a flip chip package which improves the reliability of a package by preventing an overflow of a filler (hereinafter referred to as "underfill").

플립 칩 패키지는 반도체 칩을 패키징하지 않고 그대로 인쇄회로 기판에 실장하는 기술로, 반도체 칩의 상면에 형성되어 있는 본딩 패드들 상에 범프(Bump)와 같은 도전 수단을 형성하고, 상기 도전 수단을 인쇄회로 기판에 인쇄된 접속 패드에 플립 칩 본딩 하여 실장시킨 것이다. The flip chip package is a technology in which a semiconductor chip is mounted on a printed circuit board without packaging a semiconductor chip. The flip chip package forms a conductive means such as a bump on bonding pads formed on an upper surface of the semiconductor chip, and prints the conductive means. It is mounted by flip chip bonding to a connection pad printed on a circuit board.

이와 같은 방법으로 인쇄회로 기판에 반도체 칩을 실장하면, 반도체 칩과 인쇄회로 기판의 열팽창계수 차이로 인하여 그들과 접합되어 있는 도전 수단의 상,하부 면에 전단 응력이 부가되어 소성 변형(Plastic Strain)과 같은 솔더 접합의 변형이 일어난다. When the semiconductor chip is mounted on the printed circuit board in this manner, the shear stress is applied to the upper and lower surfaces of the conductive means bonded thereto due to the difference in thermal expansion coefficient between the semiconductor chip and the printed circuit board, thereby causing plastic strain. Deformation of the solder joint occurs.

이때, 솔더 접합이 심한 온도 변화를 겪게 되면 소성 변형은 점점 증가하고, 솔더 자체의 파괴 임계점을 넘게 되어 솔더 접합에 크랙(Crack)이 발생 되어 반도체 패키지의 전기적 특성이 저하되고, 반도체 칩에 부착된 범프의 높이로 인해 반도체 칩과 인쇄회로 기판 사이에 갭(Gap)이 형성되어 반도체 칩의 지지력이 약화되는 문제점들이 있다. At this time, when the solder joint undergoes a severe temperature change, the plastic deformation gradually increases, the fracture threshold of the solder itself is exceeded, and cracks are generated in the solder joint, thereby deteriorating the electrical characteristics of the semiconductor package. Due to the height of the bumps, gaps are formed between the semiconductor chip and the printed circuit board, thereby weakening the bearing capacity of the semiconductor chip.

이와 같은 문제점들을 해결하기 위하여, 반도체 칩을 안정적으로 지지하고 솔더 접합부의 피로 수명을 향상시켜 범프의 상하 접합면에 크랙이 가는 것을 방지하고 범프가 받는 응력의 일부를 흡수하는 언더필(Underfill)을 형성시킨다.In order to solve these problems, the semiconductor chip is stably supported and the fatigue life of the solder joint is improved to prevent cracks from growing on the upper and lower joint surfaces of the bumps and to form an underfill that absorbs a part of the stress applied to the bumps. Let's do it.

도 1은 종래 플립 칩 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional flip chip package.

도시된 바와 같이, 일면에 구비된 본딩 패드(20) 상에 전기 신호의 도선 역할을 하는 범프(30)가 형성되어 있는 반도체 칩(10)이 접속 패드(50)가 형성되어 있고 반도체 칩(10)과 전기적 신호를 교환하는 상면에 접속 패드(50)가 형성되어 있는 인쇄회로 기판(60)에 플립 칩 본딩 되어있다. 그리고, 반도체 칩(10)과 인쇄회로 기판(60) 사이의 공간에 반도체 칩(10)을 안정적으로 지지하고 솔더 접합부의 피로 수명을 향상시키고 범프(30)가 받는 응력의 일부를 흡수하는 언더필(70)이 형성되어 구성된다.As shown in the drawing, a connection pad 50 is formed on a semiconductor chip 10 having bumps 30 serving as a conductor of an electrical signal on a bonding pad 20 provided on one surface thereof, and a semiconductor chip 10. Is flip-chip bonded to the printed circuit board 60 having the connection pad 50 formed on the upper surface of the circuit board. In addition, the underfill which stably supports the semiconductor chip 10 in the space between the semiconductor chip 10 and the printed circuit board 60, improves the fatigue life of the solder joint, and absorbs a part of the stress that the bump 30 receives ( 70) is formed and configured.

그리고, 도시하지는 않았지만, 상기 반도체 칩(10)을 포함하여 인쇄회로 기판(60)의 상면을 봉지하는 봉지부가 형성되고, 인쇄회로 기판(60)의 하면에 위치한 볼랜드에 솔더볼이 부착되어 플립 칩 패키지가 완성된다.Although not shown, an encapsulation part is formed to encapsulate the upper surface of the printed circuit board 60 including the semiconductor chip 10, and solder balls are attached to the ball lands disposed on the lower surface of the printed circuit board 60 to flip chip packages. Is completed.

여기서, 종래 언더필 공정으로 언더필이 반도체 칩의 에지(Edge)나 코너(Corner) 부분을 포함한 가장자리 부분에서 오버플로우 되어 있는 경우가 많고, 이런 경우 언더필을 봉지하는 봉지부와 언더필의 물리적 특성 차이에 의하여 봉지부에 크랙이 발생하거나 언더필과 봉지부 사이의 계면에서 들뜸 현상이 발생하여 플립 칩 패키지의 신뢰성에 나쁜 영향을 미친다. Here, in the conventional underfill process, the underfill is often overflowed at the edge portion including the edge or corner portion of the semiconductor chip, and in this case, due to the difference in the physical properties of the encapsulation portion and the underfill encapsulating the underfill, Cracks in the encapsulation portion or lifting occurs at the interface between the underfill and the encapsulation portion, which adversely affects the reliability of the flip chip package.

또한, 상기와 같은 문제로 인하여 안정된 수율의 플립 칩 패키지를 생산할 수 없고, 언더필 공정 변수의 마진(Margin)을 확보하기 힘든 문제점이 있다.In addition, due to the above problems, it is impossible to produce a flip chip package with a stable yield, and there is a problem that it is difficult to secure a margin of the underfill process variable.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 언더필의 오버플로우를 방지하여 안정된 수율과 언더필 공정 변수의 마진(Margin)을 확보하여 신뢰성을 향상시킨 플립 칩 패키지를 제조함에 그 목적이 있다. The present invention has been made to solve the conventional problems as described above, the present invention is to prevent the overflow of the underfill to ensure a stable yield and margin of the underfill process variable (Margin) to manufacture a flip chip package to improve the reliability The purpose is to.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 플립 칩 패키지는, 상면에 본드 핑거가 구비되어 있고 하면에 볼랜드가 형성되어 있는 기판; 상기 기판 상에 플립 칩 본딩된 반도체 칩; 상기 반도체 칩과 기판 사이에 매립된 충진재; 상기 반도체 칩을 포함하여 기판 상부면을 봉지하는 봉지부; 상기 기판 하면의 볼랜드에 부착된 다수의 솔더볼을 포함하여 상기 반도체 칩은 충진재의 오버플로우가 방지되도록 그 측면 상단이 슬로프지게 커팅된 것을 특징으로 한다.In order to achieve the above object, the flip chip package according to the present invention includes a substrate having a bond finger on the upper surface and the ball land is formed on the lower surface; A semiconductor chip flip-bonded on the substrate; A filler embedded between the semiconductor chip and the substrate; An encapsulation unit encapsulating an upper surface of the substrate including the semiconductor chip; The semiconductor chip including a plurality of solder balls attached to the ball land on the lower surface of the substrate is characterized in that the top of the side is cut slope to prevent the overflow of the filler.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도이다. 2 is a cross-sectional view illustrating a flip chip package according to an embodiment of the present invention.

도시된 바와 같이, 상면에 구비된 본딩 패드(118)에 전기 신호의 도선으로 스터드 범프(Stud Bump : 116)가 형성되어 있고, 측면의 상단이 슬로프지게 커팅되어 있는 반도체 칩(120)이 접속 패드(122)가 구비된 인쇄회로 기판(126) 상에 플립 칩 본딩되어 부착되어 있다. 그리고, 반도체 칩(120)과 인쇄회로 기판(126) 사이에 충진되어 반도체 칩(120)과 스터드 범프(116)를 둘러싸면서 반도체 칩(120)의 높이와 단차가 발생하지 않게 언더필(130)이 형성되어 있다. 또한, 상기 반도체 칩(120)을 포함하여 인쇄회로 기판(126)의 상부면을 봉지하는 봉지부(132)가 형성되어 있고, 상기 인쇄회로 기판(126)의 하면에 위치한 볼랜드(미도시)에 부착되어 외부와의 전기적 패스를 형성하는 솔더볼(128)로 구성된다.As shown, a stud bump 116 is formed on the bonding pad 118 provided on the upper surface with a conductive wire of an electrical signal, and the semiconductor chip 120 having the upper end of the side cut in a slope is connected to the connection pad. The chip 122 is flip chip bonded and attached to the printed circuit board 126. In addition, the underfill 130 is filled between the semiconductor chip 120 and the printed circuit board 126 to surround the semiconductor chip 120 and the stud bump 116 so that the height and the step of the semiconductor chip 120 do not occur. Formed. In addition, an encapsulation part 132 is formed to encapsulate the upper surface of the printed circuit board 126 including the semiconductor chip 120, and is formed on a ball land (not shown) disposed on the lower surface of the printed circuit board 126. It is composed of a solder ball 128 attached to form an electrical path to the outside.

여기서, 상기 반도체 칩에서 슬로프지게 커팅된 측면 상단은 본딩 패드가 위 치하는 반도체 칩의 상면과 반대되는 하면의 에지 및 코너 부분을 포함한 가장자리 부분을 나타낸다.Here, the upper side of the side cut in the semiconductor chip is an edge portion including the edge and the corner of the lower surface opposite to the upper surface of the semiconductor chip where the bonding pad is located.

그리고, 상기 스터드 범프(116)는 솔더 페이스트(124)를 매개로 하여 인쇄회로 기판의(126)의 접속 패드(122)에 개별 콘택 되어 있다.The stud bumps 116 are individually contacted with the connection pads 122 of the printed circuit board 126 through the solder paste 124.

또한, 언더필(70)은 일반적으로 에폭시(Epoxy) 레진(Resin) 복합체로 이루어진 언더필 액을 반도체 칩(120)과 인쇄회로 기판(126) 사이에 모세관 현상을 이용하여 주입하고 경화 공정을 진행하여 형성시킨다.In addition, the underfill 70 is formed by injecting an underfill liquid, which is generally composed of an epoxy resin composite, between a semiconductor chip 120 and a printed circuit board 126 by using a capillary phenomenon and performing a curing process. Let's do it.

아울러, 상기 반도체 칩(120)과 인쇄회로 기판(126) 사이에서 전기 신호의 도선으로 스터드 범프(116) 외에, UBM(Under Bump Metallurgy)과 솔더 범프의 적층구조, 본딩 패드 상에 증착 및 패턴되어 형성된 금속 범프 등이 전기 신호의 도선으로 사용될 수 있다. In addition, the semiconductor chip 120 and the printed circuit board 126 may be deposited and patterned on a laminate structure of bonding bumps (UBMs) and solder bumps in addition to the stud bumps 116 as the conductors of electrical signals, and bonding pads. The formed metal bumps and the like can be used as the conductor of the electrical signal.

이와 같은, 본 발명의 플립 칩 패키지는 반도체 칩의 하면 에지 및 코너 부분을 포함한 가장자리 부분이 대각선 형태로 커팅되어 하면의 다른 부분들보다 얇은 두께를 가짐으로써, 언더필 공정시 종래 오버플로우 되었던 언더필이 커팅된 면에 위치하게 되어 언더필의 오버플로우를 방지할 수 있고, 이에 따라 언더필의 오버플로우로 발생되었던 봉지부의 크랙과 봉지부와 언더필 사이에서의 계면 들뜸 현상을 방지할 수 있다. As described above, the flip chip package of the present invention has a thinner edge portion including a lower edge and a corner portion of the semiconductor chip in a diagonal shape, so that the flip chip package has a thickness that is thinner than other portions of the lower surface. It is located on the surface can prevent the overflow of the underfill, thereby preventing the crack of the sealing portion caused by the overflow of the underfill and the lifting of the interface between the sealing portion and the underfill.

이하에서는 본 발명에 따른 플립 칩 패키지의 제조 과정을 도 3a 내지 도 3e를 참조하여 설명하도록 한다.Hereinafter, a manufacturing process of the flip chip package according to the present invention will be described with reference to FIGS. 3A to 3E.

먼저, 도 3a를 참조하면, 스크라이브 라인(미도시)에 의해 구획되고 수개의 반도체 칩(미도시)으로 구성된 웨이퍼(110)의 상면(112)에 형성된 본딩 패드(118)에 반도체 칩(미도시)과 인쇄회로 기판(미도시) 사이에서 전기 신호의 도선 역할을 하는 금(Au)로 이루어진 스터드 범프(116)를 형성시킨다. 이때, 스터드 범프(116)는 반도체 칩(미도시)의 본딩 패드(118) 부분에 와이어를 본딩한 후 와이어를 일정수준 잘라내어 형성시킨다. First, referring to FIG. 3A, a semiconductor chip (not shown) is formed on a bonding pad 118 formed on an upper surface 112 of a wafer 110 partitioned by a scribe line (not shown) and configured of several semiconductor chips (not shown). ) And a printed circuit board (not shown) to form a stud bump 116 made of gold (Au) that serves as the conductor of the electrical signal. In this case, the stud bumps 116 bond the wires to the bonding pads 118 of the semiconductor chip (not shown), and then cut and form the wires to a predetermined level.

그런 다음, 백 그라인딩 공정을 진행하여 상기 웨이퍼(110)의 하면(114)을 일정 수준으로 연마한다. Thereafter, the back grinding process is performed to polish the lower surface 114 of the wafer 110 to a predetermined level.

이어서, 도 3b에 도시된 바와 같이, 웨이퍼의 하면(114)에 위치한 스크라이브 라인을 따라 "V" 형태의 홈(300)을 형성시킨다. 여기서 "V" 형태의 홈(300)은 "V" 형태의 다이아몬드 휠(Diamond Wheel)을 사용하여 형성시킨다. Subsequently, as shown in FIG. 3B, a groove 300 having a “V” shape is formed along the scribe line located on the bottom surface 114 of the wafer. Here, the groove 300 of the "V" shape is formed using a diamond wheel of the "V" shape.

그런 다음, 도 3c에 도시된 바와 같이, 웨이퍼 소잉(Swing) 공정을 진행하여 본딩 패드(118)에 스터드 범프(116)가 부착된 개개의 독립된 반도체 칩(120)으로 절단한다. Then, as illustrated in FIG. 3C, a wafer sawing process is performed to cut the respective independent semiconductor chips 120 having the stud bumps 116 attached to the bonding pads 118.

상기, "V" 형태의 홈(300)은 웨이퍼 소잉(Sawing) 전에 별도의 공정으로 형성시킬 수도 있고, 다이아몬드 휠의 각도를 조절하여 소잉 공정과 동시에 형성시킬 수도 있다. The groove 300 of the “V” shape may be formed by a separate process before wafer sawing, or may be simultaneously formed by adjusting the angle of the diamond wheel.

이후, 도 3d에 도시된 바와 같이, 본딩 패드(118)에 접합된 다수의 스터드 범프(116)가 형성된 반도체 칩(120)을 인쇄회로(미도시)가 내장된 인쇄회로 기판(126)에 플립 칩 본딩시킨다. 여기서, 상기 반도체 칩(120)에 형성된 스터드 범프(116)는 솔더 페이스트(Solder paist)(124)가 도포된 인쇄회로 기판(126)의 접속 패드(122)에 개별 콘택하여 전기적으로 연결되고, 리플로우 솔더링(Reflow Soldering) 공정을 진행하여 물리적으로 접착된다.Thereafter, as illustrated in FIG. 3D, the semiconductor chip 120 having the plurality of stud bumps 116 bonded to the bonding pads 118 is flipped onto the printed circuit board 126 having the printed circuit (not shown). Chip bonding. Here, the stud bumps 116 formed on the semiconductor chip 120 are individually contacted and electrically connected to the connection pads 122 of the printed circuit board 126 to which the solder paste 124 is applied. It is physically bonded by going through a reflow soldering process.

이어서, 상기 스터드 범프(116)의 신뢰성 향상을 위하여 반도체 칩(120)과 인쇄회로 기판(126) 사이에 모세관 현상을 이용하여 언더필 액을 충진 시키고 경화 공정을 진행하여 반도체 칩(120)과 스터드 범프를 포함한 전기적 연결 부위를 보호하는 언더필(130)을 형성시킨다. Subsequently, in order to improve the reliability of the stud bump 116, the underfill liquid is filled between the semiconductor chip 120 and the printed circuit board 126 using a capillary phenomenon and a curing process is performed to process the semiconductor chip 120 and the stud bump. To form an underfill 130 to protect the electrical connection portion, including.

이때, 반도체 칩의 측면 상단이 다른 부분들보다 얇은 두께를 가짐으로써, 종래 언더필 공정시 오버플로우 되었던 언더필이 커팅된 면에 위치하게 되어 오버플로우가 발생하지 않는다.At this time, since the upper end side of the semiconductor chip has a thickness thinner than other portions, the underfill, which was overflowed during the underfilling process, is positioned on the cut surface, so that no overflow occurs.

마지막으로, 도 3e에 도시된 바와 같이, EMC(Epoxy Molding Compound)로 이루어진 봉지제로 봉지부(132)를 형성시켜 반도체 칩(120), 언더필(130) 및 그 내부의 전기적 연결 부위를 포함하여 인쇄회로 기판(126)의 상부면을 보호한다. Finally, as shown in FIG. 3E, the encapsulant 132 is formed of an encapsulant made of an epoxy molding compound (EMC), thereby printing the semiconductor chip 120, the underfill 130, and an electrical connection portion therein. The upper surface of the circuit board 126 is protected.

이어서, 인쇄회로 기판(126)의 하면에 위치한 각 볼랜드(미도시)에 솔더볼(128)을 부착시켜 플립 칩 패키지를 완성한다.Subsequently, solder balls 128 are attached to each borland (not shown) disposed on the bottom surface of the printed circuit board 126 to complete the flip chip package.

본 발명에 따르면, 플립 칩 패키지의 제작 공정 중 언더필의 오버플로우를 방지하기 위하여 웨이퍼 소잉 전 또는 소잉시에 웨이퍼의 하면에 형성된 스크라이브 라인을 따라 "V" 형태의 홈을 형성함으로써, 플립 칩 본딩시 반도체 칩의 측면 상단이 슬로프지게 일정 수준 커팅되어 있고, 언더필 형성시 반도체 칩의 커팅된 면에 언더필이 위치함으로써 언더필의 오버플로우를 방지할 수 있다.According to the present invention, in order to prevent underfill overflow during the fabrication process of a flip chip package, a groove having a “V” shape is formed along a scribe line formed on a lower surface of the wafer before or during wafer sawing to thereby prevent underfill overflow. The upper side surface of the semiconductor chip is cut to a certain level, and when the underfill is formed, the underfill is positioned on the cut surface of the semiconductor chip to prevent the overflow of the underfill.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbefore, the present invention has been illustrated and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the spirit and scope of the present invention. It will be readily apparent to those skilled in the art that various modifications and variations can be made.

이상에서와 같이, 웨이퍼 레벌에서 스크라이브 라인을 웨이퍼의 하면에 형성된 스크라이브 라인을 따라 "V" 형태의 홈이 형성되고, 플립 칩 본딩시 반도체 칩의 측면 상단이 슬로프지게 일정 수준 커팅되어 가장자리 부분이 다른 부분들보다 얇은 두께를 가짐으로써 언더필의 오버플로우를 방지할 수 있고, 이에 따라 언더필의 오버플로우로 발생되는 봉지부의 크랙과 봉지부와 언더필 사이에서의 계면 들뜸 현상을 방지하여 플립 칩 패키지의 신뢰성을 향상시킬 수 있다.As described above, grooves having a “V” shape are formed along the scribe lines formed on the lower surface of the wafer in the wafer level, and the edges of the semiconductor chips are cut at a predetermined level so that the top edges of the semiconductor chips are sloped at the time of flip chip bonding. By having a thickness thinner than the portions, it is possible to prevent the overflow of the underfill, thereby preventing cracks in the encapsulation caused by the overflow of the underfill and lifting of the interface between the encapsulation and the underfill, thereby improving reliability of the flip chip package. Can be improved.

또한, 언더필의 오버플로우가 발생하지 않음으로써 안정된 수율을 얻을수 있고 언더필 공정 변수의 마진(Margin)을 확보할 수 있다. In addition, since the overflow of the underfill does not occur, a stable yield can be obtained and a margin of the underfill process variable can be secured.

Claims (1)

상면에 본드 핑거가 구비되어 있고 하면에 볼랜드가 형성되어 있는 기판; A substrate having a bond finger on an upper surface thereof and a ball land formed on a lower surface thereof; 상기 기판 상에 플립 칩 본딩된 반도체 칩;A semiconductor chip flip-bonded on the substrate; 상기 반도체 칩과 기판 사이에 매립된 충진재;A filler embedded between the semiconductor chip and the substrate; 상기 반도체 칩을 포함하여 기판 상부면을 봉지하는 봉지부; 및An encapsulation unit encapsulating an upper surface of the substrate including the semiconductor chip; And 상기 기판 하면의 볼랜드에 부착된 다수의 솔더볼;을 포함하여Including a plurality of solder balls attached to the ball land on the lower surface of the substrate 상기 반도체 칩은 충진재의 오버플로우가 방지되도록 그 측면 상단이 슬로프지게 커팅된 것을 특징으로 하는 플립 칩 패키지.The semiconductor chip is a flip chip package, characterized in that the top of the side is cut slope to prevent the overflow of the filler.
KR1020060083797A 2006-08-31 2006-08-31 Flip chip package KR20080020378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083797A KR20080020378A (en) 2006-08-31 2006-08-31 Flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083797A KR20080020378A (en) 2006-08-31 2006-08-31 Flip chip package

Publications (1)

Publication Number Publication Date
KR20080020378A true KR20080020378A (en) 2008-03-05

Family

ID=39395408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083797A KR20080020378A (en) 2006-08-31 2006-08-31 Flip chip package

Country Status (1)

Country Link
KR (1) KR20080020378A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118315290A (en) * 2024-06-06 2024-07-09 合肥沛顿存储科技有限公司 Process for removing glue overflow in flip chip packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118315290A (en) * 2024-06-06 2024-07-09 合肥沛顿存储科技有限公司 Process for removing glue overflow in flip chip packaging

Similar Documents

Publication Publication Date Title
US7719122B2 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US8710651B2 (en) Semiconductor device and method for manufacturing the same
US8492890B2 (en) Semiconductor device and method for manufacturing thereof
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
US8207619B2 (en) Semiconductor device and method of manufacturing the same
US20110074037A1 (en) Semiconductor device
CN107507809B (en) Flip chip
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
JP4942420B2 (en) Flip chip bonded package
JP2010263108A (en) Semiconductor device and manufacturing method of the same
JP2012009713A (en) Semiconductor package and method of manufacturing the same
JP3857574B2 (en) Semiconductor device and manufacturing method thereof
US20090189297A1 (en) Semiconductor device
TWI467723B (en) Semiconductor package and method of forming the same
KR20080020378A (en) Flip chip package
JP5375563B2 (en) Mounting structure and mounting method of semiconductor device
KR20080044518A (en) Semiconductor package and stacked semiconductor package having the same
KR100818090B1 (en) Semiconductor package
JP5576528B2 (en) Semiconductor device
KR20080062565A (en) Flip chip package
KR20080002491A (en) Flip chip package
TWI413232B (en) Multi-chip package structure
KR20060136148A (en) Flip chip package
TWI533420B (en) Semiconductor package and manufacturing method thereof
KR100780694B1 (en) Flip chip package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid