KR100780694B1 - Flip chip package - Google Patents

Flip chip package Download PDF

Info

Publication number
KR100780694B1
KR100780694B1 KR1020060119343A KR20060119343A KR100780694B1 KR 100780694 B1 KR100780694 B1 KR 100780694B1 KR 1020060119343 A KR1020060119343 A KR 1020060119343A KR 20060119343 A KR20060119343 A KR 20060119343A KR 100780694 B1 KR100780694 B1 KR 100780694B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
semiconductor chip
flip chip
electrical
Prior art date
Application number
KR1020060119343A
Other languages
Korean (ko)
Inventor
김지묵
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060119343A priority Critical patent/KR100780694B1/en
Application granted granted Critical
Publication of KR100780694B1 publication Critical patent/KR100780694B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

A flip chip package is provided to reduce generation of an open and an electrical short of an electrode terminal by using a pattern tape instead of a bump and an underfill. Plural electrode terminals(206) are formed on an upper surface of a printed circuit board(204). Plural ball lands(208) are formed on a lower surface of the printed circuit board. A semiconductor chip(200) is flip-chip-boned to the printed circuit board through a medium of electrical and physical connecting units. The semiconductor chip has plural bonding pads(202). An encapsulant(216) seals the upper surface of the printed circuit board including the semiconductor chip. A solder ball(218) is attached to each ball land of the lower surface of the printed circuit board. The electrical and physical connecting unit is a pattern tape(224) comprised of a metal wire(222) and an adhesive member(220). The adhesive members are formed on upper and lower surfaces of the metal wire. The adhesive member is patterned to expose the metal wire corresponding to the bonding pad of the semiconductor chip and the electrode terminal of the printed circuit board.

Description

플립 칩 패키지{Flip Chip Package}Flip Chip Package

도 1은 종래 스터드 범프를 이용한 플립 칩 패키지를 도시한 단면도.1 is a cross-sectional view showing a flip chip package using a conventional stud bump.

도 2는 종래 기술에 따른 스터드 범프를 이용한 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도.2 is a flowchart illustrating a manufacturing process of a flip chip package using a stud bump according to the prior art.

도 3a 내지 도 3b는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도 및 평면도.3A and 3B are cross-sectional and plan views illustrating a flip chip package according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도.4 is a flowchart illustrating a manufacturing process of a flip chip package according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 반도체 칩 202 : 본딩 패드200: semiconductor chip 202: bonding pad

204 : 인쇄회로기판 206 : 전극 단자204: printed circuit board 206: electrode terminal

208 : 볼랜드 212 : 솔더208Borland 212Solder

216 : 봉지제 218 : 솔더볼216: sealing agent 218: solder ball

220 : 접착부재 222 : 금속 배선220: adhesive member 222: metal wiring

224 : 패턴 테이프224: Pattern Tape

본 발명은 플립 칩 패키지 및 그의 제조 방법 관한 것으로, 보다 상세하게는, 웨이퍼 레벨 패키지 공정에서의 워패이지(Warpage)와 그로 인한 패키지의 오픈(Open) 및 전기적인 쇼트(Short)를 방지할 수 있는 플립 칩 패키지(Flip Chip Package)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to flip chip packages and methods of manufacturing the same, and more particularly, to prevent warpage and resulting open and electrical shorts in a wafer level package process. The present invention relates to a flip chip package.

각종 전기/전자 제품의 크기가 소형화되는 추세에 따라, 한정된 크기의 기판에 보다 많은 수의 칩을 실장시켜 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있고, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다. As the size of various electric / electronic products is miniaturized, many studies have been developed to achieve a small size and high capacity by mounting a larger number of chips on a limited size substrate, and thus, a semiconductor mounted on the substrate. The size and thickness of the package is gradually decreasing.

전형적인 반도체 패키지는 물론 일부 패키지는 실장하는 방법으로 리드프레임에 솔더링(Soldering) 공정을 진행하는 방법을 이용하고 있다. 그러나, 상기 리드프레임에 솔더링 공정을 진행하는 방법은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 칩과 인쇄회로기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다. 이에 따라, 전형적인 리드프레임을 이용한 반도체 패키지에서의 전기적 특성 측면에서는 불리함을 해결하고 패키지의 크기를 감소시키기 위하여 플립 칩 패키지가 제안되었다.Some packages, as well as typical semiconductor packages, are soldered to the leadframe. However, the process of soldering the lead frame has advantages in that the process is easy and excellent in terms of reliability, but it is disadvantageous in terms of electrical characteristics with respect to the long electrical signal transmission length between the chip and the printed circuit board. have. Accordingly, a flip chip package has been proposed to solve disadvantages and reduce the size of the package in the semiconductor package using a typical lead frame.

플립 칩 패키지는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩의 본딩 패드 위에 전기적 도선 역할을 하는 스터드 범프(Stud Bump), 솔더 범프(Solder Bump) 등과 같은 돌출부를 형성시켜 반도체 칩과 기판을 연결하는 것으로, 반도체의 동작 속도를 향상시킬 수 있는 반도체 칩 패키지로서 회로 설계를 단순화시키 고, 전기적 특성 및 열적 특성이 우수하며,솔더 자기정렬(Self-Alignment) 특성으로 본딩이 용이한 점이 있다.A flip chip package is a bonding process that enables high-density packaging to connect semiconductor chips and substrates by forming protrusions such as stud bumps and solder bumps, which serve as electrical conductors, on the bonding pads of semiconductor chips. As a semiconductor chip package that can improve the operation speed of a semiconductor, it simplifies circuit design, has excellent electrical characteristics and thermal characteristics, and is easy to bond due to solder self-alignment characteristics.

한편, 플립 칩 패키지에서 기판에 반도체 칩이 플립 칩 본딩될 때, 반도체 칩과 기판의 열팽창 계수 차이로 인하여 그들과 접합되어 있는 범프의 상,하부 면에 전단 응력이 부가되어 소성 변형(Plastic Strain)과 같은 솔더 접합의 변형이 일어나고, 솔더 접합이 심한 온도 변화를 겪게 되면 소성 변형은 점점 증가하고 솔더 자체의 파괴 임계점을 넘게 되어 솔더 접합에 크랙(Crack)이 가게 되어 반도체 패키지의 전기적 특성이 저하되는 문제점이 있다. 또한, 반도체 칩의 범프의 높이로 인해 반도체 칩과 기판 사이에 갭(Gap)이 형성되어 반도체 칩의 지지력이 약화되는 문제점이 있다.On the other hand, when a semiconductor chip is flip chip bonded to a substrate in a flip chip package, the shear stress is applied to the upper and lower surfaces of the bumps bonded thereto due to the difference in thermal expansion coefficient between the semiconductor chip and the substrate, thereby causing plastic strain. When solder joint deformation occurs, and the solder joint undergoes a severe temperature change, plastic deformation gradually increases and crosses the fracture threshold of the solder itself, causing cracks in the solder joint, thereby deteriorating the electrical characteristics of the semiconductor package. There is a problem. In addition, a gap is formed between the semiconductor chip and the substrate due to the bump height of the semiconductor chip, thereby weakening the bearing capacity of the semiconductor chip.

이와 같이, 전술한 문제를 해결하기 위하여 플립 칩 패키지에서 반도체 칩과 인쇄회로기판 사이에 충진재(이하 "언더필" 이라고 함)를 형성시킨다. As described above, in order to solve the above-described problem, a filler (hereinafter referred to as "underfill") is formed between the semiconductor chip and the printed circuit board in the flip chip package.

상기 언더필은 에폭시(Epoxy) 레진(Resin) 복합체로 이루어진 완충 작용이 가능한 액상 타입 언더필 형성 물질을 모세관 현상을 이용하여 반도체 칩과 기판 사이의 공간에 주입하고 경화 공정을 거쳐 형성된다.The underfill is formed through a curing process by injecting a liquid-type underfill forming material capable of buffering, which is composed of an epoxy resin composite, into a space between a semiconductor chip and a substrate using a capillary phenomenon.

이와 같이, 반도체 칩과 기판 사이에 형성된 언더필은 플립 칩 패키지 등의 패키지 제작시 범프를 포함한 전기 도선의 역할을 하는 수단과 반도체 칩 및 기판간 접합부의 피로수명을 향상시키고, 반도체 칩을 안정적으로 지지하며, 공정 또는 사용중에 발생하는 열에 의한 범프의 상하 접합면에 발생되는 크랙을 방지하고 외부 환경으로부터 칩의 솔더 조인트(Solder Joint) 부분을 보호하는 역할을 한다. As such, the underfill formed between the semiconductor chip and the substrate improves the fatigue life of the junction between the semiconductor chip and the substrate and means for acting as an electrical conductor including bumps in the fabrication of a package such as a flip chip package, and stably supports the semiconductor chip. It prevents cracks generated on the upper and lower joint surfaces of bumps due to heat generated during processing or use, and protects solder joints of chips from external environments.

도 1은 스터드 범프를 이용한 플립 칩 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a flip chip package using stud bumps.

도시된 바와 같이, 다수의 본딩 패드(102)가 구비된 반도체 칩(100)이 상면 및 하면에 각각 다수의 전극 단자(106)와 볼랜드(108)가 구비되어 있는 인쇄회로기판(104)에 플립 칩 본딩 되어 있다. 그리고, 반도체 칩(100)과 인쇄회로기판(104) 사이에서 전기적인 신호를 전달하기 위한 수단으로 스터드 범프(110)가 반도체 칩(100) 상의 본딩 패드(102)와 인쇄회로기판(104) 상의 전극 단자(106) 사이에 솔더(112)를 매개로 형성되어 있다. 또한, 반도체 칩(100)과 인쇄회로기판(104) 사이에 언더필(114)이 형성되어 있고, 반도체 칩(100)을 포함하여 인쇄회로기판(104)의 상면을 보호하기 위하여 봉지제(116)가 형성되어 있으며, 인쇄회로기판(104)의 하면에 위치한 볼랜드(108)에 솔더볼(118)이 부착되어 있다.As shown, a semiconductor chip 100 having a plurality of bonding pads 102 is flipped on a printed circuit board 104 having a plurality of electrode terminals 106 and a ball land 108 on an upper surface and a lower surface, respectively. Chip bonded. In addition, the stud bump 110 is connected to the bonding pad 102 and the printed circuit board 104 on the semiconductor chip 100 as a means for transferring an electrical signal between the semiconductor chip 100 and the printed circuit board 104. The solder 112 is formed between the electrode terminals 106. In addition, an underfill 114 is formed between the semiconductor chip 100 and the printed circuit board 104, and an encapsulant 116 to protect the upper surface of the printed circuit board 104 including the semiconductor chip 100. The solder ball 118 is attached to the ball land 108 located on the lower surface of the printed circuit board 104.

여기서, 스터드 범프를 이용한 플립 칩 패키지는 반도체 칩의 본딩 패드 상에 형성시킨 스터드 범프로 상기 반도체 칩과 인쇄회로기판 사이를 전기적 물리적으로 연결하는 구조로서, 이를 제조하기 위한 방법은 다음과 같다.Here, the flip chip package using the stud bump is a structure for electrically and physically connecting the semiconductor chip and the printed circuit board with the stud bump formed on the bonding pad of the semiconductor chip, the method for manufacturing the same is as follows.

도 2는 종래 기술에 따른 스터드 범프를 이용한 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도이다.2 is a flowchart illustrating a manufacturing process of a flip chip package using a stud bump according to the prior art.

여기서, 종래의 기술로 제조되는 스터드 범프를 이용한 플립 칩 패키지의 구조는 도 1과 동일하고, 원활한 설명을 위하여 도 1 및 그의 도면 부호를 인용한다.Here, the structure of the flip chip package using the stud bump manufactured by the prior art is the same as in FIG. 1, and reference is made to FIG.

도시된 바와 같이, 우선, 스크라이브 라인으로 구획되어 있고 다수의 반도체 칩(100)으로 이루어진 웨이퍼(미도시)를 준비한다.(S1a)As shown, first, a wafer (not shown) partitioned into scribe lines and composed of a plurality of semiconductor chips 100 is prepared. (S1a)

상기 웨이퍼를 구성하고 있는 반도체 칩(100)의 본딩 패드(102)들에 스터드 범프(110)를 형성시킨다.(S1b)Stud bumps 110 are formed on the bonding pads 102 of the semiconductor chip 100 constituting the wafer (S1b).

상기 웨이퍼(미도시)의 뒷면에 백그라인딩 공정을 진행하여 원하는 웨이퍼(미도시) 두께만큼을 남기고 제거한다.(S1c)A backgrinding process is performed on the back side of the wafer (not shown) to remove the thickness leaving the desired thickness of the wafer (not shown) (S1c).

상기 웨이퍼(미도시)에 쏘잉(Sawing) 공정을 진행하여 스터드 범프(110)가 형성된 개개의 독립된 반도체 칩(100)으로 분리한다.(S1d)A sawing process is performed on the wafer (not shown) to separate the individual semiconductor chips 100 having the stud bumps 110 formed thereon (S1d).

상기 반도체 칩(200)과의 작업 용이성을 확보하기 위하여 인쇄회로기판(104)을 포함하는 스트립 레벨 기판의 각 전극 단자(204)에 솔더를 형성시키고 프리베이크(Prebake) 한다.(S1e)In order to ensure easy operation with the semiconductor chip 200, solder is formed on each electrode terminal 204 of the strip level substrate including the printed circuit board 104 and prebaked (S1e).

상기 개개의 독립된 반도체 칩(100)들을 픽업하여 플립 칩 본더로 이동시키고 플립 칩 본더 내에 준비된 스티립 레벨 기판의 인쇄회로기판(104)에 반도체 칩(100)들을 플립 칩 본딩시킨다.(S1f)The individual semiconductor chips 100 are picked up and moved to a flip chip bonder, and the semiconductor chips 100 are flip chip bonded to the printed circuit board 104 of the stiff-level substrate prepared in the flip chip bonder (S1f).

상기 반도체 칩(100)과 스트립 레벨 기판의 인쇄회로기판(104) 사이에 모세관 현상을 이용하여 언더필(114)을 형성시키기 위한 에폭시(Epoxy) 레진(Resin) 복합체로 이루어진 액상 물질을 보이드(Void)가 발생하지 않도록 주입한다.(S1g)Void a liquid material made of an epoxy resin composite for forming the underfill 114 using a capillary phenomenon between the semiconductor chip 100 and the printed circuit board 104 of the strip level substrate. Inject to prevent the occurrence of (S1g)

상기 반도체 칩(100)과 인쇄회로기판(104) 사이에 주입된 액상 물질을 일정 온도 및 시간 동안 경화시켜 언더필을 형성한다.(S1h)The liquid material injected between the semiconductor chip 100 and the printed circuit board 104 is cured for a predetermined temperature and time to form an underfill (S1h).

상기 반도체 칩(100) 및 언더필(114)을 포함하여 스트립 레벨 기판의 인쇄회로기판(104) 상면을 보호하기 위하여 봉지제(116)로 봉지한다.(S1i)The semiconductor chip 100 and the underfill 114 are encapsulated with an encapsulant 116 to protect the upper surface of the printed circuit board 104 of the strip level substrate. (S1i)

상기 봉지제(116)를 일정온도 및 시간 동안 열처리하여 경화시킨다.(S1j)The encapsulant 116 is cured by heat treatment for a predetermined temperature and time. (S1j)

상기 각 반도체 칩(100) 상의 봉지제(116) 표면에 레이저를 이용하여 제품정 보를 마킹(Marking)한다.(S1k)Product information is marked on the surface of the encapsulant 116 on each of the semiconductor chips 100 using a laser (S1k).

상기 스티립 레벨 기판의 인쇄회로기판(104) 하면에 구비된 볼랜드(108)에 솔더볼(118)을 부착시킨다.(S1l)The solder ball 118 is attached to the ball land 108 provided on the lower surface of the printed circuit board 104 of the stipp level board (S1l).

상기 스트립 레벨 기판의 인쇄회로기판(104)들을 각 단위 패키지로 절단하여 플립 칩 패키지를 완성한다.(S1m)The printed circuit boards 104 of the strip level substrate are cut into respective unit packages to complete a flip chip package (S1m).

그러나, 종래 플립 칩 패키지를 제조하는 공정에 사용되는 언더필은 패키지의 크랙(Crack) 등의 문제를 방지하고 조인트(Joint)부의 피로수명을 향상시킬 수 있으나, 언더필의 사용은 웨이퍼 레벨 패키지 공정에서 워패이지(Warpage) 발생을 유발하여 플립 칩 패키지의 범프와 인쇄회로기판의 전극 단자가 떨어지는 오픈(Open) 및 전기적인 쇼트(Short)를 발생시켜 패키지의 신뢰성을 저하시킨다.However, the underfill used in the conventional manufacturing process of flip chip packages can prevent problems such as cracks in the package and improve the fatigue life of the joints. It causes warpage and generates open and electrical shorts in which bumps of a flip chip package and electrode terminals of a printed circuit board fall, thereby lowering the reliability of the package.

본 발명은 웨이퍼 레벨 패키지 공정에서의 워패이지(Warpage)와 그로 인한 패키지의 오픈(Open) 및 전기적인 쇼트(Short)를 방지할 수 있는 플립 칩 패키지(Flip Chip Package)를 제공한다.The present invention provides a flip chip package that can prevent warpage in the wafer level package process and consequently the open and electrical short of the package.

일 실시예에 있어서, 플립 칩 패키지는, 상면에 다수의 전극 단자가 구비되고, 하면에 다수의 볼랜드가 구비된 인쇄회로기판; 상기 인쇄회로기판에 전기적 및 물리적 연결수단을 매개로 플립 칩 본딩되어 있고 다수의 본딩 패드를 구비한 반도체 칩; 상기 반도체 칩을 포함한 인쇄회로기판의 상면을 봉지하는 봉지제; 및 상기 인쇄회로기판 하면의 각 볼랜드에 부착된 솔더볼을 포함하며, 상기 전기적 및 물리 적 연결수단은, 금속 배선과, 상기 금속 배선의 상하면 각각에 형성되고 상기 반도체 칩의 본딩 패드 및 인쇄회로기판의 전극 단자에 대응하는 부분의 금속 배선을 노출시키도록 패터닝된 접착부재로 구성되는 패턴 테이프인 것을 특징으로 한다.In one embodiment, the flip chip package includes a printed circuit board having a plurality of electrode terminals on an upper surface thereof and a plurality of ball lands on a lower surface thereof; A semiconductor chip that is flip chip bonded to the printed circuit board through electrical and physical connection means and has a plurality of bonding pads; An encapsulant encapsulating an upper surface of a printed circuit board including the semiconductor chip; And a solder ball attached to each ball land on the lower surface of the printed circuit board, wherein the electrical and physical connection means are formed on each of the metal wires and the upper and lower surfaces of the metal wires, the bonding pads of the semiconductor chip and the printed circuit boards. And a pattern tape composed of an adhesive member patterned to expose the metal wirings of the portions corresponding to the electrode terminals.

상기 금속 배선은 금(Au) 또는 니켈(Ni) 도금된 금속인 것을 특징으로 한다.The metal wire is characterized in that the gold (Au) or nickel (Ni) plated metal.

상기 플립 칩 본딩된 반도체 칩과 인쇄회로기판 사이의 간격이 20 ∼ 40㎛인 것을 특징으로 한다.An interval between the flip chip bonded semiconductor chip and the printed circuit board is 20 to 40 μm.

상기 플립 칩 본딩된 반도체 칩의 본딩 패드, 전기적 및 물리적 연결수단 및 인쇄회로기판의 전극 단자 사이에 솔더가 개재된 것을 특징으로 한다.Solder is interposed between the bonding pad, the electrical and physical connecting means of the flip chip bonded semiconductor chip and the electrode terminal of the printed circuit board.

상기 솔더는 상기 인쇄회로 기판의 전극 단자에 도포되어 있는 것을 특징으로 한다.The solder is characterized in that it is applied to the electrode terminal of the printed circuit board.

상기 전기적 및 물리적 연결수단의 금속 배선은 상기 반도체 칩의 본딩 패드 중 일부분에만 접촉되는 것을 특징으로 한다.The metal wires of the electrical and physical connecting means are in contact with only a portion of the bonding pads of the semiconductor chip.

상기 금속 배선의 형태는 일자형 또는 십자형 형태 중 어느 하나인 것을 특징으로 한다.The form of the metal wire is characterized in that any one of the straight or cross-shaped form.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3b는 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도 및 평면도이다.3A through 3B are cross-sectional views and a plan view illustrating a flip chip package according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 다수의 본딩 패드(202)가 형성된 반도체 칩(200)이 전기 적 신호를 외부에 전달하기 위한 매개체 역할을 하고 상면에 전극 단자(206)가 구비되어 있으며 하면에 볼랜드(208)가 형성되어 있는 인쇄회로기판(204)에 플립 칩 본딩 되어 있다. 그리고, 반도체 칩(200)과 인쇄회로기판(204) 사이에서 전기적인 신호를 전달하기 위한 패턴 테이프(224)가 반도체 칩(200) 상의 본딩 패드(202)와 인쇄회로기판(204) 상의 전극 단자(206) 사이에 솔더(212)를 매개로 형성되어 있다. 또한, 외부 환경으로부터 반도체 칩(200)을 포함하여 인쇄회로기판(204)의 상면을 보호하기 위하여 봉지제(216)가 형성되어 있으며, 인쇄회로기판(204)의 하면에 위치한 각 볼랜드(208)에 솔더볼(218)이 부착되어 있다.Referring to FIG. 3A, a semiconductor chip 200 having a plurality of bonding pads 202 serves as a medium for transmitting an electrical signal to the outside, and an electrode terminal 206 is provided on an upper surface thereof and a borland 208 on a lower surface thereof. ) Is flip-chip bonded to the printed circuit board 204. In addition, a pattern tape 224 for transferring an electrical signal between the semiconductor chip 200 and the printed circuit board 204 may include a bonding pad 202 on the semiconductor chip 200 and an electrode terminal on the printed circuit board 204. The solders 212 are formed between the 206s. In addition, an encapsulant 216 is formed to protect the upper surface of the printed circuit board 204 including the semiconductor chip 200 from an external environment, and each borland 208 disposed on the lower surface of the printed circuit board 204. The solder ball 218 is attached to it.

여기서, 도 3b를 참조하면, 상기 패턴 테이프(224)는 금속 배선(222)과 상기 금속 배선(222)의 상하면 각각에 형성되고 상기 반도체 칩의 본딩 패드(202) 및 인쇄회로기판(204)의 전극 단자(206)에 대응하는 부분의 금속 배선(222)을 노출시키도록 패터닝된 접착부재를 포함하는 3층의 적층구조로 형성되어 있다. 3B, the pattern tape 224 is formed on each of the metal wires 222 and the top and bottom surfaces of the metal wires 222 and the bonding pads 202 and the printed circuit board 204 of the semiconductor chip. It is formed in a three-layer laminated structure including an adhesive member patterned to expose the metal wiring 222 of the portion corresponding to the electrode terminal 206.

그리고, 상기 금속 배선(222)으로는 도전성 및 접착성을 높이기 위하여 금(Au) 또는 니켈(Ni)이 얇게 도금된 금속이 사용되고, 일자형 또는 십자형의 형태로 인쇄회로기판의 전극 단자(206) 보다 평면적인 폭이 작게 형성되어 반도체 칩(200)의 본딩 패드(202) 중 일부분에만 접촉되며, 접착부재(220)로는 접착테이프 및 접착제가 사용된다. In addition, a metal plated with gold (Au) or nickel (Ni) is used as the metal wire 222 to increase conductivity and adhesion, and is formed in a straight or cross shape than the electrode terminal 206 of the printed circuit board. The planar width is formed to be small so as to contact only a part of the bonding pads 202 of the semiconductor chip 200, and an adhesive tape and an adhesive are used as the adhesive member 220.

또한, 상기 반도체 칩(200)의 본딩 패드(202)가 패턴 테이프(224)를 매개로 솔더(212)를 구비한 인쇄회로기판(204)의 전극 단자(206)에 열압착 공정으로 플립 칩 본딩된 형태는 플립 칩 본딩시 인쇄회로기판(204)의 전극 단자(206)에 상기 패 턴 테이프(224)의 금속 배선(222)이 눌러져 상기 금속 배선(222)이 늘어나면서 반도체 칩(200)의 본딩 패드(202)와 인쇄회로기판(204)의 전극 단자(206)는 전기적으로 콘택을 형성하고 있다. 그리고, 접착부재(220)로 상기 반도체 칩(200)과 인쇄회로기판(204)이 물리적으로 부착되어 있고, 솔더(212)에 의하여 반도체 칩(200)의 본딩 패드(202)와 인쇄회로기판(204)의 전극 단자(204) 사이의 공간이 채워져 있다. In addition, the bonding pad 202 of the semiconductor chip 200 is flip-chip bonded to the electrode terminal 206 of the printed circuit board 204 having the solder 212 via the pattern tape 224 by a thermocompression bonding process. In the form of the flip chip bonding, the metal wire 222 of the pattern tape 224 is pressed against the electrode terminal 206 of the printed circuit board 204, so that the metal wire 222 is stretched so that the semiconductor chip 200 can be formed. The bonding pads 202 and the electrode terminals 206 of the printed circuit board 204 electrically form contacts. The semiconductor chip 200 and the printed circuit board 204 are physically attached to the adhesive member 220, and the bonding pads 202 and the printed circuit board of the semiconductor chip 200 are formed by solder 212. The space between the electrode terminals 204 of 204 is filled.

아울러, 본 발명에 따른 플립 칩 패키지는 전기적 연결을 위한 범프와 언더필을 사용하진 않음으로써, 반도체 칩과 인쇄회로기판 사이의 간격을 20 ∼ 40㎛로 경박단소하게 형성되어 있다.In addition, the flip chip package according to the present invention does not use bumps and underfills for electrical connection, so that the gap between the semiconductor chip and the printed circuit board is formed to be light and small with a thickness of 20 to 40 μm.

따라서, 상기 패턴 테이프(224)로 종래 플립 칩 패키지에 사용되었던 범프 및 언더필을 대체함으로써, 접착 강도가 높아지고 웨이퍼 레벨의 플립 칩 패키지 공정에서 워패이지(Warpage)로 유발되는 플립 칩 패키지의 범프와 인쇄회로기판의 전극단자가 떨어지는 오픈(Open) 및 전기적인 쇼트(Short)가 발생할 가능성이 거의 없어 플립 칩 패키지의 신뢰성을 개선할 수 있고, 용이하게 워패이지를 관리할 수 있다.Thus, by replacing the bumps and underfills that have been used in conventional flip chip packages with the pattern tape 224, bumps and printing of flip chip packages that increase adhesive strength and are caused by warpage in a wafer level flip chip package process Since the electrode terminals of the circuit board are unlikely to fall open and electrically short, the reliability of the flip chip package can be improved, and the warpage can be easily managed.

도 4는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 과정을 설명하기 위하여 도시한 순서도로서, 이를 설명하면 다음과 같다.4 is a flowchart illustrating a manufacturing process of a flip chip package according to an exemplary embodiment of the present invention.

여기서, 종래의 기술로 제조되는 스터드 범프를 이용한 플립 칩 패키지의 구조는 도 3과 동일하고, 원활한 설명을 위하여 도 3 및 그의 도면 부호를 인용한다.Here, the structure of the flip chip package using the stud bump manufactured by the prior art is the same as in FIG. 3, and reference is made to FIG.

도시된 바와 같이, 스크라이브 라인으로 구획되어 있고 다수의 반도체 칩(200)으로 이루어진 웨이퍼(미도시)를 준비한다.(S2a)As shown, a wafer (not shown), which is divided into scribe lines and composed of a plurality of semiconductor chips 200, is prepared. (S2a)

상기 웨이퍼(미도시)를 구성한 다수의 본딩 패드(202)를 구비한 반도체 칩(200)의 상면에 금속 배선(222)과 상기 금속 배선(222)의 상하면 각각에 형성되고 상기 반도체 칩(200)의 본딩 패드(202) 및 인쇄회로기판(204)의 전극 단자(206)에 대응하는 부분의 금속 배선(222)을 노출시키도록 패터닝된 접착부재(220)로 구성되어 있는 패턴 테이프(224)를 부착시킨다.(S2b)The semiconductor wire 200 is formed on the upper surface of the metal wire 222 and the upper surface of the metal wire 222 on the upper surface of the semiconductor chip 200 including the plurality of bonding pads 202 constituting the wafer. A pattern tape 224 composed of an adhesive member 220 patterned to expose a metal pad 222 of a portion corresponding to the bonding pad 202 and the electrode terminal 206 of the printed circuit board 204. (S2b)

상기 웨이퍼(미도시)의 뒷면에 백그라인딩 공정을 진행하여 원하는 웨이퍼(미도시) 두께만큼을 남기고 제거한다.(S2c)A backgrinding process is performed on the back side of the wafer (not shown) to remove the thickness leaving the desired thickness of the wafer (not shown) (S2c).

상기 웨이퍼(미도시)에 쏘잉(Sawing) 공정을 진행하여 패턴 테이프(224)가 부착된 웨이퍼(미도시)를 개개의 독립된 반도체 칩(200)으로 분리한다.(S2d)A sawing process is performed on the wafer (not shown) to separate the wafer (not shown) to which the pattern tape 224 is attached into individual independent semiconductor chips 200 (S2d).

상기 반도체 칩(200)과의 작업 용이성을 확보하기 위하여 다수의 인쇄회로기판(204)을 포함하는 스트립 레벨 기판의 각 전극 단자(204)에 솔더(212)를 형성시키고 프리베이크(Prebake) 한다.(S2e)In order to ensure easy operation with the semiconductor chip 200, solder 212 is formed on each electrode terminal 204 of the strip level substrate including the plurality of printed circuit boards 204 and prebaked. (S2e)

상기 개개의 독립된 반도체 칩(200)들을 픽업하여 플립 칩 본더로 이동시키고 플립 칩 본더 내에 준비된 스티립 레벨 기판의 인쇄회로기판(204)에 열압착 공정으로 플립 칩 본딩시킨다.(S2f)The individual semiconductor chips 200 are picked up, moved to a flip chip bonder, and flip chip bonded to a printed circuit board 204 of a stiff level substrate prepared in the flip chip bonder by a thermocompression bonding process (S2f).

이때, 상기 플립 칩 본딩 공정으로 인쇄회로기판(204)의 전극 단자(206)에 상기 패턴 테이프(224)의 금속 배선(222)이 눌러져 상기 금속 배선(222)이 늘어나면서 반도체 칩(200)의 본딩 패드(202)와 인쇄회로기판(204)의 전극 단자(206)가 접착되어 전기적으로 콘택을 이룬다. 또한, 상기 접착부재(220)에 의하여 반도체 칩(200)과 인쇄회로기판(204)은 물리적으로 부착되며, 솔더(212)에 의하여 반도체 칩(200)의 본딩 패드(202)와 인쇄회로기판의 전극 단자(204) 사이의 공간이 채워진다. At this time, the metal wire 222 of the pattern tape 224 is pressed against the electrode terminal 206 of the printed circuit board 204 by the flip chip bonding process, so that the metal wire 222 is stretched and the semiconductor chip 200 of the semiconductor chip 200 is stretched. The bonding pads 202 and the electrode terminals 206 of the printed circuit board 204 are bonded to each other to make electrical contacts. In addition, the semiconductor chip 200 and the printed circuit board 204 are physically attached to each other by the adhesive member 220, and the bonding pads 202 of the semiconductor chip 200 and the printed circuit board are formed by the solder 212. The space between the electrode terminals 204 is filled.

상기 반도체 칩(200) 및 패턴 테이프(224)을 포함하여 스트립 레벨 기판의 인쇄회로기판(204) 상면을 보호하기 위하여 봉지제(216)로 봉지한다.(S2g)The semiconductor chip 200 and the pattern tape 224 are encapsulated with an encapsulant 216 to protect the upper surface of the printed circuit board 204 of the strip level substrate. (S2g)

상기 봉지제(216)를 일정온도 및 시간 동안 열처리하여 경화시킨다.(S2h)The encapsulant 216 is cured by heat treatment for a predetermined temperature and time. (S2h)

상기 각 반도체 칩(200) 상의 봉지제(216) 표면에 레이저를 사용하여 제품정보를 마킹한다.(S2i)Product information is marked on the surface of the encapsulant 216 on each of the semiconductor chips 200 by using a laser (S2i).

상기 스티립 레벨 기판의 인쇄회로기판(204)의 하면에 구비된 볼랜드(208)에 솔더볼(218)을 부착시킨다.(S2j)The solder ball 218 is attached to the ball land 208 provided on the bottom surface of the printed circuit board 204 of the stipp level board (S2j).

상기 스트립 레벨 기판의 인쇄회로기판(204)들을 각 단위 패키지로 절단하여 단위 플립 칩 패키지를 완성한다.(S11)The printed circuit boards 204 of the strip level substrate are cut into respective unit packages to complete a unit flip chip package (S11).

이와 같이, 종래 플립 칩 패키지에 사용되었던 범프 및 언더필을 대신하여 패턴 테이프를 사용함으로써, 공정을 간소화할 수 있다. As such, by using the pattern tape in place of the bumps and underfills used in the conventional flip chip package, the process can be simplified.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 웨이퍼 레벨 플립 칩 패키지의 제작시 전기적 연결을 위한 범프와 언더필을 대신하여 금속 배선 및 접착부재의 적층 형태로 이루어진 패턴 테이프를 사용함으로써 접착 강도가 높아지고 웨이퍼 레벨의 플립 칩 패키지 공정에서 워패이지(Warpage)로 유발되는 플립 칩 패키지의 범프와 인쇄회로기판의 전극단자가 떨어지는 오픈(Open) 및 전기적인 쇼트(Short)가 발생할 가능성이 줄어들어 플립 칩 패키지의 신뢰성을 개선할 수 있고, 용이하게 워패이지를 관리할 수 있다.As described above, the present invention uses a pattern tape made of a laminate of metal wiring and adhesive member in place of bumps and underfills for electrical connection when fabricating a wafer level flip chip package, thereby increasing adhesive strength and wafer level flip chip. The reliability of flip chip packages can be improved by reducing the possibility of warpage-induced warpage of flip chip packages and the occurrence of open and electrical shorts in the printed circuit board. The warpage can be easily managed.

아울러, 전기적 연결을 위한 범프와 언더필을 사용하진 않음으로써, 반도체 칩과 인쇄회로기판 사이 간격을 줄여 경박단소한 플립 칩 패키지를 제조할 수 있다.In addition, by not using the bump and the underfill for the electrical connection, it is possible to manufacture a light and simple flip chip package by reducing the gap between the semiconductor chip and the printed circuit board.

Claims (7)

상면에 다수의 전극 단자가 구비되고, 하면에 다수의 볼랜드가 구비된 인쇄회로기판;A printed circuit board having a plurality of electrode terminals provided on an upper surface thereof, and a plurality of ball lands provided on a lower surface thereof; 상기 인쇄회로기판에 전기적 및 물리적 연결수단을 매개로 플립 칩 본딩되어 있고 다수의 본딩 패드를 구비한 반도체 칩;A semiconductor chip that is flip chip bonded to the printed circuit board through electrical and physical connection means and has a plurality of bonding pads; 상기 반도체 칩을 포함한 인쇄회로기판의 상면을 봉지하는 봉지제; 및An encapsulant encapsulating an upper surface of a printed circuit board including the semiconductor chip; And 상기 인쇄회로기판 하면의 각 볼랜드에 부착된 솔더볼; 을 포함하며,Solder balls attached to each ball land on the lower surface of the printed circuit board; Including; 상기 전기적 및 물리적 연결수단은, 금속 배선과, 상기 금속 배선의 상하면 각각에 형성되고 상기 반도체 칩의 본딩 패드 및 인쇄회로기판의 전극 단자에 대응하는 부분의 금속 배선을 노출시키도록 패터닝된 접착부재로 구성되는 패턴 테이프인 것을 특징으로 하는 플립 칩 패키지.The electrical and physical connection means may be formed of adhesive members patterned to expose metal wires and metal wires formed on upper and lower surfaces of the metal wires, respectively, and to expose metal wires of portions corresponding to the bonding pads of the semiconductor chip and the electrode terminals of the printed circuit board. A flip chip package comprising a patterned tape configured. 제 1 항에 있어서,The method of claim 1, 상기 금속 배선은 금(Au) 또는 니켈(Ni) 도금된 금속인 것을 특징으로 하는 플립 칩 패키지.The metal wiring is a flip chip package, characterized in that the gold (Au) or nickel (Ni) plated metal. 제 1 항에 있어서,The method of claim 1, 상기 플립 칩 본딩된 반도체 칩과 인쇄회로기판 사이의 간격이 20 ∼ 40㎛인 것을 특징으로 하는 플립 칩 패키지.And a gap between the flip chip bonded semiconductor chip and the printed circuit board is 20 to 40 μm. 제 1 항에 있어서,The method of claim 1, 상기 플립 칩 본딩된 반도체 칩의 본딩 패드, 전기적 및 물리적 연결수단 및 인쇄회로기판의 전극 단자 사이에 솔더가 개재된 것을 특징으로 하는 플립 칩 패키지.And a solder interposed between a bonding pad of the flip chip bonded semiconductor chip, electrical and physical connection means, and an electrode terminal of a printed circuit board. 제 4 항에 있어서,The method of claim 4, wherein 상기 솔더는 상기 인쇄회로 기판의 전극 단자에 도포되어 있는 것을 특징으로 하는 플립 칩 패키지.And the solder is applied to an electrode terminal of the printed circuit board. 제 1 항에 있어서,The method of claim 1, 상기 전기적 및 물리적 연결수단의 금속 배선은 상기 반도체 칩의 본딩 패드 중 일부분에만 접촉되는 것을 특징으로 하는 플립 칩 패키지.And the metal wires of the electrical and physical connection means are in contact with only a portion of the bonding pads of the semiconductor chip. 제 6 항에 있어서,The method of claim 6, 상기 금속 배선의 형태는 일자형 또는 십자형 형태 중 어느 하나인 것을 특징으로 하는 플립 칩 패키지.The form of the metal wiring is a flip chip package, characterized in that any one of a straight or cross-shaped form.
KR1020060119343A 2006-11-29 2006-11-29 Flip chip package KR100780694B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119343A KR100780694B1 (en) 2006-11-29 2006-11-29 Flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119343A KR100780694B1 (en) 2006-11-29 2006-11-29 Flip chip package

Publications (1)

Publication Number Publication Date
KR100780694B1 true KR100780694B1 (en) 2007-11-30

Family

ID=39081307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119343A KR100780694B1 (en) 2006-11-29 2006-11-29 Flip chip package

Country Status (1)

Country Link
KR (1) KR100780694B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022336A (en) * 2003-08-28 2005-03-07 가부시끼가이샤 르네사스 테크놀로지 Semiconductor device
KR20050118694A (en) * 2003-03-28 2005-12-19 프리스케일 세미컨덕터, 인크. Flip-chip assembly with thin underfill and thick solder mask
KR20060092693A (en) * 2005-02-18 2006-08-23 엘지전자 주식회사 Multi layer printed circuit board and structure for mounting bga semiconductor using the same and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118694A (en) * 2003-03-28 2005-12-19 프리스케일 세미컨덕터, 인크. Flip-chip assembly with thin underfill and thick solder mask
KR20050022336A (en) * 2003-08-28 2005-03-07 가부시끼가이샤 르네사스 테크놀로지 Semiconductor device
KR20060092693A (en) * 2005-02-18 2006-08-23 엘지전자 주식회사 Multi layer printed circuit board and structure for mounting bga semiconductor using the same and method thereof

Similar Documents

Publication Publication Date Title
KR100299885B1 (en) Semiconductor device and method for producing the same
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US6960827B2 (en) Semiconductor device and manufacturing method thereof
JP4998268B2 (en) Semiconductor device and manufacturing method thereof
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
JPWO2002103793A1 (en) Semiconductor device and manufacturing method thereof
KR20150055605A (en) Stud bump structure for semiconductor package assemblies
KR20170016550A (en) Method of manufacturing semiconductor package
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
US20110291244A1 (en) Semiconductor device and method of manufacturing the same
US9252126B2 (en) Multi Chip Package-type semiconductor device
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
KR20140045461A (en) Integrated circuit package
KR100780694B1 (en) Flip chip package
KR20090098076A (en) Flip chip package
WO2017043480A1 (en) Semiconductor package
JP4324773B2 (en) Manufacturing method of semiconductor device
KR101432486B1 (en) Method for manufacturing of integrated circuit package
KR20080062565A (en) Flip chip package
US8703533B2 (en) Semiconductor package and method for manufacturing the same
US11862544B2 (en) Electronic assembly
KR20080002491A (en) Flip chip package
JP2012079788A (en) Semiconductor device
CN101527292B (en) Chip packaging structure
KR100762909B1 (en) Manufacturing process of flip chip package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee