KR20080017547A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080017547A
KR20080017547A KR1020060078686A KR20060078686A KR20080017547A KR 20080017547 A KR20080017547 A KR 20080017547A KR 1020060078686 A KR1020060078686 A KR 1020060078686A KR 20060078686 A KR20060078686 A KR 20060078686A KR 20080017547 A KR20080017547 A KR 20080017547A
Authority
KR
South Korea
Prior art keywords
base substrate
semiconductor chip
conductive wire
semiconductor package
sealing die
Prior art date
Application number
KR1020060078686A
Other languages
English (en)
Inventor
유종우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060078686A priority Critical patent/KR20080017547A/ko
Publication of KR20080017547A publication Critical patent/KR20080017547A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

미리 제작된 밀봉 다이를 베이스 기판에 부착시켜 반도체 칩 및 도전성 와이어를 보호하는 반도체 패키지가 개시되어 있다. 개시된 본 발명에 의한 반도체 패키지는 일면에 복수개의 본딩패드들이 배열되고, 외부 접속 단자를 포함하는 베이스 기판, 베이스 기판의 상부면에 부착되고, 일면에 복수개의 범프들이 배열된 반도체 칩, 반도체 칩의 범프들과 베이스 기판의 본딩패드들을 전기적으로 연결시키는 도전성 와이어 및 반도체 칩과 마주보는 면에 반도체 칩 및 도전성 와이어를 수납하기 위한 수납홈이 형성되고, 반도체 칩이 부착된 베이스 기판의 상부면에 부착 배치되어 반도체 칩 및 도전성 와이어를 외부환경으로부터 보호하는 밀봉 다이를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
도 1은 종래의 밀봉부에 발생된 보이드를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 보이드에 의해 밀봉부에 발생된 크랙을 설명하기 위한 도면이다.
도 3a는 본 발명의 제 1실시예에 의한 반도체 패키지의 다이 어테치 공정을 설명하기 위한 단면도이다.
도 3b는 본 발명의 제 1실시예에 의한 반도체 패키지의 와이어 본딩 공정을 설명하기 위한 단면도이다.
도 3c는 본 발명의 제 1실시예에 의한 반도체 패키지의 몰딩 공정을 설명하기 위한 단면도이다.
도 3d는 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이다.
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 액체 상태의 밀봉 수지를 이용하여 반도체 칩을 감싸 보호하는 밀봉부를 형성함으로써 발생되는 여러가지 문제를 방지하고, 제조 공정 시간을 절감시킨 반도체 패키지에 관한 것이다.
일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼(silicon wafer)에 반도체 칩(semiconductor chip)을 제조하는 반도체 칩 제조 공정(semiconductor chip manufactruing process), 반도체 칩을 전기적으로 검사하는 다이 소팅 공정(die sorting process) 및 양품 반도체 칩을 패키징하는 패키징 공정(packaging process) 등을 통해 제조된다.
여기서, 양품 반도체 칩을 패키징하는 반도체 패키징 공정은 일반적으로, 베이스 기판의 상부면에 접착제를 개재하여 반도체 칩을 부착하는 다이 어테치(die attach) 공정, 반도체 칩의 상부면에 배열된 범프들과 베이스 기판의 상부면 가장자리에 배열된 본딩 패드들을 도전성 와이어로 연결시켜 반도체 칩과 베이스 기판을 전기적으로 연결시키는 와이어 본딩(wire bonding) 공정 및 베이스 기판의 상부면을 몰딩 수지로 덮어 반도체 칩 및 와이어를 외부 환경으로부터 보호하는 밀봉부를 형성하는 몰딩(molding)공정을 포함한다. 바람직하게, 몰딩 수지는 에폭시 몰딩 컴파운드이다.
종래의 몰딩 공정을 개략적으로 설명하면, 하부 몰드다이 및 상부 몰드다이 사이에 발생되는 일정한 공간의 캐비티에 반도체 칩이 부착된 베이스 기판을 위치시킨 후 하부 몰드다이에 배치된 히터를 가동시켜 고체 형태의 에폭시 몰딩 컴파운드를 액체상태로 녹인다. 그리고, 소정의 압력으로 에폭시 몰디 컴파운드를 밀어 반도체 칩이 위치한 캐비티로 주입하여 캐비티 내부를 에폭시 몰딩 컴파운드로 충진시킨다. 이후, 액체 상태의 에폭시 몰딩 컴파운드를 고온에서 일정시간 동안 경화시켜 밀봉부를 형성한다.
그러나, 상술한 방법으로 몰딩 공정을 진행할 경우 몇 가지 문제점이 발생된다. 첫 번째로 액체 상태의 에폭시 몰딩 컴파운드가 캐비티 내부를 완전히 채우지 못할 경우 도 1에 도시된 바와 같이 에폭시 몰딩 컴파운드 내에 공기가 채워진 보이드(void)가 발생되며, 보이드의 공기가 에폭시 몰딩 컴파운드를 경화시키는 고온의 공정에서 팽창하면서 터져 도 2에 도시된 바와 같이 밀봉부에 크랙을 발생시키는 문제점이 있다.
두 번째로 캐비티의 내부로 액체상태의 에폭시 몰딩 컴파운드가 유입될 때 유입되는 압력에 의해 와이어가 에폭시 몰딩 컴파운드의 유입방향으로 휩쓸려 와이어의 변형 및 서로 인접한 와이어와 서로 접촉되는 쇼트불량이 발생되는 문제점이 있다.
세 번째로, 액체 상태의 몰딩 컴파운드를 고온에서 경화시키는 공정을 수행할 경우 에폭시 몰딩 컴파운드 및 베이스 기판의 열팽창 계수의 차이로 인한 반도체 칩이 손상되거나 반도체 패키지가 휘어지는 등의 문제가 발생한다.
네 번째로, 반도체 칩 및 와이어를 에폭시 몰딩 컴파운드로 감싸고, 액체 상태의 에폭시 몰딩 컴파운드를 고온에서 일정시간, 약 4시간 정도 경화시키는 공정을 수행해야하기 때문에 반도체 패키지의 제조 시간이 길어져 제품의 생산성이 저하되는 문제점이 있다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 목적은 밀봉부의 보이드 발생 및 와이어 쇼트, 변형과 제품의 휨 발생으로 인한 제품 의 불량을 방지하고, 제조 공정 시간을 줄인 반도체 패키지를 제공한다.
이와 같은 본 발명의 하나의 목적을 구현하기 위한 반도체 소자는 일면에 복수개의 본딩패드들이 배열되고, 외부 접속 단자를 포함하는 베이스 기판, 베이스 기판의 상부면에 부착되고, 일면에 복수개의 범프들이 배열된 반도체 칩, 반도체 칩의 범프들과 베이스 기판의 본딩패드들을 전기적으로 연결시키는 도전성 와이어 및 반도체 칩과 마주보는 면에 반도체 칩 및 도전성 와이어를 수납하기 위한 수납홈이 형성되고, 반도체 칩이 부착된 베이스 기판의 상부면에 부착 배치되어 반도체 칩 및 도전성 와이어를 외부환경으로부터 보호하는 밀봉 다이를 포함한다.
바람직하게, 수납홈의 깊이는 베이스 기판의 상부면으로부터 도전성 와이어의 최고 높이까지의 거리보다 더 깊다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 소자 및 이를 이용한 적층 반도체 패키지 제조 방법에 대하여 상세하게 설명한다.
반도체 패키지
실시예 1
도 3a 내지 도 3d는 본 발명의 제 1실시예에 의한 반도체 패키지의 제조 과정을 도시한 단면도이다.
도 3d는 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이다.
도 3d을 참조하면, 본 발명에 의한 반도체 패키지(1)는 일면에 복수개의 본 딩패드(12)들이 배열되고, 외부 접속 단자(20)를 구비한 베이스 기판(10), 상부면에 범프들이 배열되고 베이스 기판(10)의 상부면에 실장되는 반도체 칩(100), 베이스 기판(10)의 본딩패드(12)들과 반도체 칩(10)의 범프(104)들을 전기적으로 연결시키는 도전성 와이어(110) 및 반도체 칩과 도전성 와이어를 외부환경으로부터 보호하는 밀봉 다이(die; 140)를 포함한다.
베이스 기판(10)은 본딩패드(12)들, 회로배선(도시 안됨)들 및 볼 랜드(14)들이 인쇄된 인쇄회로기판으로, 본딩패드(12)들은 베이스 기판(10)의 상부면 중 반도체 칩(100)이 부착되는 영역의 외측에 형성되는데, 반도체 칩(100)의 범프(104)들이 배열된 방향으로 본딩패드(12)들이 배열된다. 그리고, 볼 랜드(14)들은 베이스 기판(10)의 하부면에 배열되며, 본딩패드(12)들과 볼 랜드(14)들은 회로배선들 및 비아홀(도시 안됨)에 의해 전기적으로 연결된다.
외부 접속 단자(20)들은 볼 랜드(14)에 접속된다. 바람직하게, 외부 접속 단자(20)는 소정 직경을 갖는 솔더볼(20)이다.
도전성 와이어(110)는 반도체 칩(100)의 본딩패드(12)들과 베이스 기판(10)의 범프(104)들을 전기적으로 연결시키는 매개체로 사용된다. 여기서, 도전성 와이어(110)의 일측단부는 반도체 칩(100)의 상부면에 형성된 범프(104)에 연결되고, 도전성 와이어(110)의 타측단부는 베이스 기판(10)에 형성된 본딩패드(12)에 본딩된다.
밀봉 다이(140)는 베이스 기판(10)의 상부면에 부착되어 반도체 칩(100) 및 도전성 와이어(110)를 덮어씌워 이들을 외부환경으로부터 보호하는 것으로, 몸 체(142) 및 수납홈(144)을 갖는다. 몸체(142)는 접착제(130)에 의해 베이스 기판(10)의 상부면 가장자리에 부착되고, 외부환경으로부터 반도체 칩(100) 및 도전성 와이어(100)를 보호한다. 수납홈(144)은 몸체(142)가 베이스 기판(10)을 덮었을 때 반도체 칩(100) 및 도전성 와이어(110)를 수납하기 위한 공간을 형성하기 위한 것으로, 베이스 기판(10)의 상부면과 마주보는 몸체(142)의 하부면으로부터 이와 대향되는 면인 몸체(142)의 상부면쪽으로 일정 깊이까지 형성된다. 바람직하게, 수납홈(144)의 깊이(ℓ')는 도 3c에 도시된 바와 같이 베이스 기판(10)의 상부면으로부터 도전성 와이어(110)의 최고 높이까지의 거리(ℓ)보다 더 깊다.
상술한 몸체(142)는 도 3c에 도시된 바와 같이 수납홈(144)에 의해 베이스 기판(10)과 대향되는 하부면이 개구된 사각형상을 갖는다.
바람직하게, 밀봉 다이(140)는 내열성 및 기계적 강도를 갖는 열경화성 수지, 예를 들어 에폭시 몰딩 컴파운드 수지로 형성된다.
미설명 부호 102는 베이스 기판(10)의 상부면에 반도체 칩(100)을 부착시키는 접착제이다.
반도체 패키지의 제조 방법
실시예 1에 의한 적층 반도체 패키지의 제조 과정을 도 3a 내지 도 3d을 참조하여 설명하면 다음과 같다.
도 3a는 본 발명의 제 1실시예에 의한 반도체 패키지의 다이 어테치 공정을 설명하기 위한 단면도이다.
도 3a를 참조하면, 베이스 기판(10)의 상부면 중앙에 접착제(102)를 도포하 고, 도포된 접착제(102)의 상부면에 반도체 칩(100)을 위치시켜 베이스 기판(10)의 상부면에 반도체 칩(100)을 부착한다.
도 3b는 본 발명의 제 1실시예에 의한 반도체 패키지의 와이어 본딩 공정을 설명하기 위한 단면도이다.
이후, 반도체 칩(100)의 상부면 가장자리에 배열된 범프(104)들 각각에 도전성 와이어(110)의 일측단부를 연결하고, 도전성 와이어(110)의 타측단부는 베이스 기판(10)의 상부면에 형성된 본딩패드(12)에 본딩하여 반도체 칩(100)과 베이스 기판(10)을 전기적으로 도통시킨다.
도 3c는 본 발명의 제 1실시예에 의한 반도체 패키지의 몰딩 공정을 설명하기 위한 단면도이다.
이어, 도 3c에 도시된 바와 같이 반도체 칩(100)이 부착된 베이스 기판(10)의 상부면 가장자리를 따라 접착제(130)를 도포하고, 밀봉 다이(140)를 베이스 기판(10)의 상부면과 얼라인시킨다. 그러면, 밀봉 다이(140)의 몸체(142)는 베이스 기판(10)의 상부면 가장자리와 대응되는 부분에 위치하고, 수납홈(144)은 반도체 칩(100) 및 도전성 와이어(110)와 대응되는 부분에 위치한다. 이 상태에서 밀봉 다이(140)의 상부면에서 압력을 가하여 베이스 기판(10)의 상부면에 밀봉 다이(140)를 부착한다. 그러면, 반도체 칩(100) 및 도전성 와이어(110)가 밀봉 다이(140)의 수납홈(144)에 수납되고, 밀봉 다이(140)의 몸체(142)에 의해 감싸져 외부 환경으로부터 보호받게 된다.
이와 같이 미리 제작된 밀봉 다이(140)를 베이스 기판(10)의 상부면에 부착 시킬 경우, 종래에 밀봉부를 형성한 후 에폭시 몰딩 컴파운드를 경화시키는 공정을 생략해도 되기 때문에 반도체 패키지(1)를 제조하는데 걸리는 시간을 줄일 수 있다.
또한, 미리 제작된 밀봉 다이(140)를 베이스 기판(10)의 상부면에 덮어씌울 경우 보이드가 발생되지 않으므로 보이드로 인한 밀봉 다이의 크랙을 방지할 수 있다. 그리고, 도전성 와이어(110)의 변형, 인접한 도전성 와이어(110) 간의 쇼트 및 반도체 패키지(1)가 휘어지는 것을 방지할 수 있다.
도 3d는 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이다.
상술한 바와 같이 반도체 칩(100) 및 도전성 와이어(110)를 감싸 보호하기 위해 미리 제작된 밀봉 다이(140)를 베이스 기판(10)의 상부면에 부착시킨 후, 베이스 기판(10)의 하부면에 형성된 볼 랜드(14)에 외부 접속 단자(20)로 사용되는 솔더볼(20)을 접속시켜 반도체 패키지(1)를 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
본 발명에서와 같이 미리 제작된 밀봉 다이를 베이스 기판의 상부면에 부착시켜 반도체 칩 및 도전성 와이어를 보호할 경우, 반도체 패키지의 제조 시간을 줄일 수 있어 제품의 생산성을 향상시킬 수 있다.
또한, 미리 제작된 밀봉 다이를 베이스 기판의 상부면에 덮어씌울 경우 보이드가 발생되지 않으므로 보이드로 인한 크랙을 방지할 수 있고, 도전성 와이어의 변형, 인접 도전성 와이어 간의 쇼트 및 반도체 패키지가 휘어지는 것을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 일면에 복수개의 본딩패드들이 배열되고 외부 접속 단자를 포함하는 베이스 기판;
    상기 베이스 기판의 상부면에 부착되고, 일면에 복수개의 범프들이 배열된 반도체 칩;
    상기 반도체 칩의 범프들과 상기 베이스 기판의 본딩패드들을 전기적으로 연결시키는 도전성 와이어; 및
    상기 반도체 칩과 마주보는 면에 상기 반도체 칩 및 상기 도전성 와이어를 수납하기 위한 수납홈이 형성되고, 상기 반도체 칩이 부착된 상기 베이스 기판의 상부면에 부착 배치되어 상기 반도체 칩 및 상기 도전성 와이어를 외부환경으로부터 보호하는 밀봉 다이를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 수납홈의 깊이는 상기 베이스 기판의 상부면으로부터 상기 도전성 와이어의 최고 높이까지의 높이보다 더 깊은 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 밀봉 다이는 상기 수납홈으로 인해 상기 베이스 기판과 마주보는 면이 개구된 사각형상을 갖는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 밀봉 다이는 내열성 및 기계적 강도를 갖는 열경화성 수지로 형성되는 것을 특징으로 하는 반도체 패키지.
KR1020060078686A 2006-08-21 2006-08-21 반도체 패키지 KR20080017547A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060078686A KR20080017547A (ko) 2006-08-21 2006-08-21 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060078686A KR20080017547A (ko) 2006-08-21 2006-08-21 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080017547A true KR20080017547A (ko) 2008-02-27

Family

ID=39384841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078686A KR20080017547A (ko) 2006-08-21 2006-08-21 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080017547A (ko)

Similar Documents

Publication Publication Date Title
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6573592B2 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
US7510108B2 (en) Method of making an electronic assembly
US20080111224A1 (en) Multi stack package and method of fabricating the same
US20040174682A1 (en) Semiconductor package with heat sink
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US6894229B1 (en) Mechanically enhanced package and method of making same
US20090321912A1 (en) Semiconductor device and method of manufacturing the same
KR20080023996A (ko) 반도체 패키지
KR101059629B1 (ko) 반도체 패키지 제조방법
US20080099890A1 (en) Ball grid array package structure
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR101096330B1 (ko) 반도체 장치용 패키지
CN110875278A (zh) 半导体封装件
US20070246814A1 (en) Ball Grid array package structure
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
US7498666B2 (en) Stacked integrated circuit
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20080017547A (ko) 반도체 패키지
KR101046392B1 (ko) 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
KR100656476B1 (ko) 접속 강도를 높인 시스템 인 패키지 및 그 제조방법
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
US20230275008A1 (en) Semiconductor package with overlapping leads and die pad

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination