KR20080005294A - 라이브 측정으로 측정-초기화되는 지연 고정 루프 - Google Patents
라이브 측정으로 측정-초기화되는 지연 고정 루프 Download PDFInfo
- Publication number
- KR20080005294A KR20080005294A KR1020077027566A KR20077027566A KR20080005294A KR 20080005294 A KR20080005294 A KR 20080005294A KR 1020077027566 A KR1020077027566 A KR 1020077027566A KR 20077027566 A KR20077027566 A KR 20077027566A KR 20080005294 A KR20080005294 A KR 20080005294A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- fixed point
- input
- delay line
- signal
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 23
- 230000007613 environmental effect Effects 0.000 claims abstract description 8
- 230000015654 memory Effects 0.000 claims description 36
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Feedback Control In General (AREA)
Abstract
본 발명의 일 실시예에 따르면, 지연 고정 루프를 동작하는 방법이 제공된다. 이 방법은 제 1 고정 포인트에 응답하여 제 1 출력 신호를 생성하는 단계를 포함한다. 상기 제 1 출력 신호를 지속적으로 생성하는 동시에, 새로운 고정 포인트가 측정되거나 또는 결정된다. 새로운 고정 포인트가 온도, 공급 전압 또는 클록 주파수, 등의 변화의 결과로 필요할 수 있다. 그 후에, 제 2 출력 신호가 새로운 클록 포인트에 응답하여 생성된다. 지연 고정 루프가 제 1 출력 신호를 지속적으로 생성하는 동안, 새로운 클록 포인트 데이터가 지연 고정 루프로 로딩될 수 있다. 제어 신호(예, 자동 리프레시 명령, 프리차지 올 커맨드, 모드 레지스터 로드 명령, 파워다운 엔트리, 파워다운 엑시트(특히),)에 응답하거나, 또는 특히 내부 타이머와 같은 타이머에 응답하거나, 또는 특히 온도 센서 출력 신호와 같은 환경 조건 신호에 응답하여, 제 1 고정 포인트에 응답하는 제 1 출력 신호를 생성하는 것으로부터, 새로운 고정 포인트에 응답하는 제 2 출력 신호를 생성하는 것으로 지연 고정 루프가 스위치 된다. 게시된 방법을 사용하는 회로 및 시스템이 또한 포함된다. 요약서는 본 발명의 청구범위를 제한하는데 사용되어서는 안 된다.
Description
본 발명은 동기화 회로에 관한 것이며, 더 구체적으로는 지연 고정 루프(DLL)를 초기화하는 방법 및 장치에 관한 것이다.
집적 회로에 구현된 대부분의 디지털 로직이 클록 동기화 순차 로직이다. 도적 랜덤 액세스 메모리 회로(SDRAM:synchronous dynamic random access memory), 마이크로프로세서, 디지털 시그널 프로세서 등과 같은 동기화 동적 전자 장치에서, 정보의 처리, 저장, 및 인출이 클록 신호로 조정되거나 동기화된다. 클록 신호의 속도 및 안정성이 넓은 범위의 데이터 속도(이 속도에서 회로가 동작함)를 결정한다. 많은 고속 집적 회로 장치(예를 들면, SDRAM, 마이크로프로세서 등)가 명령, 데이터, 어드레스 등의 흐름(flow)을 장치를 통해 제어하는 데 있어 클록 신호에 의존한다.
SDRAM 또는 다른 반도체 메모리 장치에서, 마이크로프로세서에 제공되는 시스템 클록에 동기화된 메모리로부터 출력된 데이터를 가지는 것이 바람직하다. 지연 고정 루프(DLL:Delay Locked Loop)가 외부 클록(예, 마이크로프로세서에 제공되는 시스템 클록)과 내부 클록(예, 다양한 메모리 셀에 대해 데이터 판독/기록 동작 을 수행하도록 SDRAM내에서 사용되는 클록)을 서로에 대해 동기화하도록 SDRAM에 사용되는 동기화 회로이다. 전형적으로, 하나의 클록 신호(에, 시스템 클록)의 타이밍이 앞서거나 또는 뒤서며, 하나의 클록 신호의 상승 에지가 제 2 클록 신호(예, 메모리 내부 클록)의 상승 에지와 일치할(또는 "고정될") 때까지, 지연 라인을 제어하도록 위상 차 관련 신호를 되먹임시키는 동작을 하는 피드백 회로가 DLL이다. DLL 동작이, 도 1을 참조하여 이하에서 간략하게 논의된다.
도 1을 참조하면, 지연 고정 루프(10)의 전방 지연 패스(path)의 지연이 다음의 식으로 주어진다.
d1 + [N*tCK-(d1'+d2')]+d2=N*tCK
도 1에서, 클록-스트로브 시간[(B)-to-(A)]가 N*tCK와 도일하다. 노드(B)에서 노드(A)로의 시간이 N*tCK이면, 지연 라인의 몫(portion)이 N*tCK-(d1'+d2')이다. 이는 DLL이 측정이 시프트 레지스터의 "넓은 쪽(broadside)"으로 측정값을 입력함으로써(즉,가로형 측정), DLL이 초기화된다.
지연 측정(초기화 측정)을 이용한 DLL(10) 초기화에 대한 현재의 방법이, DLL 초기화 중에, 멀티플렉서(MUX)의 동작을 통해 DLL의 전방 지연 라인(12)을 우우회(바이패스, bypass) 한다. 이는 측정이 전방 지연 라인(12)의 지연과 독립적이 되도록 한다. 그러나, 전방 지연 라인이 우회되면 언제나, 출력으로 전달되는 클록이 외부 클록에 대해 동기화될 수 없다.
측정 시간 동안, 출력 클록 타이밍이 알려지지 않는다(또는, 적어도 클록 동기화가 제공되지 않을 것이다). 측정 스트로브가 활성화되도록 하기 전에, 충분한 시간에 허용되어 새로운, 우회된 클록이 I/O 모델(20)(d1'+d2')을 통해 그리고 측정 지연 라인(18)으로 완전히 전달되게 하여야 한다. 이러한 동작에는 수 클록 사이클이 걸린다. 결과적으로, 측정이 수행되는 때는 언제라도, 출력이 동기화될 수 없다. 새로운 측정이 필요한 경우에는, 출력이 수 클록 사이클 동안 사용되지 않아야 한다.
따라서, 새로운 측정이 지연 라인을 제어할 준비가 될 때까지, 지연 라인을 제어하도록 구 클록 타이밍을 계속 유지할 수 있는 DLL 및 DLL 동작 방법이 필요하다.
본 발명의 일 실시예에 따르면, 지연 고정 루프를 동작하는 방법이 제공된다. 이 방법은 제 1 고정 포인트에 응답하여 제 1 출력 신호를 생성하는 단계를 포함한다. 상기 제 1 출력 신호를 지속적으로 생성하는 동시에, 새로운 고정 포인트가 측정되거나 또는 결정된다. 새로운 고정 포인트가 온도, 공급 전압 또는 클록 주파수, 등의 변화의 결과로 필요할 수 있다. 그 후에, 제 2 출력 신호가 새로운 클록 포인트에 응답하여 생성된다. 지연 고정 루프가 제 1 출력 신호를 지속적으로 생성하는 동안, 새로운 클록 포인트 데이터가 지연 고정 루프로 로딩될 수 있다. 제어 신호(예, 자동 리프레시 명령, 프리차지 올(all) 명령, 모드 레지스터 로드 명령, 파워다운 엔트리, (특히)파워다운 엑시트)에 응답하거나, 또는 특히 내부 타이머와 같은 타이머에 응답하거나, 또는 특히 온도 센서 출력 신호와 같은 환경 조건 신호에 응답하여, 제 1 고정 포인트에 응답하는 제 1 출력 신호를 생성하는 것으로부터, 새로운 고정 포인트에 응답하는 제 2 출력 신호를 생성하는 것으로 지연 고정 루프가 스위치 된다.
또한, 본 발명은 입력 클록을 수신하고, 동기화된 출력 클록을 수신하는 전방 지연 라인을 포함하는 지연 고정 루프를 제공한다. 입력/출력 모델이 출력 클록에 응답한다. 위상 검출기가 입력/출력 모델 및 입력 클록에 응답한다. 측정 지연 라인이 입력/출력 모델에 응답한다. 래치/시프트 레지스터가 측정 지연 라인과, 위상 검출기 및 고정 포인트 제어 신호를 생성하기 위한 제 1 및 제 2 독립 스트로브(strobe) 신호에 응답한다. 고정 포인트 제어 신호는 전방 지연 라인으로 입력된다. 제 1 및 제 2 독립 스트로브 신호는 각각, 래치/시프트 레지스터가 새로운 고정 포인트 데이터를 수신하도록 그리고, 새로운 고정 포인트 데이터에 따라 고정 포인트 제어 신호를 출력하도록 한다. 이러한 지연 고정 루프를 포함하는 메모리 장치와 시스템, 및/또는 이러한 지연 고정 루프를 포함하는 방법이 게시된다.
본 발명은, 외부 클록 주파수가 변경되고, DLL이 이전에 고정된 조건(예, 셀프-리프레시 엑시트)에서 고속 DLL이 설정되게 한다. 시스템이 변경되는 경우에(예, 클록 주파수 슬루(slewing)), 시스템이 새로운 측정값으로 주기적으로 갱신되면, DLL이 훨씬 더 넓은 주파수 범위를 트랙할 수 있다. 이러한 그리고 다른 이점 및 효과가 이하에 기술된 설명으로 더 명확해 질 것이다.
본 발명의 설명서가 쉽게 이해되고 즉시 구현되도록 하기 위해, 다음의 도면과 함께 본 발명을 설명할 목적으로(제한하는 것은 아님) 본 발명의 설명서가 기술 될 것이다.
도 1은 종래 기술에 따른 지연 고정 루프의 블록도이다.
도 2는 본 발명에 따른, 지연 고정 루를 사용하여 구성된 메모리 칩의 블록도이다.
도 3은 도 2에 도시된 메모리 칩에서 사용되기에 적합하며, 본 발명에 따라 구성된 지연 고정 루프의 일 실시예를 나타내는 블록도이다.
도 4는 도 3에 도시된 래치/시프트 레지스터의 일 실시예를 나타내는 회로도이다.
도 5는 도 2의 칩을 사용하여 구성된 시스템이다.
도 2는 메모리 칩 또는 메모리 장치(30)를 나타내는 간략한 블록도이다.
메모리 칩(30)이 DIMM(dual in-line memory module) 또는 이러한 메모리 칩(도 2에 도시되지 않음)을 많이 포함하는 PCB(printed circuit board)의 일부이다. 메모리 칩(30)이, 다른 시스템 장치로 칩(30)을 전기적으로 연결하기 위해, 칩(30)의 외부에 배치된 복수의 핀(32)을 포함한다. 이러한 핀(32)의 일부가 메모리 어드레스 핀이나 어드레스 버스(34), 데이터 핀 또는 데이터 버스(36), 제어 핀이나 제어 버스(38)를 구성한다. 참조 부호(34, 36, 38) 각각은 대응하는 버스 내의 하나 이상의 핀을 나타낸다. 나아가, 도 2에 도시된 내용은 표현을 위한 것임을 이해해야 한다. 즉, 일반적인 메모리 칩 내의 핀 배열이나 구성이 도 2에 도시된 형태가 아닐 수 있다.
프로세서나 메모리 제어기(도시되지 않음)가 칩(30)과 함께 통신할 수 있으며, 메모리 판독/기록 동작을 수행할 수 있다. 프로세서 및 메모리 칩(30)이, 어드레스 라인 또는 어드레스 버스(34)에 대한 어드레스 신호, 데이터 라인 또는 데이터 버스(36)에 대한 데이터 신호, 및 제어 라인 또는 제어 버스(38)에 대한 제어 신호(예, 행 어드레스 스트로브(RAS:row address strob) 신호, 열 어드레스 스트로브(CAS:column address strobe) 신호 등, 도시되지 않음)를 사용하여, 통신한다. 어드레스, 데이터 및 제어 버스의 "폭(즉, 핀의 개수)"이 메모리 구성마다 다를 수 있다. 추가로, 일부 회로 구조에서, 버스(40)가 시간 다중화(multiplexed)되어, 시간상 하나의 포인트(시점)에서, 버스 어드레스 정보를 운반하고, 시간상 다른 포인트(시점)에서 동일한 버스가 제어 신호를 나르면, 또 다른 시점에서, 동일한 버스가 데이터 신호를 전송할 수 있다.
본 발명에 속하는 분야의 통상의 기술자라면, 도 2에 도시된 메모리 칩(30)이 메모리 칩의 일 실시예를 나타내기 위해 단순화된 것이며, 전형적인 메모리 칩의 모든 특성을 상세히 표현하고자 한 것이 아니라는 것을 알 수 있다. 수많은 주변 장치나 회로가, 메모리 셀 어레이(42)로/부터 데이터를 기록 및 판독하기 위해 메모리 칩(30) 내에 제공될 수 있다. 그러나, 이러한 주변 장치나 회로가 이하에 설명된 바와 같이, 명확성을 위해, 도 2에 일반적으로 도시된다.
메모리 칩(30)이, 데이터를 저장하는 어레이(42)를 형성하도록, 행과 열로 배열되는 다수의 메모리 셀을 포함할 수 있다. 어레이(42) 내의 각각의 메모리 셀이 일 비트의 데이터를 저장한다. 행(로, row) 디코드 회로(44)와 열 디코드 회 로(46)가, 어드레스 버스(34)에 제공되는 어드레스를 디코딩에 응답하여 메모리 어레이(43) 내의 행과 열을 선택한다. 메모리 셀 어레이(42)로의/로부터의 데이터가 감지 증폭기 및 데이터 출력 패스(일반적으로 I/O 유닛(48)으로 도시됨)를 통해 데이터 버스(36)로 전달된다. 메모리 제어기(도시되지 않음)가 제어 버스(38)에 대한 관련 제어 신호(도시되지 않음)를 제공하여, I/O(Input/Output) 유닛(48)을 거쳐 메모리 칩(30)과의 데이터 통신을 제어한다. I/O 유닛(48)이 메모리 어레이(42)의 셀로부터 데이터 비트를 수신하는 많은 수의 데이터 출력 버퍼를 포함하며, 이러한 데이터 비트나 데이터 신호를 데이터 버스(36) 내의 대응하는 데이터 라인으로 제공한다. I/O 유닛(48)이 추가로 클록 동기화 유닛이나 지연 고정 루프(DLL)를 포함하여, 외부 시스템 클록(예, 메모리 제어기(도 2에 도시되지 않음)에 의해 사용되는 클록)을, 메모리 칩(30)과 제어기 사이의 클록 어드레스, 데이터 및 제어 신호에 대해 동기화한다.
메모리 제어기(도시되지 않음)가 메모리 칩(30)의 동작 모드를 결정할 수 있다. 제어 버스(38) 상의 입력 신호나 제어 신호(도 2에 도시되지 않음)의 일부 예가 외부 클록 신호, 칩 선택 신호, 행 어드레스 스트로브 신호, 열 어드레스 스트로브 신호, 쓰기 인에이블 신호 등을 포함한다. 메모리 칩(30)이 칩(30) 상의 핀(32)을 통해 그에 연결된 다른 장치와 통신한다. 이러한 핀(이전에 언급한 바와 같이)이 적합한 어드레스, 데이터 및 제어 라인에 연결되어 데이터 전송(즉, 데이터 송신 및 수신) 동작을 수행한다.
도 3은 도 2에 도시된 메모리 칩(30)에 사용되기 적합하며, 본 발명에 따라 구성된 지연 고정 루프(50)의 일 실시예를 나타내는 블록도이다. 도 3에서, 전방 지연 라인(60)이 입력 버퍼(62)를 통해 외부 클록을 수신하고, 동기화 출력을 발생한다. 동기화 출력은 내부 클록이라 하며, 출력 지연/버퍼(64)의 출력에서 유효하다. I/O 모델(66)이 전방 지연 라인(60)에 응답한다. 위상 검출기(68)기 I/O 모델(66) 및 버퍼(62)의 출력에서 유효한 외부 클록 모두에 응답한다. 측정 지연 라인(70)이 I/O 모델(66)에 응답한다. 래치/시프트 레지스터(72)가, 전방 지연 라인(60)으로 입력되는 고정 포인트 제어 신호를 생성하는 측정 지연 라인과 전방 위상 검출기(68)에 응답한다. 이 발명에 속하는 기술 분야에 알려진 바와 같이, 래치/시프트 레지스터(72)가 위상 검출기(68)로부터의 우측 시프트/좌측 시프트 또는 시프트 업/시프트 다운 신호를 수신한다.
D1+[N*tCK-(d1'+d2')]+d2=N*tCK
도 1에 도시된 종래 기술의 경우와 마찬가지로, 스트로브 시간[(B)-to(A)]에 대한 클록이 N*tCK과 여전히 동일하다.
버퍼(64)의 출력에 유효한 동기화된 출력이, 동시에 새로운 가로축 측정을 수행하는 하면서, 현재 지연 라인 타이밍을 유지하도록 하기 위해, 도 3에 도시된 DLL(50)이매치 스트로브를 제거하며 지연 라인(60)의 출력으로 이동시킨다. 노드(A)에서 노드(B)로의 타이밍이, 전방 지연 라인 내의 현재 지연과 상관없이, 정확한 다중 tCK이다.
래치/시프트 레지스터(72) 내의 래치(latch)가 도 4에 도시된 바와 같이 변경되어, "마스터" 및 "슬레이브" 래치에 대한 제어 클록이 분리되고, 독립 신호가 된다. 이는, 시프트 레지스터(72)의 출력에 즉시 영향을 미치지 않으면서, 마스터가 새로운 측정으로 로딩 되게 한다. 측정이 완료되면, 슬레이브 래치가 개시되고, 레지스터가 새로운 고정 포인트에 근거하여, 전방 지연 라인으로 새로운 고정 포인트 제어 신호를 출력하도록 한다. 레지스터가 시프트 레지스터로 사용되는 경우에, 이들이 동일한 클록이나 레지스터(72)의 출력이 반드시 지연될 필요가 없으므로, 분리된 제어 클록이 사용된다.
DLL이 앞서 고정된 후에, 도 3의 회로가 도 4에 도시된 변경된 래치와 함께, 주파수 변경, 온도 변경, 전압 변경 등에 따라, DLL(50)이 새로운 고정 포인트를 결정하도록 한다. 따라서, 도 3의 지연 고정 루프의 동작 방법에 따라, 새로운 고정 포인트 측정 수행되는 중에, 내부 클록이 제 1 고정 포인트에 응답하여 지속적으로 생성된다. 새로운 고정 포인트가 생성된 후에, 측정 또는 계산 중 어느 하나에 의해, 도 4의 래치가 마스터 클록으로 스트로브되어 새로운 데이터가 입력되게 한다. 이후에, 예를 들면, 제어 신호(예, 자동 리프레시 명령, 프리차지 올(all) 커맨드, 모드 레지스터 로드 명령, 파워다운 엔트리, (특히) 파워다운 엑시트(exit)에 응답하여, 타이머(예, 특히 내부 타이머)에 응답하여, 또는 환경 조건 신호(예, 특히 온도 센서 출력 신호)에 응답하여, 도 4에 도시된 회로가 다시 스트로브(strobe) 되어, 래치/레지스터(72)의 출력으로 새로운 데이터를 이동시킨다. 시스템 주파수가 예를 들면, 클록 주파수 슬루(slewing)에 의해 변경되는 경우에, DLL(50)이 주기적으로, 새로운 고정 포인트에 대한 새로운 측정으로 갱신된다면, DLL(50)이 훨씬 더 넓은 주파수 범위를 아우를 수 있다.
도 5는 도 2에 도시된 하나 이상의 메모리 칩이 사용되는 시스템(100)을 나타내는 블록도이다. 시스템(100)은 데이터 프로세싱 유닛이나 컴퓨팅 유닛(102)을 포함하며, 이 유닛은 특정 계산이나 데이터 처리 업무를 수행하도록 특정 소프트웨어를 수행하는 것과 같은 다양한 컴퓨팅 기능을 수행하는 프로세서(104)를 포함한다. 컴퓨팅 유닛(102)이 또한, 버스(106)를 통해 프로세서(104)와 통신을 하는 메모리 제어기(108)를 포함한다. 버스(106)가 어드레스 버스(도시되지 않음), 데이터 버스(도시되지 않음), 및 제어 버스(도시되지 않음)를 포함한다. 또한, 메모리 제어기(108)가 한 세트의 메모리 장치(30)(즉, 도 2에 도시된 형태의 다중 메모리 칩(30)과 다른 버스(110)(이는 도 2에 도시된 버스(40)와 유사할 수 있다)를 통해 통신한다. 각각의 메모리 장치(30)가 도 2에 도시된 바와 같이 적합한 데이터 저장 및 인출 회로(도 5에 도시되지 않음)를 포함할 수 있다. 프로세서(104)가 메모리(30)에 저장된 정보 및 데이터에 근거하여 복수의 기능을 수행할 수 있다.
메모리 제어기(108)가 마이크로프로세서, 디지털 신호 프로세서, 내장형 프로세서, 마이크로-제어기, 전용 메모리 테스트 칩, 테스터 플랫폼 등을 포함할 수 있다. 예를 들면, 메모리 장치(30)가 동작하는 컴퓨팅 시스템(102)의 일부인 경우에, 메모리 제어기(108)가 메모리(30)로의 상례적인 데이터 전송 동작을 제어한다. 일 실시예에서, 본 발명에 따라 DLL(50)에 고정 조건을 설정 및 유지하도록, 메모리 제어기(108)가 I/O 회로(48, 도 2)로 적합한 시스템 클록(예, 전력 대 성능 최적화를 위한 다양한 주파수 클록)을 제공한다. 메모리 제어기(108)가 메모리 칩(30)과 동일한 마더보드(도시되지 않음) 상에 놓인다. 메모리 칩(30)과 메모리 제어기(108) 사이에 전기적 연결을 하는 다양한 다른 구조가 가능하다. 예를 들어, 메모리 제어기(108)가 데이터 전송이나 통신 네트워크(예, 컴퓨팅 장치의 LAN(loca area network))를 통해 메모리 칩(30)과 통신하는 원격 엔터티(entity)일 수 있다.
시스템(100)이 하나 이상의 입력 장치(112, 예를 들면, 키보드 또는 마우스)를 포함하며, 입력 장치는 컴퓨팅 유닛(102)에 연결되어 사용자가 서로 데이터, 명령 등을 입력함으로써, 컴퓨팅 유닛(102)을 동작하게 한다. 컴퓨팅 유닛(102)에 연결된 하나 이상의 출력 장치(114)가 디스플레이 또는 프로세서(104)에 의해 생성된 데이터를 출력하기 위해 제공된다. 출력 장치(114)의 실시예가 프린터, 비디오 터미널 또는 비디오 디스플레이 유닛(VDS)을 포함한다. 일 실시예에서, 시스템(100)이 데이터 프로세싱 유닛(102)에 연결된 하나 이상의 데이터 저장 장치(116)를 포함하여, 프로세서(104)가 내부 또는 외부 저장 매체(도시되지 않음)에 데이터를 저장하거나 인출하도록 한다. 전형적인 데이터 저장 장치(116)의 예가 하드 및 플로피 디스크, CD-ROMs(compact disk read-only memories), 및 테이프 카세트를 수용하는 드라이브이다.
위의 설명이 메모리 장치에 관한 것이나, 본 발명의 이점은 다른 장치에서도 유용하다는 것은 자명하다. 따라서, 본 발명이 메모리 장치에 한정되는 것은 아니다.
상술한 본 발명의 실시예들은 단지 예시와 설명을 위한 것일 뿐이며, 본 발명을 설명된 형태로 한정하려는 것이 아니다. 따라서, 다양한 변화 및 변경을 할 수 있음은 본 발명이 속하는 분야의 당업자에게 자명하다. 또한, 이 명세서의 상세 한 설명이 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 범위는 첨부된 청구항에 의해서 정의된다.
Claims (21)
- 제 1 고정 포인트에 응답하여 제 1 출력 신호를 생성하는 단계와; 그리고상기 제 1 출력 신호를 계속 생성하는 동안, 새로운 고정 포인트를 식별하는 단계를 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 1 항에 있어서,상기 제 1 출력 신호를 계속 생성하는 동안, 상기 새로운 고정 포인트를 복수의 레지스터로 로딩(loading)하는 단계를 더 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 2 항에 있어서,상기 로딩 단계가, 상기 복수의 레지스터를 활성화하여 상기 새로운 고정 포인트를 캡쳐(capture) 하도록, 제 1 스트로브 신호를 상기 복수의 레지스터에 입력하는 단계를 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 고정 포인트에 근거한 신호가 상기 지연 고정 루프의 일부 이상의 부분을 통해 전달되게 하면서, 상기 복수의 레지스터 내에 상기 새로운 고정 포인 트를 유지하는 단계를 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,상기 복수의 레지스터로 제 2 스트로브 신호를 입력하여, 상기 새로운 고정 포인트를 상기 복수의 레지스터 중 하나 이상의 출력으로 이동시키는 단계를 더 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 5 항에 있어서,상기 제 2 스트로브 신호가 제어 신호, 타이머, 또는 환경 조건 신호 중 어느 하나에 응답하여 입력되는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 식별하는 단계가 측정하거나 계산하는 단계를 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 1 항에 있어서,상기 새로운 고정 포인트에 응답하여 상기 제 1 출력 신호를 생성하도록, 상기 제 1 고정 포인트로부터 상기 새로운 고정 포인트로 스위칭하는 단계를 포함하는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 제 8 항에 있어서,상기 스위칭 단계가 제어 신호, 타이머 또는 환경 조건 신호 중 하나에 응답하여 수행되는 것을 특징으로 하는 지연 고정 루프 동작 방법.
- 입력 클록을 수신하고 동기화된 출력 클록을 생성하기 위한, 전방 지연 라인(60)과, 상기 출력 클록에 응답하는 입력/출력 모델(66), 그리고 상기 입력/출력 모델(66)과 입력 클록에 응답하는 위상 검출기(68)와, 상기 입력/출력 모델(66)에 응답하는 측정 지연 라인(70)과, 그리고 상기 측정 지연 라인(70)과 상기 위상 검출기(68) 및 상기 전방 지연 라인(60)에 입력되는 고정 포인트 제어 신호 입력을 생성하는 스트로브 신호에 응답하는 시프트 레지스터(72)를 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제 10 항에 있어서,제 1 스트로브 신호는 상기 시프트 레지스터가 새로운 고정 포인트 데이터를 수신하도록 하고,제 2 스트로브 신호는 상기 시프트 레지스터가 상기 새로운 고정 포인트 데이터에 따라, 새로운 고정 포인트 제어 신호를 생성하도록 하는 것을 특징으로 하는 지연 고정 루프.
- 제 10 항 또는 제 11 항 중 어느 한 항에 있어서,새로운 고정 포인트 제어 신호가, 제어 신호, 타이머 또는 환경 조건 신호 중 하나에 응답하여 출력되는 것을 특징으로 하는 지연 고정 루프.
- 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,측정 지연 라인(70)을 통해 전방 지연 라인(60)의 출력으로부터의 딜레이가 다중 tCK인 것을 특징으로 하는 지연 고정 루프.
- 메모리 장치에 있어서, 상기 메모리 장치는:메모리 셀 어레이(42)와; 그리고상기 메모리 셀 어레이(42)로 데이터를 입력하고 데이터를 출력하기 위한 복수의 주변 장치(44, 46, 48)를 포함하되,상기 복수의 주변 장치(44, 46, 48)는 지연 고정 루프(50)를 포함하고,상기 지연 고정 루프(50)는:입력 클록을 수신하고 동기화된 출력 클록을 생성하는 전방 지연 라인(60)과;상기 출력 클록에 응답하는 입력/출력 모델(66)과; 그리고상기 입력/출력 모델(66) 및 입력 클록에 응답하는 위상 검출기(68)를 포함하며,상기 메모리 장치는, 상기 입력/출력 모델(66)에 응답하는 측정 지연 라인(70)과, 그리고 상기 측정 지연 라인(70)과 상기 위상 검출기(68)에 응답하며, 상기 전방 지연 라인(60)에 입력되는 고정 포인트 제어 신호 입력을 생성하는 스트로브 신호에 응답하는 시프트 레지스터(72)를 포함하는 것을 특징으로 하는 메모리 장치.
- 제 14 항에 있어서,제 1 스트로브 신호는 상기 시프트 레지스터(72)가 새로운 고정 포인트 데이터를 수신하도록 하고,제 2 스트로브 신호는, 상기 새로운 고정 포인트 데이터에 따라, 상기 시프트 레지스터(72)가 새로운 고정 포인트 제어 신호를 출력하도록 하는 것을 특징으로 하는 메모리 장치.
- 제 14 항 또는 제 15 항에 있어서,새로운 고정 포인트 제어 신호가, 제어 신호, 타이머, 또는 환경 조건 신호 중 하나에 응답하여 출력되는 것을 특징으로 하는 메모리 장치.
- 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,상기 측정 지연 라인(70)을 통한 상기 전방 지연 라인(60)의 출력으로부터의 지연이 다중 tCK인 것을 특징으로 하는 메모리 장치.
- 시스템에 있어서, 상기 시스템은:프로세서(104)와;하나 이상의 메모리 장치(30)와; 그리고상기 메모리 장치(30)와 상기 프로세서(104)를 연결하는 버스를 포함하되,상기 메모리 장치(30)는:- 메모리 셀 어레이(42)와; 그리고- 상기 메모리 셀 어레이(42)로 데이터를 입력하거나 출력하는 복수의 주변 장치(44, 46, 48)를 포함하고,상기 복수의 주변 장치(44, 46, 48)는 지연 고정 루프(50)를 포함하되,상기 지연 고정 루프(50)는:- 입력 클록을 수신하고 동기화된 출력 클록을 생성하는 전방 지연 라인(60)과;- 상기 출력 클록에 응답하는 입력/출력 모델(66)과; 그리고- 상기 입력/출력 모델(66) 및 상기 입력 클록에 응답하는 위상 검출기(68)를 포함하며,상기 시스템은:- 상기 입력/출력 모델(66)에 응답하는 측정 지연 라인과; 그리고- 상기 측정 지연 라인(70)과 상기 위상 검출기(68)에 응답하며, 상기 전방 지연 라인(60)에 입력되는 고정 포인트 제어 신호 입력을 생성하는 스트로브 신호에 응답하는 시프트 레지스터(72)를 포함하는 것을 특징으로 하는 시스템.
- 제 18 항에 있어서,제 1 스트로브 신호는 상기 시프트 레지스터(72)가 새로운 고정 포인트 데이터를 수신하도록 하고,제 2 스트로브 신호는, 상기 새로운 고정 포인트 데이터에 따라, 상기 시프트 레지스터(72)가 새로운 고정 포인트 제어 신호를 출력하도록 하는 것을 특징으로 하는 시스템.
- 제 18항 또는 제 19 항에 있어서,새로운 고정 포인트 제어 신호가, 제어 신호, 타이머, 또는 환경 조건 신호 중 하나에 응답하여 출력되는 것을 특징으로 하는 시스템.
- 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,상기 측정 지연 라인(70)을 통한 상기 전방 지연 라인(60)의 출력으로부터의 지연이 다중 tCK인 것을 특징으로 하는 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/127,456 | 2005-05-12 | ||
| US11/127,456 US7212053B2 (en) | 2005-05-12 | 2005-05-12 | Measure-initialized delay locked loop with live measurement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080005294A true KR20080005294A (ko) | 2008-01-10 |
Family
ID=36698799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077027566A KR20080005294A (ko) | 2005-05-12 | 2006-05-05 | 라이브 측정으로 측정-초기화되는 지연 고정 루프 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7212053B2 (ko) |
| EP (1) | EP1889367A1 (ko) |
| JP (1) | JP5011460B2 (ko) |
| KR (1) | KR20080005294A (ko) |
| CN (1) | CN101213751A (ko) |
| TW (1) | TW200644433A (ko) |
| WO (1) | WO2006124376A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8607216B2 (en) | 2008-08-01 | 2013-12-10 | Palm, Inc. | Verifying firmware |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443216B2 (en) * | 2007-02-20 | 2008-10-28 | Micron Technology, Inc. | Trimmable delay locked loop circuitry with improved initialization characteristics |
| US7495487B2 (en) * | 2007-04-09 | 2009-02-24 | Micron Technology, Inc. | Delay-locked loop (DLL) system for determining forward clock path delay |
| US7862232B2 (en) * | 2007-09-27 | 2011-01-04 | Micron Technology, Inc. | Temperature sensor, device and system including same, and method of operation |
| US7864625B2 (en) * | 2008-10-02 | 2011-01-04 | International Business Machines Corporation | Optimizing SRAM performance over extended voltage or process range using self-timed calibration of local clock generator |
| CN105280220B (zh) * | 2015-11-16 | 2019-03-15 | 西安紫光国芯半导体有限公司 | 改善dram存储器自刷新退出的dll锁定过程电路和锁定方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822387A (en) | 1996-03-25 | 1998-10-13 | Cypress Semiconductor Corporation | Apparatus for fast phase-locked loop (PLL) frequency slewing during power on |
| KR100269316B1 (ko) * | 1997-12-02 | 2000-10-16 | 윤종용 | 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll) |
| US6476652B1 (en) * | 1999-11-01 | 2002-11-05 | Hynix Semiconductor Inc. | Delay locked loop for use in synchronous dynamic random access memory |
| KR100527402B1 (ko) * | 2000-05-31 | 2005-11-15 | 주식회사 하이닉스반도체 | 디디알 동기식메모리의 지연고정루프 장치 |
| US6452431B1 (en) * | 2000-08-28 | 2002-09-17 | Micron Technology, Inc. | Scheme for delay locked loop reset protection |
| JP2002124873A (ja) * | 2000-10-18 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置 |
| KR100422572B1 (ko) | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
| US6618283B2 (en) * | 2001-08-29 | 2003-09-09 | Micron Technology, Inc. | System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal |
| KR100507877B1 (ko) | 2002-03-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 면적 축소용 알디엘엘 회로 |
| US6917228B2 (en) | 2002-06-06 | 2005-07-12 | Micron Technology, Inc. | Delay locked loop circuit with time delay quantifier and control |
| US6891415B2 (en) | 2002-06-11 | 2005-05-10 | Micron Technology, Inc. | Method and apparatus for enabling a timing synchronization circuit |
| US6930525B2 (en) * | 2002-06-12 | 2005-08-16 | Micron Technology, Inc. | Methods and apparatus for delay circuit |
| US7076012B2 (en) * | 2002-08-29 | 2006-07-11 | Micron Technology, Inc. | Measure-controlled delay circuit with reduced playback error |
| KR100510063B1 (ko) | 2002-12-24 | 2005-08-26 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 |
| KR100631164B1 (ko) * | 2003-05-31 | 2006-10-02 | 주식회사 하이닉스반도체 | 전력 소모를 줄인 레지스터 제어 지연고정루프 |
-
2005
- 2005-05-12 US US11/127,456 patent/US7212053B2/en not_active Expired - Fee Related
-
2006
- 2006-04-28 TW TW095115164A patent/TW200644433A/zh unknown
- 2006-05-05 CN CNA2006800243399A patent/CN101213751A/zh active Pending
- 2006-05-05 KR KR1020077027566A patent/KR20080005294A/ko not_active Application Discontinuation
- 2006-05-05 EP EP06759348A patent/EP1889367A1/en not_active Withdrawn
- 2006-05-05 WO PCT/US2006/017779 patent/WO2006124376A1/en active Application Filing
- 2006-05-05 JP JP2008511245A patent/JP5011460B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8607216B2 (en) | 2008-08-01 | 2013-12-10 | Palm, Inc. | Verifying firmware |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101213751A (zh) | 2008-07-02 |
| EP1889367A1 (en) | 2008-02-20 |
| JP5011460B2 (ja) | 2012-08-29 |
| US20060255843A1 (en) | 2006-11-16 |
| WO2006124376A1 (en) | 2006-11-23 |
| JP2008541621A (ja) | 2008-11-20 |
| US7212053B2 (en) | 2007-05-01 |
| TW200644433A (en) | 2006-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10658019B2 (en) | Circuit, system and method for controlling read latency | |
| US7573778B2 (en) | Semiconductor memory device | |
| KR100592648B1 (ko) | 다중 모드형 동기식 메모리 소자 및 그 동작 및 검사 방법 | |
| US6618283B2 (en) | System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal | |
| US7379382B2 (en) | System and method for controlling timing of output signals | |
| US7362634B2 (en) | Built-in system and method for testing integrated circuit timing parameters | |
| US7672191B2 (en) | Data output control circuit | |
| JP2007037097A (ja) | 第２遅延回路を介してトリミングされる第１遅延回路を有する集積回路チップ、および遅延時間を調整する方法 | |
| US7602656B2 (en) | Power supply control circuit and controlling method thereof | |
| US7212053B2 (en) | Measure-initialized delay locked loop with live measurement | |
| CN113098505B (zh) | 延迟锁定回路、存储器元件以及该延迟回路的操作方法 | |
| US7061821B2 (en) | Address wrap function for addressable memory devices | |
| KR100373419B1 (ko) | 어드레스가능 메모리 장치용 어드레스 랩 기능 | |
| KR20030080369A (ko) | 칼럼 싸이클 신호의 상승 에지에서 독출 데이터액세스까지의 지연 신호를 직접 측정 가능하게 하는램버스 디램 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |