KR20080004963A - 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법 - Google Patents

호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법 Download PDF

Info

Publication number
KR20080004963A
KR20080004963A KR1020060063947A KR20060063947A KR20080004963A KR 20080004963 A KR20080004963 A KR 20080004963A KR 1020060063947 A KR1020060063947 A KR 1020060063947A KR 20060063947 A KR20060063947 A KR 20060063947A KR 20080004963 A KR20080004963 A KR 20080004963A
Authority
KR
South Korea
Prior art keywords
clock signal
data
host
multimedia card
output
Prior art date
Application number
KR1020060063947A
Other languages
English (en)
Inventor
한상국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060063947A priority Critical patent/KR20080004963A/ko
Publication of KR20080004963A publication Critical patent/KR20080004963A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol

Abstract

여기에 개시된 멀티 미디어 카드 컨트롤러는: 출력 클럭 신호에 응답하여 데이터를 출력하는 데이터 전송 회로와; 그리고 외부 클럭 신호에 응답하여 상기 출력 클럭 신호를 발생하는 데이터 전송 제어 회로를 포함하고, 상기 데이터 전송 제어 회로는 상기 외부 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 및 제 2 지연 시간들 중 하나만큼 상기 외부 클럭 신호를 지연시키고, 상기 지연된 외부 클럭 신호를 상기 출력 클럭 신호로서 출력하는 것을 특징으로 한다.

Description

호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를 포함하는 멀티 미디어 카드 및 그 방법{MULTI MEDIA CARD INCLUDING CONTROLLER ADJUSTABLE TO HOST CLOCK SIGNAL AND METHOD THEREOF}
도 1은 일반적인 멀티 미디어 카드의 데이터 출력 타이밍도;
도 2는 본 발명의 바람직한 실시예에 따른 멀티미디어 카드를 보여주는 블록도;
도 3은 도 2에 도시된 멀티 미디어 카드의 데이터 출력 타이밍도 이다.
<도면의 주요부분에 대한 부호의 설명>
100: 호스트 200: 멀티 미디어 카드
210: 멀티 미디어 카드 컨트롤러 220: 플래시 인터페이스
230: 플래시 메모리 201: 클럭 포트
202: 데이터 포트 203: 명령 포트
211: 클럭 검출기 212: 발진기
213: 레지스터 214: 지연 회로
215: 데이터 전송 회로
본 발명은 멀티 미디어 카드에 관한 것으로, 좀 더 구체적으로는 멀티 미디어 카드에 포함된 멀티 미디어 카드 컨트롤러에 관한 것이다.
일반적인 멀티 미디어 카드(MMC; Multi Media Card)는 멀티 미디어 카드 컨트롤러, 플래시 인터페이스, 그리고 플래시 메모리를 포함한다. 멀티 미디어 카드 컨트롤러는 플래시 메모리로부터 데이터 읽기/쓰기(read/write) 동작을 제어하는 컨트롤러, 그리고 호스트와 멀티 미디어 카드 사이의 데이터를 전송하는 인터페이스를 포함한다. 멀티 미디어 카드 컨트롤러는 호스트의 명령 신호에 따라서 호스트로부터 생성된 클럭 신호에 동기 되어 멀티 미디어 카드의 데이터 입/출력을 제어한다. 멀티 미디어 카드에서 데이터를 입력받는 경우, 호스트의 명령 신호에 따라서 멀티 미디어 카드 컨트롤러는 호스트로부터 데이터를 입력받고, 입력받은 데이터를 플래시 인터페이스를 통해 플래시 메모리에 저장한다. 멀티 미디어 카드에서 데이터를 출력하는 경우, 호스트의 명령 신호에 따라서 멀티 미디어 카드 컨트롤러는 플래시 메모리의 데이터를 플래시 인터페이스를 통해 호스트로 출력한다. 이때 멀티미디어 카드는 데이터 입/출력시 유효한 데이터를 얻기 위해 멀티 미디어 카드 컨트롤러에서 소정의 딜레이(delay)를 적용하여 데이터를 입/출력하게 된다. 멀티 미디어 카드 컨트롤러는 플래시 인터페이스를 포함할 수도 있다.
도 1은 일반적인 멀티 미디어 카드의 데이터 출력 타이밍도 이다.
도 1을 참조하면, 호스트에서 생성되는 호스트 클럭(Host CLK)의 주파수는 26Mhz, 또는 52Mhz이다. 호스트 클럭(Host CLK)의 주파수가 26Mhz인 경우, 멀티미 디어 카드의 출력 데이터는 호스트 클럭(Host CLK)의 라이징 엣지(10)를 중심으로 좌/우로 각각 9~10ns(nano second)범위에서 유효한 데이터가 된다. 따라서 호스트 클럭(Host CLK)의 주파수가 26Mhz인 경우, 멀티 미디어 카드의 출력 데이터가 유효하기 위해서는 유효 데이터(Valid data)영역의 중심(center)을 호스트 클럭(Host CLK)의 라이징 엣지(rising edge)(10)에 맞추어서 유효 데이터(Valid data) 영역이 라이징 엣지(10)를 중심으로 좌/우 각각 9~10ns를 충분히 포함하도록, 멀티 미디어 카드의 출력 데이터 타이밍에 적절한 지연(delay)를 주는 것이 좋다. 즉 멀티 미디어 카드의 출력 데이터 타이밍에 호스트에서 생성된 클럭 신호에 대응하는 적절한 딜레이를 주어 데이터 출력 홀드 타임(tOH)을 증가시켜주게 된다.
호스트 클럭(Host CLK)의 주파수가 26Mhz 이고, 멀티 미디어 카드의 데이터 출력 타이밍은 딜레이가 없는 경우(NO delay data), 데이터 출력 셋 업 타임(tOSU)은 19~20ns(도1에는 19ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 6ns이다. 호스트 클럭(Host CLK)의 주파수가 26Mhz 이고, 멀티 미디어 카드의 데이터 출력 타이밍에 5ns의 딜레이를 주는 경우 데이터 출력 셋 업 타임(tOSU)은 19~20ns(도1에는 19ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 10~11ns(도1에는 10ns로 도시함)이다. 따라서 멀티 미디어 카드의 출력 데이터는 유효 데이터(Valid data) 영역이 라이징 엣지(10)를 중심으로 좌/우 각각 9~10ns를 충분히 포함하게 됨으로 유효한 데이터가 된다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 경우, 멀티미디어 카드의 출력 데이터는 호스트 클럭(Host CLK)의 라이징 엣지(20)를 중심으로 좌/우로 각각 5~6ns 범위에서 유효한 데이터가 된다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 경우는 26Mhz 경우보다 더 빠르므로 유효 데이터(Valid data)의 주기도 빨라진다. 멀티 미디어 카드의 출력 데이터 타이밍은 호스트 클럭(Host CLK)의 주파수가 26Mhz경우나 52Mhz 경우나 동일한 데이터 출력 홀드 타임(tOH)(6ns)을 갖는다. 또한 멀티 미디어 카드의 출력 데이터 타이밍의 딜레이도 5ns로 동일하다. 멀티 미디어 카드의 출력 데이터 타이밍의 데이터 출력 홀드 타임(tOH)은 멀티 미디어 카드 공정과정에서 미리 설정되는 값이다. 멀티 미디어 카드의 데이터 출력 타이밍의 지연 값은 호스트 클럭(Host CLK)의 주파수가 52Mhz 경우나 26Mhz 경우나 호환성을 맞추기 위해서 동일하다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 이고, 멀티 미디어 카드의 데이터 출력 타이밍은 딜레이가 없는 경우(NO delay data), 데이터 출력 셋 업 타임(tOSU)은 9~10ns(도1에는 9ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 6ns이다. 호스트 클럭(Host CLK)의 주파수가 52Mhz 이고, 멀티 미디어 카드의 데이터 출력 타이밍에 5ns의 딜레이를 주는 경우 데이터 출력 셋 업 타임(tOSU)은 4~5ns(도1에는 4ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 10~11ns(도1에는 10ns로 도시함)이다. 따라서 멀티미디어 카드의 유효 데이터(Valid data)영역은 호스트 클럭(Host CLK)의 라이징 엣지(20)를 중심으로 데이터 출력 홀드 타임(tOH)은 5~6ns범위를 충분히 포함하나, 데이터 출력 셋업 타임(tOSU)은 5~6ns범위를 충분히 포함하지 않기 때문에 유효한 데이터를 얻을 수 없다. 즉 멀티 미디어 카드의 데이터 출력 타이밍에서 데이터 출력 셋업 타임(tOSU)에 문제가 생긴다.
설명의 편의를 위해 멀티 미디어 카드의 데이터 출력 타이밍에 대하여 설명하였으나, 멀티 미디어 카드의 데이터 입력 타이밍에서도 전술한 바와 같은 문제가 발생할 수 있다.
본 발명의 목적은 상기 기술한 문제점을 해결하기 위해 클럭 신호의 변화에 관계 없이 안정적으로 데이터를 인터페이스 할 수 있는 멀티미디어 카드 컨트롤러 및 그 방법을 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 멀티 미디어 카드 컨트롤러는: 출력 클럭 신호에 응답하여 데이터를 출력하는 데이터 전송 회로와; 그리고 외부 클럭 신호에 응답하여 상기 출력 클럭 신호를 발생하는 데이터 전송 제어 회로를 포함하고, 상기 데이터 전송 제어 회로는 상기 외부 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 및 제 2 지연 시간들 중 하나만큼 상기 외부 클럭 신호를 지연시키고, 상기 지연된 외부 클럭 신호를 상기 출력 클럭 신호로서 출력하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 데이터 전송 제어 회로는: 상기 기준 클럭 신호를 발생하는 발진기와; 상기 외부 클럭 신호의 주기가 상기 기준 클럭 신호의 주기보다 짧은 지의 여부를 검출하는 클럭 검출기와; 그리고 상기 클럭 검출기의 검출 결과에 따라 상기 외부 클럭 신호를 제 1 및 제 2 지연 시간들 중 하나만큼 지연시키는 지연 회로를 포함한다.
이 실시예에 있어서, 상기 데이터 전송 제어 회로는 상기 클럭 검출기의 검출 결과를 저장하는 레지스터를 더 포함한다.
이 실시예에 있어서, 상기 레지스터는 상기 멀티 미디어 카드 컨트롤러의 정규 동작 전에 상기 호스트의 명령신호에 의해 상기 제 1 및 제 2 지연 시간들 중 어느 하나를 선택하기 위한 디폴트값으로 설정된다.
본 발명의 다른 특징에 따른 멀티 미디어 카드는: 플래시 메모리와; 상기 플래시 메모리와 인터페이스 하는 플래시 인터페이스와; 본 발명에 기재된 멀티 미디어 카드 컨트롤러를 포함한다.
본 발명의 다른 특징에 따른 멀티 미디어 카드 컨트롤러의 동작 방법은: 외부 클럭 신호가 기준 클럭 신호의 주기보다 짧은 주기를 갖는 지의 여부를 검출하는 단계와; 검출 결과에 따라 상기 외부 클럭 신호를 제 1 및 제 2 지연 시간들 중 하나만큼 지연시키는 단계와; 그리고 상기 지연된 외부 클럭 신호에 동기되어 데이터를 외부로 전송하는 단계를 포함하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
본 발명의 바람직한 실시예에 있어서, 멀티 미디어 카드 컨트롤러는 출력 클럭 신호에 응답하여 데이터를 출력하는 데이터 전송 회로와; 그리고 외부 클럭 신호에 응답하여 상기 출력 클럭 신호를 발생하는 데이터 전송 제어 회로를 포함하고, 상기 데이터 전송 제어 회로는 상기 외부 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 및 제 2 지연 시간들 중 하나만큼 상기 외부 클럭 신호를 지연시키고, 상기 지연된 외부 클럭 신호를 상기 출력 클럭 신호로서 출력한다. 따라서 외부 클럭 신호의 변화에 관계없이 안정적으로 데이터를 인터페이스 할 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 멀티미디어 카드를 보여주는 블록도이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 멀티 미디어 카드(Multi Media Card)(200)는 멀티 미디어 카드 컨트롤러(210), 플래시 인터페이스(flash interface)(220), 그리고 플래시 메모리(flash memory)(230)를 포함한다. 멀티 미디어 카드(200)는 클럭 포트(201), 데이터 포트(202), 그리고 명령 포트(203)을 더 포함한다.
멀티 미디어 카드(200)의 클럭 포트는(201) 호스트(100)에서 생성된 클럭 신호를 입력받는다. 멀티 미디어 카드(200)는 호스트(200)에서 생성된 클럭 신호에 동기되어 데이터를 입/출력한다. 멀티 미디어 카드(200)의 명령 포트(203)는 멀티 미디어 카드(200)의 데이터 입/출력을 제어하기 위해 호스트(100)에서 생성된 명령신호를 입력받는다. 멀티 미디어 카드(200)의 데이터 포트(202)는 호스트(100)와 멀티 미디어 카드(200) 사이의 데이터 전송을 위한 것이다. 멀티 미디어 카드(200)의 데이터 포트(202)와 호스트(100)사이는 다수의 병렬 라인(I/O라인)으로 구성된다(도2에 도시하지 않음).
멀티 미디어 카드 컨트롤러(210)는 플래시 메모리(200)로부터 데이터 읽기/쓰기(read/write) 동작을 제어하는 컨트롤러(도 2에 도시하지 않음)를 포함한다. 멀티 미디어 카드 컨트롤러(210)는 상기 컨트롤러를 통해 호스트(100)로부터 입력받은 데이터를 플래시 메모리(230)에 저장하거나, 플래시 메모리(230)의 데이터를 읽어서 호스트(100)로 출력한다. 멀티 미디어 카드 컨트롤러(210)는 플래시 인터페이스(220)를 포함할 수도 있다.
멀티 미디어 카드 컨트롤러(210)는 호스트(100)의 명령 신호에 따라서 호스트로부터 생성된 클럭 신호에 동기 되어 멀티 미디어 카드(200)의 데이터 입/출력을 제어한다. 멀티 미디어 카드(200)에서 데이터를 입력받는 경우, 호스트(100)의 명령 신호에 따라서 멀티 미디어 카드 컨트롤러(210)는 호스트(100)로부터 데이터를 입력받고, 입력받은 데이터를 플래시 인터페이스(220)를 통해 플래시 메모리(230)에 저장한다. 멀티 미디어 카드(200)에서 데이터를 출력하는 경우, 호스트(100)의 명령 신호에 따라서 멀티 미디어 카드 컨트롤러(210)는 플래시 메모리(230)의 데이터를 플래시 인터페이스(220)를 통해 호스트(100)로 출력한다. 이때 멀티 미디어 카드(200)는 데이터 입/출력시 유효한 데이터를 얻기 위해 멀티 미디어 카드 컨트롤러(210)에서 소정의 딜레이(delay)를 적용하여 데이터를 입/출력하게 된다.
멀티 미디어 카드 컨트롤러(210)는 클럭 검출기(211), 발진기(oscillator)(212), 레지스터(213), 지연 회로(214), 그리고 데이터 전송 회로(215)를 포함한다. 멀티 미디어 카드 컨트롤러(210)의 클럭 검출기(211)는 호스트(100)에서 생성된 호스트 클럭 신호를 검출한다. 즉 클럭 검출기(211)는 클럭 포트(201)를 통해 호스트(100)에 생성된 호스트 클럭 신호를 입력받고, 입력받은 클 럭 신호와 멀티 미디어 카드 컨트롤러(210) 내부의 발진기(212)에서 생성된 기준 클럭 신호를 비교하고, 비교된 결과를 레지스터(213)로 출력한다. 예를 들어 클럭 검출기(211)는 호스트 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부를 검출하게 된다.
레지스터(213)는 멀티 미디어 카드 컨트롤러(210)의 정규 동작 전에 호스트(100)의 명령신호에 의해 제 1 지연 시간(5ns) 및 제 2 지연 시간(2ns)들 중 어느 하나를 선택하기 위한 디폴트값(기본값)으로 설정된다. 또한 레지스터(213)는 클럭 검출기(211)의 검출 결과를 저장한다.
지연 회로(214)는 클럭 검출기(211)의 검출 결과에 따라 호스트(100)에서 생성된 호스트 클럭 신호를 제 1 지연 시간(5ns) 및 제 2 지연 시간(2ns)들 중 하나만큼 지연시키고, 지연시킨 호스트 클럭 신호를 데이터 전송회로(215)로 출력한다. 예를 들어 지연 회로(214)는 호스트 클럭 주파수가 26Mhz 경우 제 1 지연시간(5ns)만큼 호스트 클럭 신호를 지연시키고, 호스트 클럭 주파수가 52Mhz 경우 제 2 지연시간(2ns)만큼 호스트 클럭 신호를 지연시킨다.
데이터 전송회로(215)는 지연회로(214)에서 출력되는 호스트 클럭 신호에 응답하여 데이터를 출력한다.
따라서 멀티 미디어 카드 컨트롤러(210)는 호스트 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 지연시간(5ns) 및 제 2 지연 시간(2ns)들 중 하나 만큼 호스트 클럭 신호를 지연시키고, 지연된 호스트 클럭 신호에 동기되어 데이터를 출력하게 된다.
도 3는 도 2에 도시된 멀티 미디어 카드의 데이터 출력 타이밍도 이다.
도 3을 참조하면, 호스트(100)에서 생성되는 호스트 클럭(Host CLK)의 주파수는 26Mhz, 또는 52Mhz이다. 호스트 클럭(Host CLK)의 주파수가 26Mhz인 경우, 멀티미디어 카드(200)의 출력 데이터는 호스트 클럭(Host CLK)의 라이징 엣지(30)를 중심으로 좌/우로 각각 9~10ns범위에서 유효한 데이터가 된다. 따라서 호스트 클럭(Host CLK)의 주파수가 26Mhz인 경우, 멀티 미디어 카드(200)의 출력 데이터가 유효하기 위해서는 유효 데이터(Valid data)영역의 중심(center)을 호스트 클럭(Host CLK)의 라이징 엣지(30)에 맞추어서 유효 데이터(Valid data) 영역이 라이징 엣지(30)를 중심으로 좌/우 각각 9~10ns를 충분히 포함하도록, 멀티 미디어 카드(200)의 출력 데이터 타이밍에 적절한 딜레이를 주어야 한다. 즉 멀티 미디어 카드(200)의 출력 데이터 타이밍에 호스트(100)에서 생성된 클럭 신호에 대응하는 적절한 딜레이를 주어 데이터 출력 홀드 타임(tOH)을 증가시켜주게 된다.
호스트 클럭(Host CLK)의 주파수가 26Mhz 이고, 멀티 미디어 카드의 데이터 출력 타이밍은 딜레이가 없는 경우(NO delay data), 데이터 출력 셋 업 타임(tOSU)은 19~20ns(도3에는 19ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 6ns이다.
호스트 클럭(Host CLK)의 주파수가 26Mhz인 경우, 멀티 미디어 카드 컨트롤러(210)의 클럭 검출기(211)는 클럭 포트(201)를 통해 호스트(100)에 생성된 호스트 클럭 신호를 입력받고, 입력받은 클럭 신호와 멀티 미디어 카드 컨트롤러(210) 내부의 오실레이터(212)에서 생성된 기준 클럭 신호를 비교하고, 비교된 결과를 레지스터(213)로 출력한다.
레지스터(213)는 멀티 미디어 카드 컨트롤러(210)의 정규 동작 전에 호스트(100)의 명령신호에 의해 제 1 지연 시간(5ns) 및 제 2 지연 시간(2ns)들 중 어느 하나를 선택하기 위한 디폴트값으로 설정된다. 또한 레지스터(213)는 클럭 검출기(211)의 검출 결과를 저장한다.
지연 회로(214)는 클럭 검출기(211)의 검출 결과에 따라 호스트(100)에서 생성된 호스트 클럭 신호를 제 1 지연 시간(5ns)만큼 지연시키고, 지연시킨 호스트 클럭 신호를 데이터 전송회로(215)로 출력한다.
데이터 전송회로(215)는 지연회로(214)에서 출력되는 호스트 클럭 신호에 응답하여 데이터를 출력한다.
멀티 미디어 카드(200)의 데이터 출력 타이밍에 5ns의 딜레이를 주는 경우 데이터 출력 셋 업 타임(tOSU)은 19~20ns(도3에는 19ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 10~11ns(도3에는 10ns로 도시함)이다. 따라서 멀티 미디어 카드(200)의 출력 데이터는 유효 데이터(Valid data) 영역이 라이징 엣지(30)를 중심으로 좌/우 각각 9~10ns를 충분히 포함하게 됨으로 유효한 데이터가 된다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 경우, 멀티 미디어 카드(200)의 출력 데이터는 호스트 클럭(Host CLK)의 라이징 엣지(40)를 중심으로 좌/우로 각각 5~6ns범위에서 유효한 데이터가 된다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 경우는 26Mhz 경우보다 더 빠르므로 유효 데이터(Valid data)의 주기도 빨라진다. 멀티 미디어 카드(200)의 출력 데이터 타이밍은 호스트 클럭(Host CLK)의 주파수가 26Mhz경우나 52Mhz 경우나 동일 한 데이터 출력 홀드 타임(tOH)을 갖는다. 멀티 미디어 카드(200)의 출력 데이터 타이밍의 데이터 출력 홀드 타임(tOH)은 멀티 미디어 카드(200) 공정 과정에서 미리 설정되는 값이다.
호스트 클럭(Host CLK)의 주파수가 52Mhz 이고, 멀티 미디어 카드(200)의 데이터 출력 타이밍은 딜레이가 없는 경우(NO delay data), 데이터 출력 셋 업 타임(tOSU)은 9~10ns(도3에는 9ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 6ns이다.
호스트 클럭(Host CLK)의 주파수가 52Mhz인 경우, 멀티 미디어 카드 컨트롤러(210)의 클럭 검출기(211)는 클럭 포트(201)를 통해 호스트(100)에 생성된 호스트 클럭 신호를 입력받고, 입력받은 클럭 신호와 멀티 미디어 카드 컨트롤러(210) 내부의 오실레이터(212)에서 생성된 기준 클럭 신호를 비교하고, 비교된 결과를 레지스터(213)로 출력한다.
레지스터(213)는 멀티 미디어 카드 컨트롤러(210)의 정규 동작 전에 호스트(100)의 명령신호에 의해 제 1 지연 시간(5ns) 및 제 2 지연 시간(2ns)들 중 어느 하나를 선택하기 위한 디폴트값으로 설정된다. 또한 레지스터(213)는 클럭 검출기(211)의 검출 결과를 저장한다.
지연 회로(214)는 클럭 검출기(211)의 검출 결과에 따라 호스트(100)에서 생성된 호스트 클럭 신호를 제 2 지연 시간(2ns)만큼 지연시키고, 지연시킨 호스트 클럭 신호를 데이터 전송회로(215)로 출력한다.
데이터 전송회로(215)는 지연회로(214)에서 출력되는 호스트 클럭 신호에 응 답하여 데이터를 출력한다.
멀티 미디어 카드(200)의 데이터 출력 타이밍에 2ns의 딜레이를 주는 경우 데이터 출력 셋 업 타임(tOSU)은 7~8ns(도3에는 7ns로 도시함)이고, 데이터 출력 홀드 타임(tOH)은 8~9ns(도1에는 8ns로 도시함)이다. 따라서 멀티미디어 카드(200)의 유효 데이터(Valid data)영역은 호스트 클럭(Host CLK)의 라이징 엣지(40)를 중심으로 좌/우 5~6ns범위를 충분히 포함하게 됨으로 유효한 데이터가 된다.
본 발명에 따른 실시 예에서 설명의 편의를 위해 멀티 미디어 카드의 데이터 출력 타이밍에 대하여 설명하였으나, 멀티 미디어 카드의 데이터 입력 타이밍에서도 상술한 바와 같은 본 발명의 실시 예에 따른 멀티 미디어 카드 컨트롤러에 의해 유효한 데이터를 얻을 수 있다.
결과적으로, 본 발명에 따른 멀티 미디어 카드 컨트롤러(210)는 호스트 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 지연시간(5ns) 및 제 2 지연 시간(2ns)들 중 하나 만큼 호스트 클럭 신호를 지연시키고, 지연된 호스트 클럭 신호에 동기되어 데이터를 출력하게 됨으로써 호스트(100)에서 생성되는 클럭 신호가 변화하더라도 멀티 미디어 카드(200)의 데이터 입/출력시 유효한 데이터를 얻을 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이상과 같은 본 발명에 의하면, 멀티 미디어 카드 컨트롤러는 호스트 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 지연시간 및 제 2 지연 시간들 중 하나 만큼 호스트 클럭 신호를 지연시키고, 지연된 호스트 클럭 신호에 동기되어 데이터를 출력하게 됨으로써 호스트에서 생성되는 클럭 신호가 변화하더라도 멀티 미디어 카드의 데이터 입/출력시 유효한 데이터를 얻을 수 있다.

Claims (6)

  1. 출력 클럭 신호에 응답하여 데이터를 출력하는 데이터 전송 회로와; 그리고
    외부 클럭 신호에 응답하여 상기 출력 클럭 신호를 발생하는 데이터 전송 제어 회로를 포함하고,
    상기 데이터 전송 제어 회로는 상기 외부 클럭 신호의 주기가 기준 클럭 신호의 주기보다 짧은 지의 여부에 따라 결정된 제 1 및 제 2 지연 시간들 중 하나만큼 상기 외부 클럭 신호를 지연시키고, 상기 지연된 외부 클럭 신호를 상기 출력 클럭 신호로서 출력하는 멀티 미디어 카드 컨트롤러.
  2. 제 1 항에 있어서,
    상기 데이터 전송 제어 회로는
    상기 기준 클럭 신호를 발생하는 발진기와;
    상기 외부 클럭 신호의 주기가 상기 기준 클럭 신호의 주기보다 짧은 지의 여부를 검출하는 클럭 검출기와; 그리고
    상기 클럭 검출기의 검출 결과에 따라 상기 외부 클럭 신호를 제 1 및 제 2 지연 시간들 중 하나만큼 지연시키는 지연 회로를 포함하는 멀티 미디어 카드 컨트롤러.
  3. 제 2 항에 있어서,
    상기 데이터 전송 제어 회로는 상기 클럭 검출기의 검출 결과를 저장하는 레지스터를 더 포함하는 멀티 미디어 카드 컨트롤러.
  4. 제 3 항에 있어서,
    상기 레지스터는 상기 멀티 미디어 카드 컨트롤러의 정규 동작 전에 상기 호스트의 명령신호에 의해 상기 제 1 및 제 2 지연 시간들 중 어느 하나를 선택하기 위한 디폴트 값으로 설정되는 멀티 미디어 카드 컨트롤러.
  5. 플래시 메모리와; 상기 플래시 메모리와 인터페이스 하는 플래시 인터페이스와; 그리고 청구항 1에 기재된 멀티 미디어 카드 컨트롤러를 포함하는 멀티 미디어 카드.
  6. 멀티 미디어 카드 컨트롤러의 동작 방법에 있어서:
    외부 클럭 신호가 기준 클럭 신호의 주기보다 짧은 주기를 갖는 지의 여부를 검출하는 단계와;
    검출 결과에 따라 상기 외부 클럭 신호를 제 1 및 제 2 지연 시간들 중 하나만큼 지연시키는 단계와; 그리고
    상기 지연된 외부 클럭 신호에 동기되어 데이터를 외부로 전송하는 단계를 포함하는 것을 특징으로 하는 멀티 미디어 카드 컨트롤러 동작 방법.
KR1020060063947A 2006-07-07 2006-07-07 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법 KR20080004963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060063947A KR20080004963A (ko) 2006-07-07 2006-07-07 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063947A KR20080004963A (ko) 2006-07-07 2006-07-07 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법

Publications (1)

Publication Number Publication Date
KR20080004963A true KR20080004963A (ko) 2008-01-10

Family

ID=39215534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063947A KR20080004963A (ko) 2006-07-07 2006-07-07 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법

Country Status (1)

Country Link
KR (1) KR20080004963A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9772651B2 (en) 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9772651B2 (en) 2012-09-14 2017-09-26 Samsung Electronics Co., Ltd. Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal

Similar Documents

Publication Publication Date Title
EP1040404B1 (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
US6693472B2 (en) Method and circuit for adjusting the timing of output data based on an operational mode of output drivers
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
KR100378191B1 (ko) 고주파 동작을 위한 레이턴시 제어회로 및 제어방법과이를구비하는 동기식 반도체 메모리장치
US7716443B2 (en) Apparatus and method for controlling memory interface
US7542371B2 (en) Memory controller and memory system
US7629822B2 (en) Delay locked loop in semiconductor memory device and method for generating divided clock therein
KR100910852B1 (ko) 반도체 메모리 소자
KR101110819B1 (ko) 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
US9058898B1 (en) Apparatus for reducing read latency by adjusting clock and read control signals timings to a memory device
JP2006505866A (ja) データ取得の方法と装置
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR20050101858A (ko) 디디알 에스디램의 데이터 입력 장치 및 방법
US7178048B2 (en) System and method for signal synchronization based on plural clock signals
US7791963B2 (en) Semiconductor memory device and operation method thereof
US7706195B2 (en) Strobe signal controlling circuit
US20120120744A1 (en) Method for synchronizing signals and processing data
KR20080004963A (ko) 호스트 클럭 신호에 적응적으로 동작하는 컨트롤러를포함하는 멀티 미디어 카드 및 그 방법
KR100631952B1 (ko) Ｄｌｌ 회로의 출력신호 구동장치
US20080136456A1 (en) Sampling circuit and sampling method thereof
US8429438B2 (en) Method and apparatus for transferring data between asynchronous clock domains
US20150100814A1 (en) Semiconductor device and semiconductor systems including the same
KR100615081B1 (ko) 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법
US6879541B2 (en) Integrated circuit with improved output control signal and method for generating improved output control signal

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination