KR20080001397A - Stack package - Google Patents

Stack package Download PDF

Info

Publication number
KR20080001397A
KR20080001397A KR1020060059829A KR20060059829A KR20080001397A KR 20080001397 A KR20080001397 A KR 20080001397A KR 1020060059829 A KR1020060059829 A KR 1020060059829A KR 20060059829 A KR20060059829 A KR 20060059829A KR 20080001397 A KR20080001397 A KR 20080001397A
Authority
KR
South Korea
Prior art keywords
package
bga
packages
substrate
bga package
Prior art date
Application number
KR1020060059829A
Other languages
Korean (ko)
Inventor
현문언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059829A priority Critical patent/KR20080001397A/en
Publication of KR20080001397A publication Critical patent/KR20080001397A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

A stack package is provided to reduce manufacturing cost and to simplify manufacturing process by stacking BGA(Ball Grid Array) packages using a bump without using an additional PCB(Printed Circuit Board). An upper and a lower BGA packages(10,20) are stacked on a substrate. The upper and the lower BGA packages further include substrates(12,22) having circuit patterns, semiconductor chips(11,21) having bonding pads, metal wires(14,24) connected between the bonding pad and the circuit pattern, bumps(19,29) formed on the bonding pad and the metal wire, epoxy molding compounds(15,25) for molding the resultant structure to expose the bumps, and solder balls(16,26) attached to the circuit patterns. The solder ball of the upper BGA package is connected to the exposed bump of the lower BGA package.

Description

스택 패키지{Stack package}Stack package

도 1은 종래의 스택 패키지를 도시한 단면도. 1 is a cross-sectional view showing a conventional stack package.

도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도. 2 is a cross-sectional view illustrating a stack package according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10,20 : BGA 타입의 패키지 11,21 : 반도체 칩10,20: BGA type package 11,21: semiconductor chip

11a,21a : 본딩패드 12,22 : 기판11a and 21a bonding pads 12 and 22 substrates

13,23 : 회로패턴 14,24 : 금속와이어13,23 circuit pattern 14,24 metal wire

15,25 : 봉지제 16,26 : 솔더 볼15,25 Encapsulant 16,26 Solder Ball

19,29 : 범프19,29: bump

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, BGA(Ball Grid Array) 패키지들을 범프를 이용하여 스택한 스택 패키지에 관한 것이다. The present invention relates to a semiconductor package, and more particularly, to a stack package in which ball grid array (BGA) packages are stacked using bumps.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속시켜 왔으며, 실장 신뢰 성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시켜 왔다. In the semiconductor industry, packaging technology for integrated circuits has been continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization has accelerated the development of technology for packages close to chip size, and the demand for mounting reliability has highlighted the importance of packaging technologies that can improve the efficiency of mounting operations and the mechanical and electrical reliability after mounting. Has been made.

또한, 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택(stack) 기술이 제안되었으며, 현재 다양한 형태로 개발되고 있다. 반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩, 또는, 반도체 패키지를 수직으로 쌓아 올린 것으로서, 이러한 스택 기술에 의하면, 예컨데, 2개의 512M 디램 또는 1G 디램을 스택하여 1024M 디램 또는 2G 디램을 구성할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서도 잇점이 있기 때문에 이러한 스택 패키지에 대한 연구 및 개발은 가속화되고 있는 실정이다. In addition, as the miniaturization of electrical and electronic products and high performance is required, a stack technology has been proposed and is currently being developed in various forms. The term "stack" in the semiconductor industry refers to stacking at least two or more semiconductor chips or semiconductor packages vertically. According to this stacking technology, for example, two 512M DRAMs or 1G DRAMs are stacked to 1024M DRAMs or 2G DRAMs. Can be configured. In addition, as stack packages have advantages in terms of increasing memory capacity and efficiency of mounting density and footprint area, research and development of such stack packages is being accelerated.

도 1은 BGA 타입의 패키지들을 스택하여 제작한 종래의 스택 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional stack package manufactured by stacking BGA type packages.

도시된 바와 같이, 두 개의 BGA 타입의 패키지들(10,20)이 제1 및 제2인쇄회로기판(Printed Circuit Board; 이하, PCB)(17,27)을 이용해 스택되어 있으며, 상기 스택된 제1PCB(17)와 제2PCB(27)는 그들 가장자리의 회로패턴을 상호 연결시키는 제3PCB(28)에 의해 전기적으로 연결되어 있다.As shown, two BGA type packages 10 and 20 are stacked using first and second printed circuit boards (PCBs) 17 and 27, and the stacked first The first PCB 17 and the second PCB 27 are electrically connected by a third PCB 28 which interconnects the circuit patterns at their edges.

여기서, 각 패키지들(10,20)은 기판(12,22) 상에 반도체 칩(11,21)이 부착되고, 기판 상면의 회로패턴(13,23)과 반도체칩(11,21)의 본딩패드(11a,21a)가 금속와이어(14,24)에 의해 전기적으로 연결되며, 상기 반도체칩(11,21)과 본딩와이어(14,24)를 포함한 기판(12,22)의 상부면이 봉지제(15,25)로 밀봉되고, 그리고, 각 기판(12,22) 하면의 회로패턴에 솔더볼(16,26)이 부착된 구조이다. Here, each of the packages 10 and 20 has semiconductor chips 11 and 21 attached to the substrates 12 and 22, and bonding the circuit patterns 13 and 23 and the semiconductor chips 11 and 21 on the top surface of the substrate. The pads 11a and 21a are electrically connected by the metal wires 14 and 24, and the top surfaces of the substrates 12 and 22 including the semiconductor chips 11 and 21 and the bonding wires 14 and 24 are encapsulated. It is sealed by the 15th and 25th, and the solder balls 16 and 26 were attached to the circuit pattern of the lower surface of each board | substrate 12 and 22. As shown in FIG.

이러한 각 패키지들(10,20)은 상기 솔더볼(16,26)에 의해 해당 PCB(17,27) 상에 기계적으로 부착됨과 아울러 해당 PCB(17,27)의 회로패턴과 전기적으로 연결된다. 그리고, 하부에 배치된 PCB(12)의 하부면에는 외부 회로, 즉, 마더 보드(mother board)에의 실장을 위한 또 다른 솔더 볼(19)이 부착된다. Each of the packages 10 and 20 is mechanically attached to the PCBs 17 and 27 by the solder balls 16 and 26 and electrically connected to the circuit patterns of the PCBs 17 and 27. In addition, another solder ball 19 is attached to a lower surface of the PCB 12 disposed below, for mounting on an external circuit, that is, a mother board.

그러나, 전술한 바와 같은 종래의 스택 패키지는 스택된 패키지들간의 전기적 연결을 위해 세 개의 PCB가 필요하므로 제조원가가 상승되고, 그 제조 공정 또한 복잡한 문제점이 있다. However, the conventional stack package as described above requires three PCBs for the electrical connection between the stacked packages, so that the manufacturing cost is increased, and the manufacturing process also has a complicated problem.

또한, 두 개의 패키지를 스택시키는 것 이외에 두 개의 PCB가 더 스택되므로, 전체적인 스택 패키지의 높이가 증가됨으로써 소형화를 이루는데 어려움이 있다. In addition, since two PCBs are stacked in addition to stacking two packages, it is difficult to achieve miniaturization by increasing the height of the overall stack package.

게다가, 스택된 PCB들간을 전기적으로 연결시키기 위한 또 하나의 PCB를 설치하여야 하는 바, 이러한 추가 PCB의 설치로 인해 스택 패키지의 전체 크기를 줄이는데 어려움이 있고, 이에 따라, 실장 면적을 줄이는데 또한 어려움이 있다. In addition, it is necessary to install another PCB to electrically connect the stacked PCBs. The installation of such additional PCBs makes it difficult to reduce the overall size of the stack package, and thus also to reduce the mounting area. have.

따라서, 본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 제조 비용을 낮출 수 있음은 물론 제조 공정의 단순화를 이룰 수 있는 스택 패키지를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a stack package capable of reducing manufacturing costs and simplifying a manufacturing process.

또한, 본 발명은 전체 높이를 줄일 수 있는 스택 패키지를 제공함에 그 다른 목적이 있다. It is another object of the present invention to provide a stack package that can reduce the overall height.

게다가, 본 발명은 전체 크기 및 실장면적을 줄일 수 있는 스택 패키지를 제공함에 그 또 다른 목적이 있다. In addition, another object of the present invention is to provide a stack package which can reduce the overall size and the mounting area.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 적어도 둘 이상의 BGA 타입의 패키지가 스택되며, 상기 BGA 타입의 패키지는, 상면 및 하면과 내부에 회로패턴을 구비한 기판; 상기 기판 상에 부착된 다수의 본딩패드를 갖는 반도체칩; 상기 반도체칩의 본딩패드와 기판 상면의 회로패턴간을 전기적으로 연결시키는 금속와이어; 상기 금속와이어의 단부를 포함한 본딩패드 상에 형성된 전도성 물질; 상기 전도성 물질의 상면을 노출시키도록 반도체칩 및 금속와이어를 포함한 기판 상면을 밀봉하는 봉지제; 및 상기 기판 하면의 회로패턴에 부착된 솔더 볼을 포함하고, 상측 BGA 패키지와 하측 BGA 패키지는 상기 상측 BGA 패키지의 솔더 볼이 상기 하측 BGA 패키지의 노출된 전도성 물질과 연결되는 것에 의해 전기적으로 상호 연결된 것을 특징으로 하는 스택 패키지를 제공한다. In order to achieve the above object, the present invention, at least two or more BGA-type package is stacked, the BGA type package, the substrate having a circuit pattern on the top and bottom and inside; A semiconductor chip having a plurality of bonding pads attached to the substrate; A metal wire electrically connecting a bonding pad of the semiconductor chip to a circuit pattern on an upper surface of the substrate; A conductive material formed on a bonding pad including an end of the metal wire; An encapsulant sealing an upper surface of the substrate including the semiconductor chip and the metal wire to expose the upper surface of the conductive material; And a solder ball attached to a circuit pattern on the lower surface of the substrate, wherein the upper BGA package and the lower BGA package are electrically interconnected by connecting solder balls of the upper BGA package with exposed conductive materials of the lower BGA package. It provides a stack package, characterized in that.

여기서, 상기 상측 BGA 패키지의 솔더 볼과 하측 BGA 패키지의 전도성 물질간 전기적 연결은 상기 솔더 볼과 전도성 물질 사이에 플럭스를 개재시킨 상태로 리플로우시키는 것에 의해 이루어진다. Here, the electrical connection between the solder ball of the upper BGA package and the conductive material of the lower BGA package is made by reflowing with a flux interposed between the solder ball and the conductive material.

상기 전도성 물질은 범프인 것을 특징으로 한다. The conductive material is characterized in that the bump.

상기 BGA 패키지는 2개 내지 4개가 스택된 것을 특징으로 한다. The BGA package is characterized in that two to four stacked.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 BGA 타입의 패키지들을 스택함에 있어서 범프를 이용하여 패키지들간의 전기적 연결이 이루어지도록 한다. First, the technical principle of the present invention will be briefly described. In the present invention, in the stacking of BGA type packages, the electrical connection between the packages is made using bumps.

이 경우, 본 발명의 스택 패키지는 패키지들을 스택하기 위해 별도의 PCB를 필요로 하지 않으므로 제조 비용을 낮출 수 있으며, 또한, PCB에의 실장 및 PCB들간의 전기적 연결 등의 공정이 필요치 않으므로 제조 공정을 단순화시킬 수 있다. In this case, the stack package of the present invention does not require a separate PCB to stack the packages can reduce the manufacturing cost, and also simplify the manufacturing process because it does not require a process such as mounting on the PCB and electrical connection between the PCBs You can.

또한, 본 발명의 스택 패키지는 패키지들의 스택시 별도의 PCB가 필요치 않을 뿐만 아니라, PCB들간을 전기적으로 연결시키기 위한 별도의 공간이 필요치 않으므로, 전체 스택 패키지의 높이를 줄일 수 있음은 물론 크기를 줄일 수 있어서, 소형화를 달성할 수 있다. In addition, the stack package of the present invention does not need a separate PCB for stacking the packages, and does not need a separate space for electrically connecting the PCBs, thereby reducing the height of the entire stack package as well as reducing the size. Thus, miniaturization can be achieved.

자세하게, 도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다. In detail, Figure 2 is a cross-sectional view showing a stack package according to an embodiment of the present invention, as follows. Here, the same parts as in Fig. 1 are designated by the same reference numerals.

도 2를 참조하면, 본 발명의 스택 패키지는 BGA 타입의 패키지들(10,20)이 범프(19,29)에 의해 스택된 구조이다. Referring to FIG. 2, the stack package of the present invention has a structure in which BGA type packages 10 and 20 are stacked by bumps 19 and 29.

여기서, 상기 스택된 BGA 타입의 패키지들(10,20) 각각은 상면 및 하면과 내부에 회로패턴(13,23)을 구비한 기판(12,22) 상에 에지 패드형의 반도체칩(11,21)이 부착되고, 상기 기판(12,22) 상면에 배치된 회로패턴 부분과 반도체칩(11,21)의 본딩패드(11a,21a)가 금속와이어(14,24)에 의해 전기적으로 연결되며, 상기 금속와 이어(14,24)와 반도체칩(11,21)을 포함한 기판(12,22)의 상부면이 봉지제(15,25)로 밀봉되고, 그리고, 상기 기판(12,22) 하면에 배치된 회로패턴 부분 상에 솔더 볼(16,26)이 부착된 구조를 갖는다. Here, each of the stacked BGA type packages 10 and 20 may have an edge pad type semiconductor chip 11 on top and bottom surfaces and substrates 12 and 22 having circuit patterns 13 and 23 therein. 21 is attached, the circuit pattern portion disposed on the upper surface of the substrate (12, 22) and the bonding pad (11a, 21a) of the semiconductor chip (11, 21) is electrically connected by the metal wire (14, 24) The upper surfaces of the substrates 12 and 22 including the metal wires 14 and 24 and the semiconductor chips 11 and 21 are sealed with the encapsulant 15 and 25, and the lower surfaces of the substrates 12 and 22. The solder balls 16 and 26 are attached to the circuit pattern portion disposed on the substrate.

또한, 각 BGA 타입의 패키지(10,20)는 금속와이어(14,24)가 연결된 본딩패드(11a,21a) 상에 전도성 물질, 예컨데, 범프(19,29)가 형성되고, 봉지제(15,25)가 범프(19,29)의 상면을 노출시키는 형태로 형성된 구조를 갖는다. In addition, each BGA type package 10 and 20 has conductive materials, for example, bumps 19 and 29 formed on the bonding pads 11a and 21a to which the metal wires 14 and 24 are connected, and the encapsulant 15 , 25 has a structure formed to expose the upper surfaces of the bumps (19, 29).

이때, 상기 범프(19,29) 상면의 노출은 소망하는 봉지제(15,25)의 높이까지 상기 범프(19,29)를 형성하는 것에 의해 이루어질 수 있다. 또한, BGA 타입의 패키지들(10,20)을 스택함에 있어서, 하측에 배치된 BGA 타입의 패키지(10)와 상측에 배치된 BGA 타입의 패키지(20)는 상기 하측 BGA 타입 패키지(10)의 노출된 범프(19)와 상측 BGA 타입 패키지(20)의 솔더 볼(26)간을 연결시키는 것에 의해 상호간의 전기적 연결이 이루어지며, 상기 범프(19)와 솔더 볼(26)간의 연결은 상기 범프(19) 상에 플럭스(Flux; 도시안됨)를 바른 후, 이 플럭스 상에 상측 BGA 패키지(20)의 솔더 볼(26)을 안착시키고, 이러한 상태에서 리플로우(reflow)시키는 것에 의해 이루어진다. In this case, the upper surface of the bumps 19 and 29 may be exposed by forming the bumps 19 and 29 to the height of the desired encapsulant 15 and 25. In addition, in stacking the BGA type packages 10 and 20, the BGA type package 10 disposed on the lower side and the BGA type package 20 disposed on the upper side may be formed in the lower BGA type package 10. An electrical connection is made between the exposed bumps 19 and the solder balls 26 of the upper BGA type package 20, and the connection between the bumps 19 and the solder balls 26 is performed on the bumps. After applying a flux (19) on (19), the solder ball 26 of the upper BGA package 20 is seated on this flux and reflowed in this state.

이와 같은 본 발명의 스택 패키지는 범프(19,29)를 이용하여 패키지들간 스택, 즉, 기계적 및 전기적 연결을 이루기 때문에 별도의 PCB 및 PCB들간을 연결하기 위한 또 다른 PCB 및 추가 공간이 필요치 않다. 따라서, 본 발명의 스택 패키지는 종래의 그것과 비교해서 전체 크기 및 두께를 감소시킬 수 있고, 이에 따라, 소형화를 이룰 수 있으며, 또한, 고가의 PCB를 사용하지 않으므로 제조 비용을 낮출 수 있음은 물론 제조 공정의 단순화도 이룰 수 있다. Such a stack package of the present invention uses bumps 19 and 29 to make a stack between the packages, that is, mechanical and electrical connections, and thus does not require another PCB and additional space for connecting separate PCBs and PCBs. Therefore, the stack package of the present invention can reduce the overall size and thickness compared to the conventional one, and thus can be miniaturized, and can also lower the manufacturing cost since no expensive PCB is used. Simplification of the manufacturing process can also be achieved.

한편, 전술한 본 발명의 실시예에서는 2개의 BGA 타입 패키지들을 스택하여 스택 패키지를 구성하였지만, 그 이상의 BGA 타입 패키지들을 스택하여 스택 패키지를 구성하는 것도 가능하다. 바람직하게, 본 발명의 스택 패키지는 2개 내지 4개의 BGA 타입의 패키지들을 스택하여 구성한다. Meanwhile, in the above-described embodiment of the present invention, a stack package is configured by stacking two BGA type packages, but it is also possible to stack a stack of more BGA type packages. Preferably, the stack package of the present invention is configured by stacking two to four BGA type packages.

또한, 전술한 본 발명의 실시예에서는 범프를 사용하여 패키지들간 스택을 이루었지만, 범프 이외의 다른 전도성 물질을 사용하는 것도 가능하다. In addition, in the above-described embodiment of the present invention, bumps are used to form a stack between packages, but other conductive materials other than bumps may be used.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 범프를 이용해서 BGA 타입의 패키지들을 스택하므로, 별도의 PCB가 필요치 않아 제조 비용을 낮출 수 있음은 물론 제조 공정을 단순화시킬 수 있다. As described above, since the present invention stacks BGA type packages using bumps, a separate PCB is not required, thereby lowering manufacturing costs and simplifying a manufacturing process.

또한, 본 발명은 패키지들의 스택시 별도의 PCB가 필요치 않을 뿐만 아니라, PCB들간을 전기적으로 연결시키기 위한 추가 공간이 필요치 않으므로, 스택 패키지의 전체 높이 및 크기를 줄일 수 있으며, 이에 따라, 스택 패키지의 소형화를 달성할 수 있다. In addition, the present invention not only does not require a separate PCB for stacking the packages, but also does not require additional space for electrically connecting the PCBs, thereby reducing the overall height and size of the stack package, thereby, Miniaturization can be achieved.

Claims (4)

적어도 둘 이상의 BGA 타입의 패키지가 스택되며, At least two BGA type packages are stacked 상기 BGA 타입의 패키지는, 상면 및 하면과 내부에 회로패턴을 구비한 기판; 상기 기판 상에 부착된 다수의 본딩패드를 갖는 반도체칩; 상기 반도체칩의 본딩패드와 기판 상면의 회로패턴간을 전기적으로 연결시키는 금속와이어; 상기 금속와이어의 단부를 포함한 본딩패드 상에 형성된 전도성 물질; 상기 전도성 물질의 상면을 노출시키도록 반도체칩 및 금속와이어를 포함한 기판 상면을 밀봉하는 봉지제; 및 상기 기판 하면의 회로패턴에 부착된 솔더 볼을 포함하고, The BGA type package may include a substrate having circuit patterns formed on top and bottom surfaces thereof; A semiconductor chip having a plurality of bonding pads attached to the substrate; A metal wire electrically connecting a bonding pad of the semiconductor chip to a circuit pattern on an upper surface of the substrate; A conductive material formed on a bonding pad including an end of the metal wire; An encapsulant sealing an upper surface of the substrate including the semiconductor chip and the metal wire to expose the upper surface of the conductive material; And solder balls attached to a circuit pattern on the bottom surface of the substrate, 상측 BGA 패키지와 하측 BGA 패키지는 상기 상측 BGA 패키지의 솔더 볼이 상기 하측 BGA 패키지의 노출된 전도성 물질과 연결되는 것에 의해 전기적으로 상호 연결된 것을 특징으로 하는 스택 패키지. And the upper BGA package and the lower BGA package are electrically interconnected by connecting solder balls of the upper BGA package with exposed conductive materials of the lower BGA package. 제 1 항에 있어서, The method of claim 1, 상기 상측 BGA 패키지의 솔더 볼과 하측 BGA 패키지의 전도성 물질간 전기적 연결은 상기 솔더 볼과 전도성 물질 사이에 플럭스를 개재시킨 상태로 리플로우시키는 것에 의해 이루어진 것을 특징으로 하는 스택 패키지. And the electrical connection between the solder ball of the upper BGA package and the conductive material of the lower BGA package is made by reflowing with a flux interposed between the solder ball and the conductive material. 제 1 항에 있어서, The method of claim 1, 상기 전도성 물질은 범프인 것을 특징으로 하는 스택 패키지. And the conductive material is bump. 제 1 항에 있어서, The method of claim 1, 상기 BGA 패키지는 2개 내지 4개가 스택된 것을 특징으로 하는 스택 패키지. The BGA package is a stack package, characterized in that two to four stacked.
KR1020060059829A 2006-06-29 2006-06-29 Stack package KR20080001397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059829A KR20080001397A (en) 2006-06-29 2006-06-29 Stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059829A KR20080001397A (en) 2006-06-29 2006-06-29 Stack package

Publications (1)

Publication Number Publication Date
KR20080001397A true KR20080001397A (en) 2008-01-03

Family

ID=39213420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059829A KR20080001397A (en) 2006-06-29 2006-06-29 Stack package

Country Status (1)

Country Link
KR (1) KR20080001397A (en)

Similar Documents

Publication Publication Date Title
KR100833589B1 (en) Stack package
KR100753415B1 (en) Stack package
US20090146315A1 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
JP2008147628A (en) Multilayer semiconductor package
US7615858B2 (en) Stacked-type semiconductor device package
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
CN107275312A (en) Passive element packaging part and the semiconductor module for including the passive element packaging part
JP2000228468A (en) Semiconductor chip and semiconductor device
KR100808582B1 (en) Chip stack package
KR101219086B1 (en) Package module
KR20090098067A (en) Stack package and method of fabricating the same
CN101465341B (en) Stacked chip packaging structure
KR100743649B1 (en) Multi chip package
KR100818080B1 (en) Chip stack package
KR20080067891A (en) Multi chip package
KR20080001397A (en) Stack package
KR100376884B1 (en) Stack package
KR20060133800A (en) Chip stack package
KR100826982B1 (en) Memory module
KR20090074493A (en) Stack package
KR100401502B1 (en) Chip stack package
KR20080020386A (en) Multi chip package
KR20050104960A (en) Chip stack package
KR20060007528A (en) Chip stack package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid