KR20080001063A - Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의액정표시장치의 제조 방법 - Google Patents

Abstract

본 발명은 셀 어레이 공정 후 각 라인들을 테스트하기 위한 MPS(Mass Product system) 배선이 형성된 GIP 구조의 액정표시장치용 기판 및 GIP 구조의 액정표시장치의 제조 방법에 관한 것으로, 박막트랜지스터 어레이가 형성된 액티브 영역, 더미 영역 및 비 표시 영역을 구비한 패널 영역이 다수 정의되는 모 기판; 상기 비 표시 영역의 모 기판에 형성되는 복수개의 TCP; 상기 더미 영역에 형성되는 GIP 게이트 드라이버 및 상기 GIP 게이트 드라이버에 각종 신호를 인가하기 위한 신호 라인들; 그리고 상기 박막트랜지스터 어레이의 게이트 및 데이타 배선, 공통 배선, 접지 및 정전압 그리고 상기 신호 라인들의 불량을 검사하기 위해 상기 해당 패널 영역의 비 표시 영역과 이웃하는 패널 영역의 데이타 패드 반대쪽 비 표시 영역에 걸쳐 형성되는 복수개의 MPS 배선을 포함하여 구성된 것이다.

GIP, MPS 배선, 액정표시장치, 액정표시장치의 제조 방법

Description

ＧＩＰ 구조의 액정표시장치용 기판 및 ＧＩＰ 구조의 액정표시장치의 제조 방법{Substrate for gatg in panel (GIP) type liquid crystal display device and method for fabricating the gatg in panel (GIP) type liquid crystal display device}

도 1은 일반적인 액정표시장치의 일부를 나타낸 분해 사시도

도 2는 일반적인 액정표시장치의 MPS 배선을 나타낸 평면도

도 3은 종래의 GIP 구조의 액정표시장치의 평면도

도 4는 본 발명의 실시예에 따른 GIP 구조의 액정표시장치의 MPS 배선 배치 평면도

도 5는 도 4의 "A" 부분 확대도

도 6은 도 4의 "B" 부분 확대도

도 7a 내지 7f는 본 발명에 따른 GIP 구조의 액정표시장치의 공정 단면도

*도면의 주요 부분에 대한 부호의 설명*

20, 50 : 기판 21 : 표시 영역

22 : 비 표시 영역 23 : MPS 배선

24 : MPS 패드 33 : GIP 게이트 드라이버

34 : GIP 더미 게이트 드라이버 35 : 신호 라인들

37 : TCP 41 : 게이트 전극

42 : 게이트 절연막 43 : 활성층

44 : 데이타 배선 44a 44b : 소오스/드레인 전극

45 : 보호막 46 : 화소 전극

46a : 연결 라인 51 : 블랙매트릭스층

52 : 칼라 필터층 53 : 공통 전극

100 : 시일재

본 발명은 내장 게이트 패널(GIP; Gate In Panel) 액정표시장치에 관한 것으로, 특히 셀 어레이 공정 후 각 라인들을 테스트하기 위한 MPS(Mass Product system) 배선이 형성된 GIP 구조의 액정표시장치용 기판 및 GIP 구조의 액정표시장치의 제조 방법에 관한 것이다.

통상의 액정 표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여 액정 표시장치는 화소영역들이 매트릭스 형태로 배열된 액정표시 패널과 액정표시 패널을 구동하기 위한 구동회로를 구비한다.

상기 액정표시 패널은 두개의 제 1, 제 2 기판이 일정 공간을 갖고 합착되고, 상기 두 기판 사이에 액정층이 형성된다. 따라서, 상기 액정층을 각 화소 별로 구동하기 위해서, 상기 제 1 기판에는 다수개의 게이트 라인과 다수개의 데이터 라인이 서로 수직하게 교차 배열되어 화소 영역을 정의하고, 각 화소 영역에는 화소 전극이 형성되며, 상기 각 게이트 라인과 데이타 라인이 교차하는 부분에는 박막트랜지스터가 형성되어 상기 각 게이트 라인의 스캔신호에 따라 상기 박막트랜지스터가 턴온되어 상기 데이타 라인의 데이타 신호를 각 화소 전극에 인가하도록 구성된다.

또한, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분에서 빛을 차단하기 위한 블랙매트릭스층과 색상을 구현하기 위해 상기 각 화소 영역에 형성되는 칼라 필터층과 상기 화소 전극에 대응되어 액정층을 구동하기 위한 전계를 형성하는 공통전극이 구비된다.

상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호 및 데이타 신호 등을 공급하는 타이밍 컨트롤러를 포함한다.

상기 게이트 드라이버는 각 게이트 라인에 순차적으로 스캔 펄스를 출력하기 위해 쉬프트 레지스터를 구비한다. 상기 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 상기 다수의 스테이지들은 상기 스캔 펄스를 순차적으로 출력하여 액정 패널의 게이트 라인들을 순차적으로 스캐닝한다.

구체적으로, 상기 다수의 스테이지 중 첫 번째 스테이지는 타이밍 컨트롤러로부터의 스타트 신호를 트리거 신호로 입력받고 첫 번째 스테이지를 제외한 나머 지 스테이지들은 이 전단의 스테이지로부터의 출력신호를 트리거 신호로 입력받는다. 아울러 다수의 스테이지 각각은 서로 순차적인 위상차를 갖는 다수의 클럭 펄스 중 적어도 한 개의 클럭 펄스를 인가받는다. 이에 따라, 첫 번째 스테이지부터 마지막 스테이지까지 스캔 펄스를 순차적으로 출력하게 된다.

이와 같은 종래의 게이트 드라이버는 상기 게이트 구동부의 쉬프트 레지스터가 내장되는 별도의 게이트 드라이버 집적회로(Gate Driver IC)를 만들고 이를 실장 공정 등을 이용하여 액정표시패널의 게이트 라인 패드에 연결하여 사용하였다.

도 1은 일반적인 액정표시장치의 일부를 나타낸 분해 사시도이다.

도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 형성된 액정층(3)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 배선(4)이 배열되고, 상기 게이트 배선(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 배선(5)이 배열된다. 그리고, 상기 게이트 배선(4)과 데이터 배선(5)에 의해 정의되는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 배선(4)과 데이터 배선(5)이 교차하는 부분에는 상기 게이트 배선(4)의 스캔 신호에 따라 턴온/오프되어 상기 데이터 배선(5)의 데이타 신호를 상기 각 화소전극(6)에 인가하는 박막 트랜지스터(T)가 형성되어 있다. 이를 박막트랜지스터 어레이 기판이라 한다.

그리고 상기 제 2 기판(2)에는 상기 화소영역(P)을 제외한 부분의 빛을 차단 하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다. 이를 칼라 필터 어레이 기판이라 한다.

한편, 일반적으로 액정표시장치의 제조 방법은, 크게 셀 어레이 공정, 합착공정 및 모듈 공정으로 구분된다.

상기 셀 어레이 공정은 제 1 모 기판에 다수개의 패널 영역을 정의하여 각 패널 영역에 게이트 배선, 데이타 배선, 박막트랜지스터 및 화소 전극을 구비한 박막트랜지스터 어레이를 형성하고, 제 2 모 기판에 다수개의 패널 영역을 정의하여 각 패널 영역에 블랙매트릭스층, 칼라 필터층 및 공통 전극을 구비한 칼라필터 어레이를 형성하는 공정을 의미한다.

그리고, 합착 공정은 상기와 같은 제 1 또는 제 2 모 기판의 각 패널 영역의 가장자리 부분에 시일재를 형성하고 액정을 적하한 후, 상기 두 모 기판을 정렬하여 합착한다. 그리고 단위 패널 영역 별로 컷팅하고 검사(Autoprobe inspection)하는 공정을 의미한다.

상기 모듈 공정은 상기 단위 패널에 구동 IC를 부착하고 백라이트를 조립하는 공정을 의미한다.

상기와 같이 셀 어레이 공정이 완료되면 합착 공정 하기 전에, 상기 박막트랜지스터 어레이의 각 신호 라인의 단선 및 단락 불량을 체크(Mass Product System 검사, 이하 'MPS 검사'라 칭함)하여 정품 및 불량을 판단하고 불량일 경우 리페어 공정을 추가로 실시하게 된다.

이와 같이, 상기 박막트랜지스터 어레이의 각 신호 라인의 단선 및 단락 불량을 체크하는 MPS 검사를 위해서는 상기 셀 어레이 공정 시에 이들을 검사하기 위한 MPS 배선을 형성하고, 상기 컷팅 공정 시 이들 MPS 배선들을 제거한다.

도 2는 일반적인 액정표시장치의 MPS 배선을 나타낸 평면도이다.

즉, 모 기판(20)에 다수개의 패널 영역을 정의한다. 여기서, 각 패널 영역은 표시 영역(21)과 비 표시 영역(22)으로 정의된다. 도 2에서는 패널 영역을 2개 도시한 것이다.

이와 같은 모 기판(20)의 각 패널 영역의 표시 영역에는, 도 1에서 설명한 바와 같은, 박막트랜지스터 어레이(도면에는 도시되지 않음)를 형성하고, 상기 각 패널 영역의 비 표시 영역에는 상기 MPS 배선(23) 및 MPS 패드(24)를 형성한다.

즉, 상기 MPS 배선(23)은 짝수 번째 게이트 배선 검사용(GE), 홀수번째 게이트 배선 검사용(GO), 짝수 번째 데이터 배선 검사용(DE), 홀수 번째 데이타 배선 검사용(DO), 공통 배선 검사용(Vcom), 접지 배선 검사용(GND), 정전압 배선 검사용(VDD) 등 약 5-6개의 배선을 구비하고, 비 표시 영역의 데이타 패드 또는 게이트 패드 영역에 형성된다.

또한, 상기 MPS 배선(23) 및 패드(24)는 상기 박막트랜지스터 어레이의 게이트 배선 형성 시 동시에 형성된다. 그리고, 상기 MPS 배선(23)과 해당 게이트, 데이타, 공통, 접지 및 정전압 배선들은 화소 전극과 동일한 물질에 의해 서로 연결된다.

그러나, 최근에는, 상기 별도의 게이트 드라이버 집적회로(Gate Driver IC) 를 만들지 않고, 재료비 절감, 공정 수의 감소 및 공정 시간의 단축을 위해 상기 액정표시 패널 상에 쉬프트 레지스트를 직접 형성하는 게이트 인 패널(Gate In Panel, GIP) 기술이 사용되고 있다. 즉, 게이트 드라이버의 쉬프트 레지스터를 액정표시패널에 형성하였다.

이와 같은 종래의 GIP 구조의 액정표시장치를 설명하면 다음과 같다.

도 3은 종래의 GIP 구조의 액정표시장치의 평면도이다.

종래의 GIP 구조의 액정표시장치는, 도 3에 도시한 바와 같이, 일정 공간을 갖고 시일재(sealant)(10)에 의해 하부 기판(31)과 상부기판(32)이 합착된다. 이 때, 상기 하부 기판(31)은 상부 기판(32)보다 더 크게 형성되어 데이타 드라이버 등이 실장되는 비 표시 영역을 갖고, 상기 시일재(40) 안쪽의 상기 합착된 상하부 기판(31, 32)에 표시 영역을 갖는다. 도 3에서는 상기 하부 기판(31)의 비표시 영역에 TCP(37)가 실장됨을 도시하였다.

또한, 상기와 같이 상기 합착된 상하부 기판(31, 32)의 표시 영역은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다.

상술한 바와 같이, 도면에는 도시되지 않았지만, 상기 하부기판(31)의 표시영역 중 액티브 영역(A/A)에는 게이트 배선, 데이터 배선, 화소 전극 및 박막트랜지스터가 형성되고, 상기 상부 기판(32)의 표시 영역 중 액티브 영역(A/A)에는 블랙매트릭스층, 칼라 필터층 및 공통 전극 등이 형성된다 (도 1 참조).

상기 하부기판(31)의 표시 영역중 더미 영역(D)에는, 공통 배선(도면에는 도시되지 않음), GIP 게이트 드라이버(33), GIP 더미 게이트 드라이버(34), 상기 타 이밍 콘트롤러에서 출력되는 각종 신호(클럭신호, 인에이블 신호, 스타트 신호, 공통 전압 등)를 상기 GIP 게이트 드라이버(33) 및 GIP 더미 게이트 드라이버(34)에 인가하기 위한 신호 라인들(35)이 형성되고, 상기 상부 기판(32)의 표시 영역 중 더미 영역(D)에는 블랙매트릭스층이 형성된다.

이 때, 공정 중 상기 신호 라인들(35)에 정전기가 인가되면 내부 회로의 소자들이 파괴되므로 이를 방지하기 위해 상기 신호 라인들(35)에 정전기 방지회로(36)가 설치되고, 상기 신호 라인들(35)은 첫번째 TCP(37)에 연결된다.

물론, 상기 표시 영역의 상기 상하부 기판(31, 32) 사이에는 액정층이 형성된다.

상기와 같은 GIP 구조의 액정표시장치에서도, 도 2에서 설명한 바와 같은 MPS 배선을 형성하여야 한다.

그러나, GIP 구조의 액정표시장치에서는, 상술한 바와 같이 일반적인 액정표시장치(도 2 참조)에 비해 더미 영역에 상기 GIP 게이트 드라이버(33) 및 GIP 더미 게이트 드라이버(34) 뿐만아니라 이들에게 신호를 인가하기 위한 신호 라인들(35)이 형성되고, 일반적인 액정표시장치에서는 5-6개의 MPS 배선이 필요하였지만, 상기 신호 라인들의 단선 및 단락도 체크하여야 하므로 더 많은 MPS 배선(10 내지 15개 정도)이 요구된다.

따라서, GIP 구조의 액정표시장치에서는 상기 MPS 배선을 형성할 공간 확보가 어렵고, 더불어 각 라인의 단선 및 단락 불량을 체크할 수 없는 문제점이 있었다.

또한, 상기 GIP 구조의 액정표시장치에서는 상기 신호 라인들의 불량을 체크하기 위해서는 첫번째 TCP 영역에 MPS 배선이 집중되어야 하므로 MPS 배선 형성 공간이 더더욱 어렵다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 이웃하는 패널 영역의 데이타 패드 반대쪽 공간을 활용하여 MPS 배선을 설계하는 GIP 구조의 액정표시장치용 기판 및 GIP 구조의 액정표시장치의 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 GIP 구조의 액정표시장치용 기판은, 박막트랜지스터 어레이가 형성된 액티브 영역, 더미 영역 및 비 표시 영역을 구비한 패널 영역이 다수 정의되는 모 기판; 상기 비 표시 영역의 모 기판에 형성되는 복수개의 TCP; 상기 더미 영역에 형성되는 GIP 게이트 드라이버 및 상기 GIP 게이트 드라이버에 각종 신호를 인가하기 위한 신호 라인들; 그리고 상기 박막트랜지스터 어레이의 게이트 및 데이타 배선, 공통 배선, 접지 및 정전압 그리고 상기 신호 라인들의 불량을 검사하기 위해 상기 해당 패널 영역의 비 표시 영역과 이웃하는 패널 영역의 데이타 패드 반대쪽 비 표시 영역에 걸쳐 형성되는 복수개의 MPS 배선을 포함하여 구성됨에 그 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 GIP 구조의 액정표시장치 제조 방법은, 액티브 영역, 더미 영역 및 비 표시 영역을 구비한 패널 영역 이 다수 정의되는 제 1 모 기판을 준비하는 제 1 단계; 상기 액티브 영역에 박막트랜지스터 어레이의 게이트 배선 및 전극을 형성하고, 동시에 상기 더미 영역에 GIP 게이트 드라이버의 신호 라인들 형성하고, 상기 해당 패널 영역의 비 표시 영역 및 이웃하는 패널 영역의 데이타 패드 반대쪽 비 표시 영역에 MPS 배선들을 형성하는 제 2 단계; 상기 게이트 배선, 신호 라인들 및 MPS 배선들을 포함한 모 기판 전면에 게이트 절연막을 형성하고 상기 게이트 전극 상측의 상기 게이트 절연막위에 활성층을 형성하는 제 3 단계; 상기 활성층 양측에 소오스/드레인 전극이 위치되도록 상기 액티브 영역의 게이트 절연막 위에 상기 박막트랜지스터 어레이의 데이타 라인을 형성하는 제 4 단계; 상기 데이타 라인을 포함한 모 기판 전면에 보호막을 형성하고, 상기 드레인 전극과, 상기 신호 라인들 및 MPS 배선의 소정 부분이 노출되도록 복수개의 콘택홀을 형성하는 제 5 단계; 그리고 상기 드레인 전극에 연결되도록 상기 보호막 상측의 화소 영역에 화소 전극을 형성하고, 동시에 상기 MPS 배선과 상기 신호 라인 및 박막트랜지스터 어레이의 배선들이 연결되도록 연결 라인을 형성하는 제 6 단계를 포함하여 이루어짐에 그 특징이 있다.

여기서, 상기 본 발명에 따른 GIP 구조의 액정표시장치의 제조 방법은, 상기 MPS 배선을 이용하여 각 신호 라인 및 박막트랜지스터 어레이의 배선들의 불량을 체크하여 불량이 발생된 라인 및 배선들에 대해서 리페어 하는 제 7 단계; 상기 제 1 모 기판에 대응되느 제 2 모 기판을 준비하는 제 8 단계; 상기 제 1 또는 제 2 모 기판의 각 패널 영역의 가장자리 부분에 시일재를 형성하는 제 9 단계; 상기 시일재를 이용하여 상기 제 1, 제 2 모 기판을 합착하는 제 10 단계; 그리고 상기 비 표시 영역에 형성되는 상기 MPS 배선이 제거되도록 상기 합착된 제 1, 제 2 모 기판을 단위 패널 별로 컷팅하는 제 11 단계를 더 포함함에 특징이 있다.

상기와 같은 특징을 갖는 본 발명의 실시예에 따른 액정표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 4는 본 발명의 실시예에 따른 GIP 구조의 액정표시장치의 MPS 배선 배치 평면도이고, 도 5는 도 4의 "A" 부분 확대도이며, 도 6은 도 4의 "B" 부분 확대도이다.

즉, 도 4에서는 하부 기판을 도시한 것으로, 하부 기판의 모 기판(20)에 다수개의 패널 영역을 정의한다. 여기서, 각 패널 영역은, 상기 상하부 기판이 합착되어 데이타 드라이버 등이 실장되는 비 표시 영역(22)과 표시 영역(21)을 갖는다. 상기 표시 영역(21)은 액티브 영역(A/A)과 더미 영역(D)으로 구분된다. 도 4에서는 패널 영역을 2개 도시한 것이다.

즉, 상기 표시 영역(21)의 가장자리 부분에는 시일재가 형성되어 상기 두 기판을 합착하게 되고, 상기 하부 기판의 비표시 영역(22)에 복수개의 TCP(37)가 실장됨을 도시하였다.

상기 하부 기판인 모 기판(20)의 표시영역 중 액티브 영역(A/A)에는 게이트 배선, 데이터 배선, 화소 전극 및 박막트랜지스터를 구비한 박막트랜지스터 어레이가 형성되고, 상부 기판의 모 기판(도면에는 도시되지 않음)의 표시 영역 중 액티브 영역(A/A)에는 블랙매트릭스층, 칼라 필터층 및 공통 전극 등을 구비한 칼라필터 어레이가 형성된다 (도 1 참조).

상기 하부 기판의 모 기판(20)의 표시 영역중 더미 영역(D)에는, 공통 배선(도면에는 도시되지 않음), GIP 게이트 드라이버(33), GIP 더미 게이트 드라이버(34), 상기 타이밍 콘트롤러에서 출력되는 각종 신호(클럭신호, 인에이블 신호, 스타트 신호, 공통 전압 등)를 상기 GIP 게이트 드라이버(33) 및 GIP 더미 게이트 드라이버(34)에 인가하기 위한 신호 라인들(35)이 형성되고, 상기 상부 모 기판의 표시 영역 중 더미 영역(D)에는 블랙매트릭스층이 형성된다.

이 때, 상기 신호 라인들(35)은 첫번째 TCP(37)에 연결된다.

또한, 이와 같은 모 기판(20)의 각 패널 영역의 비 표시 영역에는 MPS 배선(23) 및 MPS 패드(24)를 형성한다.

여기서, 상기 MPS 배선(23)은 짝수 번째 게이트 배선 검사용(GE), 홀수번째 게이트 배선 검사용(GO), 짝수 번째 데이터 배선 검사용(DE), 홀수 번째 데이타 배선 검사용(DO), 공통 배선 검사용(Vcom), 접지 배선 검사용(GND), 정전압 배선 검사용(VDD) 등 약 5-6개의 배선 뿐만 아니라, 상기 GIP 게이트 드라이버(33) 및 GIP 더미 게이트 드라이버(34)에 각종 신호를 제공하기 위한 신호 라인(35)들의 불량을 테스트 하기 위한 상기 신호 라인들용 MPS 배선도 포함하고 있다.

상기 MPS 배선(23) 및 패드(24)는 상기 박막트랜지스터 어레이의 게이트 배선 형성 시 동시에 형성된다. 그리고, 상기 MPS 배선(23)과 해당 게이트 배선, 데이타 배선, 공통 배선, 접지 배선, 정전압 배선 및 상기 신호 라인들은 화소 전극과 동일한 물질에 의해 서로 연결된다.

이와 같이 상기 MPS 배선(23)은 상기 신호 라인(35)들 테스트용 MPS 배선을 포함하여 약 10 내지 15개 정도가 된다. 이와 같이 MPS 배선(23)이 약 10 내지 15개 정도가 되고, 상기 신호 라인(35)들용 MPS 배선(23)이 포함되어 있으므로, 상기 MPS 배선(23)들도 상기 첫번째 TCP(37)쪽으로 연결되어야 한다. 따라서, 상기 MPS 배선(23)을 해당 패널 영역의 비표시 영역에 모두 형성할 수 없다.

본 발명은 이와 같은 문제점을 해결하기 위하여, 이웃하는 패널 영역의 데이타 패드 반대쪽 공간을 활용하여 MPS 배선(23)을 설계한다. 즉, 상기 MPS 배선(23)은 액정표시장치를 구동하는데는 필요하지 않고, 단지 셀 공정 후, 각 배선들의 불량을 체크하기 위한 것으로, 액정표시패널이 완성되면 제거되는 것들이다.

따라서, 셀 공정에서 이웃하는 패널 영역의 데이타 패드 반대쪽의 비표시 영역의 공간에 MPS 배선(23)을 형성한다.

이 때, 상기 각 MPS 배선(23)은 서로 다른 배선과 겹치지지 않아야 한다. 즉, 도 5에 도시한 바와 같이, 상기 짝수 데이타 배선용(D/E) 및 홀수 데이타 배선용(D/O)의 MPS 배선(23)이 최외각에 배치되어 복수개의 데이타 배선 중 짝수번째 데이타 배선과 홀수번째 데이타 배선에 연결된다.

또한, 공통 배선용(Vcom) MPS 배선(23)은, 도 6에 도시한 바와 같이, 상기 짝수 데이타 배선용 및 홀수 데이타 배선용의 MPS 배선(23)과 반대편(안쪽)에 배치되어야 한다. 이와 같이 MPS 배선(23)을 배치할 경우 다른 배선과 겹쳐지지 않는다.

이와 같은 본 발명에 따른 GIP 구조의 액정표시장치의 MPS 배선 형성 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 7a 내지 7f는 본 발명에 따른 GIP 구조의 액정표시장치의 공정 단면도이다.

도 7a에 도시한 바와 같이, 복수개의 패널 영역이 정의되고, 상기 패널 영역은 비표시 영역, 더미 영역과 액티브 영역으로 정의되는 하부 기판의 모 기판(20)에 저저항 금속층을 증착하고 사진 식각 공정으로 상기 금속층을 선택적으로 제거하여, 상기 액티브 영역에는 박막트랜지스터의 게이트 전극(41)을 형성하고, 이와 동시에 상기 더미 영역에는 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버의 신호 라인(35)들 형성하고, 상기 비 표시 영역에 MPS 배선(23) 및 MPS 배선 패드를 형성한다.

물론, 도면에는 도시되지 않았지만, 상기 게이트 전극(41) 형성 시,상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버의 각 트랜지스터의 게이트 전극도 동시에 형성한다.

그리고, 상기 MPS 배선(23)은, 상기 도 4에서 설명한 바와 같이, 이웃하는 패널 영역의 데이타 패드 반대쪽 공간을 활용하여 MPS 배선(23)을 형성한다.

도 7b에 도시한 바와 같이, 상기 게이트 전극(41), 신호 라인(35) 및 MPS 배선(23)을 포함한 모 기판(20) 전면에 게이트 절연막(42)을 형성한다.

그리고, 상기 게이트 절연막(42)위에 반도체층을 증착하고 선택적으로 제거하여 상기 액티브 영역의 게이트 전극 상측의 게이트 절연막 위에 박막트랜지스터의 활성층(43)을 형성한다. 물론, 도면에는 도시되지 않았지만, 상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버의 각 트랜지스터의 활성층도 동시에 형성한 다.

도 7c에 도시한 바와 같이, 상기 활성층을 포함한 기판 전면에 저저항 금속층을 증착하고 선택적으로 식각하여, 상기 액티브 영역에 상기 박막트랜지스터의 소오스/드레인 전극(44a, 44b) 및 데이타 라인(44)을 형성한다. 물론, 도면에는 도시되지 않았지만, 상기 GIP 게이트 드라이버 및 GIP 더미 게이트 드라이버의 각 트랜지스터의 소오스/드레인 전극도 동시에 형성한다.

도 7d에 도시한 바와 같이, 상기 데이타 라인(44)을 포함한 기판 전면에 보호막(45)을 형성한다.

도 7e에 도시한 바와 같이, 상기 보호막(45)을 선택적으로 제거하여 상기 드레인 전극(4b) 상측에 제 1 콘택 홀을 형성함과 동시에, 상기 더미 영역의 상기 신호 라인(35)과 상기 비 표시 영역의 상기 MPS 배선(23)상의 상기 보호막(45) 및 게이트 절연막(42)을 제거하여 제 2 및 제 3 콘택 홀을 형성한다.

그리고, 상기 기판 전면에 ITO 또는 IZO 등의 투명 도전막을 증착하고 선택적으로 제거하여 상기 제 1 콘택 홀을 통해 상기 드레인 전극(44b)에 연결되도록 화소 영역에 화소 전극(46)을 형성함과 동시에 상기 더미 영역과 비 표시 영역에 형성되는 제 2, 제 3 콘택 홀을 통해 상기 신호 라인(35)과 상기 MPS 배선(23)이 서로 연결되도록 연결 라인(46a)을 형성한다.

물론, 도면에는 도시되지 않았지만, 짝수 번째 게이트 배선 검사용(GE), 홀수번째 게이트 배선 검사용(GO), 짝수 번째 데이터 배선 검사용(DE), 홀수 번째 데이타 배선 검사용(DO), 공통 배선 검사용(Vcom), 접지 배선 검사용(GND), 정전압 배선 검사용(VDD) 등의 MPS 배선(23)도 해당 배선과 상기 투명 도전막에 의해 서로 연결된다.

이와 같이, 하부 기판을 완성한 후, 상기 MPS 배선(23) 및 패드(24)를 이용하여 각 라인들의 불량을 체크하고 불량이 발생된 라인들에 대해서 리페어 공정이 수행된다.

도 7f에 도시한 바와 같이, 블랙매트릭스층(51), 칼라필터층(52) 및 공통 전극(53) 등을 구비한 상부 모 기판(50)을 준비하고, 상기 하부 모 기판(20) 또는 상부 모 기판(50)의 각 패널 영역의 더미 영역 가장자리 부분에 시일재(100)를 도포하고 상기 상 하부 모 기판(20, 50)을 합착한 후, 상기 시일재에 광을 조사하여 상기 시일재를 경화시킨다.

그리고 단위 패널 영역 별로 컷팅 한다. 이 때 상기 비 표시 영역에 형성된 MPS 배선(23)들은 제거된다.

이상에서 설명한 바와 같이 본 발명에 따른 GIP 구조의 액정표시장치 및 그의 제조 방법에 있어서는 다음과 같은 효과가 있다.

즉, 이웃하는 패널 영역의 데이타 패드 반대쪽 공간을 활용하여 MPS 배선을 설계할 수 있으므로, GIP 구조의 액정표시장치에서도 MPS 배선을 이용한 각 신호 라인들의 불량을 체크 할 수 있고, 불량 발생 시 리페어 공정을 수행할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

1. 박막트랜지스터 어레이가 형성된 액티브 영역, 더미 영역 및 비 표시 영역을 구비한 패널 영역이 다수 정의되는 제 1 모 기판;

   상기 비 표시 영역의 모 기판에 형성되는 복수개의 TCP;

   상기 더미 영역에 형성되는 GIP 게이트 드라이버 및 상기 GIP 게이트 드라이버에 각종 신호를 인가하기 위한 신호 라인들; 그리고

   상기 박막트랜지스터 어레이의 게이트 및 데이타 배선, 공통 배선, 접지 및 정전압 그리고 상기 신호 라인들의 불량을 검사하기 위해 상기 해당 패널 영역의 비 표시 영역과 이웃하는 패널 영역의 데이타 패드 반대쪽 비 표시 영역에 걸쳐 형성되는 복수개의 MPS 배선을 포함하여 구성됨을 특징으로 하는 GIP 구조의 액정표시장치용 기판.
2. 제 1 항에 있어서,

   상기 신호 라인들은 복수개의 TCP 중 첫번째 TCP에 연결되고, 상기 MPS 배선들 중 일부도 상기 첫번째 TCP에 연결됨을 특징으로 하는 GIP 구조의 액정표시장치용 기판.
3. 제 1 항에 있어서,

   상기 MPS 배선은 상기 박막트랜지스터 어레이의 게이트 배선과 동일한 물질 로 형성되고, 상기 박막트랜지스터 어레이의 화소 전극과 동일한 물질로 상기 MPS 배선과 상기 신호 라인 및 해당 배선에 전기적으로 연결됨을 특징으로 하는 GIP 구조의 액정표시장치의 기판.
4. 제 1 항에 있어서,

   상기 각 MPS 배선 중 상기 데이타 배선 검사용 MPS 배선이 최외각에 배치됨을 특징으로 하는 GIP 구조의 액정표시장치용 기판.
5. 제 1 항에 있어서,

   상기 각 MPS 배선 중 상기 공통 배선 검사용 MPS 배선이 가장 안쪽에 배치됨을 특징으로 하는 GIP 구조의 액정표시장치용 기판.
6. 액티브 영역, 더미 영역 및 비 표시 영역을 구비한 패널 영역이 다수 정의되는 제 1 모 기판을 준비하는 제 1 단계;

   상기 액티브 영역에 박막트랜지스터 어레이의 게이트 배선 및 전극을 형성하고, 동시에 상기 더미 영역에 GIP 게이트 드라이버의 신호 라인들 형성하고, 상기 해당 패널 영역의 비 표시 영역 및 이웃하는 패널 영역의 데이타 패드 반대쪽 비 표시 영역에 MPS 배선들을 형성하는 제 2 단계;

   상기 게이트 배선, 신호 라인들 및 MPS 배선들을 포함한 모 기판 전면에 게이트 절연막을 형성하고 상기 게이트 전극 상측의 상기 게이트 절연막위에 활성층 을 형성하는 제 3 단계;

   상기 활성층 양측에 소오스/드레인 전극이 위치되도록 상기 액티브 영역의 게이트 절연막 위에 상기 박막트랜지스터 어레이의 데이타 라인을 형성하는 제 4 단계;

   상기 데이타 라인을 포함한 모 기판 전면에 보호막을 형성하고, 상기 드레인 전극과, 상기 신호 라인들 및 MPS 배선의 소정 부분이 노출되도록 복수개의 콘택홀을 형성하는 제 5 단계; 그리고

   상기 드레인 전극에 연결되도록 상기 보호막 상측의 화소 영역에 화소 전극을 형성하고, 동시에 상기 MPS 배선과 상기 신호 라인 및 박막트랜지스터 어레이의 배선들이 연결되도록 연결 라인을 형성하는 제 6 단계를 포함하여 이루어짐을 특징으로 하는 GIP 구조의 액정표시장치의 제조 방법.
7. 제 6 항에 있어서,

   상기 MPS 배선을 이용하여 각 신호 라인 및 박막트랜지스터 어레이의 배선들의 불량을 체크하여 불량이 발생된 라인 및 배선들에 대해서 리페어 하는 제 7 단계;

   상기 제 1 모 기판에 대응되느 제 2 모 기판을 준비하는 제 8 단계;

   상기 제 1 또는 제 2 모 기판의 각 패널 영역의 가장자리 부분에 시일재를 형성하는 제 9 단계;

   상기 시일재를 이용하여 상기 제 1, 제 2 모 기판을 합착하는 제 10 단계; 그리고

   상기 비 표시 영역에 형성되는 상기 MPS 배선이 제거되도록 상기 합착된 제 1, 제 2 모 기판을 단위 패널 별로 컷팅하는 제 11 단계를 더 포함함을 특징으로 하는 GIP 구조의 액정표시장치의 제조 방법.
8. 제 6 항에 있어서,

   상기 제 2 내지 제 4 단계에서, 상기 GIP 게이트 드라이버를 구성하는 박막트랜지스터를 동시에 형성함을 특징으로 하는 GIP 구조의 액정표시장치의 제조 방법.

Images