KR20070115660A

KR20070115660A - 솔더 페이스트

Info

Publication number: KR20070115660A
Application number: KR1020070051495A
Authority: KR
Inventors: 타다히코 사카이; 타다시 마에다
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 2006-05-30
Filing date: 2007-05-28
Publication date: 2007-12-06
Also published as: TW200808483A; US20070278456A1; CN101081462A

Abstract

미세 피치 부품을 대상으로 하여, 간편하고 비용이 저렴한 공법으로 양호한 솔더 접합성을 확보할 수 있는 솔더 페이스트를 제공하는 것을 목적으로 한다.

주석(Sn) 또는 주석의 합금으로 이루어지는 코어 입자(6A, 6B, 6C)의 표면에 은(Ag)의 피막(7A, 7B, 7C)을 형성한 솔더 입자(4A, 4B, 4C)를, 산화막 제거 능력을 가지는 수지 성분(3a)에 함유시켜 이루어지는 솔더 페이스트(3)에 있어서, 코어 입자의 입경 분포가, 평균 입경이 3㎛~7㎛이고 또한 75% 이상의 입자가 1㎛~9㎛의 범위에 포함되도록 분급 조작을 행하고, 또한 솔더 입자의 1~4wt%를 점유하는 양의 은의 막으로 코어 입자를 덮도록 피막을 형성한다. 이에 따라 솔더 입자 표면의 산화막의 생성을 방지함과 동시에 솔더 접합시의 솔더 젖음성을 향상시킬 수 있어 미세 전극에서의 인쇄성을 확보하고, 간편하고 비용이 저렴한 공법으로 미세 피치 부품을 대상으로 하여 양호한 솔더 접합성을 확보할 수 있다.

Description

솔더 페이스트{Solder paste}

도 1a 내지 도 1c는 본 발명의 일 실시예의 솔더 페이스트에 의해 범프가 형성되는 기판의 사시도.

도 2a는 본 발명의 일 실시예의 솔더 페이스트에서의 솔더 입자의 구성 설명도.

도 2b는 본 발명의 일 실시예의 솔더 페이스트에서의 솔더 입자의 입경 분포를 나타내는 그래프.

도 3은 본 발명의 일 실시예의 솔더 페이스트의 솔더 입자를 형성하는 Sn-Ag계 합금의 평형 상태도.

도 4a 내지 도 4d는 본 발명의 일 실시예의 솔더 페이스트에 의한 범프 형성 방법의 공정 설명도.

도 5a 내지 도 5c는 본 발명의 일 실시예의 솔더 페이스트에 의한 솔더 접합 과정에서의 솔더 입자의 거동 설명도.

도 6a 내지 도 6c는 본 발명의 일 실시예의 솔더 페이스트를 이용한 전자 부품 실장 방법의 공정 설명도.

※도면 부호의 간단한 설명

1: 기판

2: 전극

3: 솔더 페이스트

3a: 수지 성분

4, 4A, 4B, 4C: 솔더 입자

5: 솔더 범프

6, 6A, 6B, 6C: 코어 입자

7, 7A, 7B, 7C: 피막

본 발명은 전자 부품을 기판에 솔더 접합하기 위하여 이용되는 솔더 페이스트에 관한 것이다.

전자 부품을 기판에 실장하는 방법으로서, 솔더 입자를 수지 성분에 함유시켜 페이스트 상태로 한 솔더 페이스트를 솔더 접합재로서 이용하는 표면 실장 공법이 알려져 있다. 이 방법에 따르면, 솔더 페이스트를 기판에 스크린 인쇄함으로써 접합 대상 부위에 일괄하여 솔더을 공급할 수 있고, 또한 부품 탑재 후에는 기판을 리플로우 장치에 의해 가열함으로써, 복수의 부품을 일괄하여 기판에 솔더 접합할 수 있어, 간편하고 비용이 저렴한 실장 공법이 실현된다는 이점이 있다.

이와 같은 전자 부품의 솔더 접합에 이용되는 솔더 페이스트로서, 종래로부터 코어가 되는 솔더 입자의 표면을 이종(異種) 금속의 보호막으로 덮은 구성의 솔더 입자를 이용하는 것이 제안되어 있다(특개평 5-154687호 공보, 특개평 8-164496호 공보, 특개 2001-321983호 공보, 특개 2002-120086호 공보, 특개 2002-331385호 공보). 이들은 모두 용융하여 솔더 접합부를 구성하는 솔더 성분을, 은 등, 대기 폭로(暴露)에 의해 산화되기 어려운 금속의 피막에 의해 덮음으로써, 리플로우 시의 솔더 젖음성을 확보하여 접합성을 향상시키는 것을 목적으로 한 것이다. 이들 중, 특개평 8-164496호 공보, 특개 2001-321983호 공보, 특개 2002-120086호 공보, 특개 2002-331385호 공보에서는, 모두 합금 중에 납 성분을 포함하지 않는 소위 납 프리(free)의 솔더 입자가 이용되고 있다.

최근 전자 기기의 소형화에 수반하여 전자 부품을 기판에 접합하는 전극간 피치는 점점 미세(fine)화하고, 100㎛ 이하의 협소한 피치로 형성된 미세한 전극에 부품의 단자를 솔더 접합하는 것이 요구되고 있다. 그러나 상술한 특허 문헌예에 나타낸 솔더 페이스트는, 모두 함유되는 솔더 입자의 입경이 최소라도 10㎛ 이상인 것을 사용하고 있으므로, 미세한 전극에 안정적으로 솔더 페이스트를 인쇄할 수 없었다.

이와 같은 미세한 전극으로의 인쇄성을 개선하기 위해서는, 솔더 페이스트 중에 함유되는 솔더 입자를 미세화하는 것이 요구된다. 그러나 솔더 페이스트 중의 솔더 입자의 미세화에는 이하에 설명하는 바와 같은 과제가 있어, 10㎛ 이하의 미세한 솔더 입자를 솔더 페이스트에 이용할 수 없었다.

솔더 입자를 미세화하면 솔더의 중량당 표면적이 대폭 증대된다. 이 결과, 솔더 입자의 표면에 존재하는 산화막의 양이 증대됨으로써, 솔더 접합 과정에서의 솔더 입자 상호의 융합이 저해되는 경향이 있다. 이와 같은 산화막은, 강한 활성 작용을 가지는 활성제의 첨가에 의해 제거하는 것이 가능하나, 그러한 한편, 활성제의 배합 비율을 증가시키면 잔류한 활성 성분에 의해 솔더 접합 후에 전극이나 배선 회로의 부식이 발생하여 신뢰성이 저하되므로, 활성제만으로 산화막에 의한 문제를 방지하는 것은 곤란했다.

또한 선행 문헌예에 나타낸 바와 같은 표면을 피막으로 덮은 구성의 솔더 입자를 그대로 단순히 10㎛ 이하로 스케일 다운하면, 피막에 의해 산화막의 생성을 방지하여 젖음성을 개선한다는 목적에 반하여, 젖음성이 오히려 저하되는 경우가 있는 것이 판명되었다. 즉, 솔더 입자를 미세화하면 상술한 바와 같이 솔더의 중량당 표면적이 증대되고, 이와 같은 미세한 입자에 종래와 마찬가지로 피막을 형성하면, 코어가 되는 입자의 금속에 대한 피막의 금속 성분의 비율이 상대적으로 증대된다. 이 결과, 피막이 코어 입자 내로 확산하여 형성되는 합금의 융점이 상승하여 젖음성이 저하되는 현상이 발생하는 경우가 있다.

달리 말하면, 10㎛에 못 미치는 미세한 솔더 입자를 솔더 페이스트에 이용하는 경우에는, 이와 같은 산화막의 영향을 저감하기 위하여 단지 산화 방지의 피막을 설치하는 것만으로는 반드시 젖음성이 향상되지는 않는 것이 판명되었다. 이와 같이 종래의 솔더 페이스트는, 협소한 피치로 미세한 전극이 형성된 미세 피치 부품을 대상으로 하여, 간편하고 비용이 저렴한 공법으로 양호한 솔더 접합성을 확보 하는 것이 곤란하다는 과제가 있었다.

그래서 본 발명은, 미세 피치 부품을 대상으로 하여, 간편하고 비용이 저렴한 공법으로 양호한 솔더 접합성을 확보할 수 있는 솔더 페이스트를 제공하는 것을 목적으로 한다.

본 발명의 솔더 페이스트는, 코어 입자의 표면에 피막을 형성한 솔더 입자를 산화막 제거 능력을 가지는 수지 성분에 함유시켜 이루어지는 솔더 페이스트로서, 상기 코어 입자는, 제1 금속을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛의 범위이며, 적어도 75%의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 분급함으로써 얻어지고, 상기 피막은, 상기 제1 금속의 융점보다도 높은 융점을 가져 자연 산화막을 만들어내기 어려우며, 또한 상기 제1 금속과 합금을 형성할 수 있는 제2 금속으로 이루어지고, 상기 피막이 상기 솔더 입자의 전체에서 점유하는 양을, 상기 제1 금속과 제2 금속에 의해 형성되는 합금의 융점이 상기 제1 금속의 융점보다도 낮아지는 범위로 했다.

또한 본 발명의 솔더 페이스트는, 코어 입자의 표면에 피막을 형성한 솔더 입자를 산화막 제거 능력을 가지는 수지 성분에 함유시켜 이루어지는 솔더 페이스트로서, 상기 코어 입자는, 주석(Sn) 또는 주석을 주성분으로 하고 납(Pb)을 포함하지 않는 합금을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛의 범위이며, 적어도 75%의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 분급함으로써 얻어지 고, 상기 피막은, 이들 코어 입자의 표면을 상기 솔더 입자의 1~4wt%를 점유하는 양의 은(Ag)의 막으로 덮어 형성되었다.

(실시예)

다음으로 본 발명의 실시예를 도면을 참조하여 설명한다. 도 1a 내지 도 1c는 본 발명의 일 실시예의 솔더 페이스트에 의해 범프가 형성되는 기판의 사시도, 도 2a는 본 발명의 일 실시예의 솔더 페이스트에서의 솔더 입자의 구성 설명도, 도 2b는 본 발명의 일 실시예의 솔더 페이스트에서의 솔더 입자의 입경 분포를 나타내는 그래프, 도 3은 본 발명의 일 실시예의 솔더 페이스트의 솔더 입자를 형성하는 Sn-Ag계 합금의 평형 상태도, 도 4a 내지 도 4d는 본 발명의 일 실시예의 솔더 페이스트에 의한 범프 형성 방법의 공정 설명도, 도 5a 내지 도 5c는 본 발명의 일 실시예의 솔더 페이스트에 의한 솔더 접합 과정에서의 솔더 입자의 거동 설명도, 도 6a 내지 도 6c는 본 발명의 일 실시예의 솔더 페이스트를 이용한 전자 부품 실장 방법의 공정 설명도이다.

먼저, 도 1a 내지 도 1c를 참조하여 본 발명의 일 실시예의 솔더 페이스트에 의해 부품 접속용의 범프가 형성되는 기판에 대하여 설명한다. 도 1a에 있어서, 기판(1)에는 부품 접속용의 전극(2)이 형성되어 있다. 기판(1)은 미세 피치 부품이 실장되는 고(高) 실장 밀도의 기판이다. 전극(2)은 100㎛ 이하의 좁은 전극간 피치 p로 형성되어 있고, 전극(2)의 평면 치수 a, b는 모두 수십 ㎛의 사이즈로 되어 있다.

기판(1)으로의 전자 부품의 실장시에는, 도 1b에 도시한 바와 같이, 먼저 산화막 제거 능력을 가지는 수지 성분(3a) 중에 솔더 입자(4)를 함유시킨 구성의 솔더 페이스트(3)를 전극(2)에 공급한다. 이어서 기판(1) 전체를 가열함으로써, 솔더 페이스트(3) 중의 솔더 입자(4)를 전극(2)에 융착시켜, 도 1c에 도시한 바와 같이 전극(2)에 솔더 범프(5)를 형성한다. 그리고 기판(1)으로의 전자 부품의 실장시에는, 실장 대상인 전자 부품의 접속용 단자와 전극(2)을 솔더 범프(5)를 통해 솔더 접합한다.

다음으로 도 2a 및 2b를 참조하여 솔더 페이스트(3)의 구성을 설명한다. 솔더 페이스트(3)는 도 2a에 도시한 바와 같이, 수지 성분(3a)에 솔더 입자(4A, 4B, 4C…) 등, 사이즈가 다른 복수의 솔더 입자(4)를 함유시킨 구성으로 되어 있다. 수지 성분(3a)은 활성제를 배합하여 산화막 제거 능력을 가지도록 한 열경화성 수지가 이용되어 있다. 열경화성 수지로서는, 주제(主劑)로서의 에폭시 수지에 경화제 및 로진(rosin) 등의 활성제를 혼입한 것이 이용된다. 이에 따라, 솔더 접합의 대상이 되는 전극(2)의 표면에 대기 폭로에 의해 생성된 산화막을 제거할 수 있다. 또한 수지 성분(3a)으로서, 솔더 접합용으로서 일반적으로 이용되는 로진계 등의 플럭스를 이용해도 무방하다.

솔더 입자(4A, 4B, 4C…)는 각각 다른 입경(D1, D2, D3…)의 코어 입자(6A, 6B, 6C…)의 표면에, 다른 막 두께(t1, t2, t3…)의 피막(7A, 7B, 7C…)을 형성한 것이다. 이하의 설명에서는, 솔더 입자(4A, 4B, 4C…), 코어 입자(6A, 6B, 6C…) 및 피막(7A, 7B, 7C…)을 각각 솔더 입자(4), 코어 입자(6), 피막(7)으로 대표시켜 기술한다.

여기서 코어 입자(6)는, 제1 금속, 즉 주석(Sn) 또는 주석을 주성분으로 한 저(低) 융점의 합금으로 형성된다. 이와 같은 합금으로서는, 주석에 비스무트(Bi)나 은(Ag), 구리(Cu) 중 어느 하나 이상이 첨가된 것을 이용하는 것이 바람직하고, 본 실시예에서는 0.8wt% 미만의 구리를 첨가한 것을 이용하도록 하고 있다. 또한 납(Pb) 및 아연(Zn)을 1wt% 이상 포함하는 합금은 본 실시예에서는 제외한다. 즉, 환경 보호의 관점으로부터 사용이 바람직하지 않은 납을 배제하여 환경 부하를 경감함과 동시에, 대기 폭로에 의해 산화되기 쉬운 아연을 제외함으로써, 코어 입자(6)의 표면에 자연 산화막이 생성되는 것을 최대한 방지하도록 하고 있다.

그리고 이와 같은 합금을 아토마이즈법(Atomization Process) 등에 의해 구 형상의 입자로 성형하여 얻어진 랜덤의 입경 분포의 입자로부터, 이하에 설명하는 입경 분포를 만족시키도록 분급 조작을 행한 후인 것이, 솔더 페이스트(3) 용의 코어 입자(6)로서 이용된다. 도 2b에 도시한 바와 같이, 코어 입자(6)는 코어 입자(6)의 입경(D1, D2, D3…)의 평균치 M이, 3㎛~7㎛의 범위 R1 내에 존재하는 입경 분포가 되도록 선별된다. 그리고 또한, 모든 코어 입자(6)의 75% 이상의 입자가 1㎛~9㎛의 범위 R1에 포함되도록 선별된다. 즉 코어 입자(6)는, 납(Pb)을 포함하지 않는 제1 금속을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛의 범위이며 또한 모든 코어 입자(6)의 75% 이상(보다 바람직하게는 90% 이상)의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 분급함으로써 얻어진다. 게다가, 코어 입자의 최대 입경은 15㎛ 미만으로 설정되어서, 전극(2) 상에 인쇄된 솔더 페이스트(3)의 양 의 변화는 감소된다.

이와 같은 미세한 입경의 코어 입자(6)를 솔더 페이스트(3)에 배합되는 솔더 입자(4)로서 이용함으로써, 미세한 전극 사이즈를 가지는 전극(2)을 대상으로 하는 경우에도, 양호한 인쇄성으로 전극(2) 상에 솔더 페이스트(3)를 공급하는 것이 가능하게 되어 있다. 즉, 특허 문헌예에 나타낸 바와 같이, 종래의 솔더 페이스트에 있어 이용되었던 솔더의 입자는, 최소라도 입경이 10㎛ 정도로 대부분은 이 최소 입경을 크게 넘는 입경인 것이 이용되었다. 이 때문에 본 실시예에 나타낸 바와 같은, 평면 사이즈가 100㎛을 밑도는 미세한 전극을 대상으로 하여 양호한 인쇄성을 실현하는 것은 거의 불가능했다.

다음으로 피막(7)에 대하여 설명한다. 피막(7)은 코어 입자(6)가 입자 형상으로 성형된 후 솔더 접합에 이르는 과정에 있어서, 대기 폭로나 가열에 의해 코어 입자(6)의 표면에 산화막이 생성되는 것을 방지하는 목적으로 형성되는 것이다. 그리고 솔더 접합 과정에 있어서 코어 입자(6)가 용융한 상태에서는, 피막(7)은 코어 입자(6)의 표면에서 고상(固相)의 상태를 유지하고 코어 입자(6)의 표면을 덮으면서, 용융 상태의 코어 입자(6)의 내부에 확산하여 들어가, 새로운 솔더 합금을 형성한다.

이 때문에, 피막(7)을 형성하기 위한 금속(제2 금속)으로서는, 코어 입자(6)를 가열 용융시키는 솔더 접합 과정에서의 가열 온도에 의해 용융하지 않는 성질을 가지는 금속, 즉, 상술한 제1 금속(주석 도는 주석을 주성분으로 하는 합금)의 융점보다도 높은 융점을 가져 자연 산화막을 만들어내기 어려우며, 또한 제1 금속과 합금을 형성할 수 있는 성질을 가지는 금속종이 선정된다. 본 실시예에서는 이와 같은 금속종으로서 은(Ag)을 이용하고, 은을 코어 입자(6)의 표면에 무전해 환원형 도금법에 의해 부착시킴으로써, 피막(7)을 형성하도록 하고 있다.

이 경우, 피막(7)을 형성하는 은의 양을, 솔더 입자(4)의 1~4wt%를 점유하는 양으로 설정함으로써, 상술한 목적을 위한 적정한 막 두께의 피막(7)을 형성할 수 있다. 즉, 은의 양이 1wt% 미만인 경우에는 코어 입자(6)를 완전히 덮어 산화를 방지하는 데에 충분한 양이 확보되기 어렵고, 또한 은의 양이 4wt%를 넘는 경우에는, 주성분인 주석(Sn) 중의 은의 존재에 의해 솔더 입자(4)가 물러져서 접합 강도의 저하를 초래할 우려가 있어, 모두 상술한 목적에는 바람직하지 않은 것이 실증적으로 확인되어 있다.

또한 피막(7)을 형성하는 은의 양을, 상술한 바와 같은 입경 분포를 가지는 솔더 입자(4)의 1~4wt%를 점유하는 양으로 설정함으로써, 계산상으로는 코어 입자(6)의 표면에는 2nm~70nm의 막 두께의 피막(7)이 형성된다. 그리고 이와 같은 막 두께의 피막(7)으로 코어 입자(6)를 덮음으로써, 코어 입자(6)의 표면을 덮어 대기 폭로 상태에서의 자연 산화막의 생성을 유효하게 방지할 수 있어, 솔더 접합 과정에서 솔더 입자(4) 상호가 양호하게 융착하는 것이 실험적으로 확인되어 있다.

이하, 피막(7)을 형성하는 은의 양을 1~4wt%의 범위로 설정하는 것의 의의를 도 3의 Sn-Ag계의 평형 상태도를 참조하여 설명한다. 도 3에 도시한 바와 같이, Sn-Ag 2성분계의 공정점은 Sn 96.5wt%(Ag 3.5wt%)으로서, 이 조성에 있어서 가장 낮은 융점 221℃을 나타낸다. 즉, 피막(7)의 은의 양을 공정 상태에서의 은의 양에 가까워지도록 미리 설정함으로써, 피막(7)이 코어 입자(6)에 확산하여 형성된 합금의 융점을, 코어 입자(6)를 형성하는 금속(Sn 100wt%) 그 자체의 융점(231.968℃)보다도 낮은 온도로 할 수 있다(도 3에 도시한 액상선 c 참조).

본 실시예에 있어서는, 은의 양이 솔더 입자(4) 전체의 1~4wt%(도 3에 도시한 범위 A)를 점유하도록 은의 배합 비율을 설정하면, 솔더 입자(4)가 용융 고화하여 형성되는 솔더 범프의 융점을 코어 입자(6) 그 자체의 융점보다도 낮게 설정할 수 있다. 즉 본 실시예에 있어서는, 피막(7)이 솔더 입자(4)의 전체에서 점유하는 양을, 코어 입자(6)를 형성하는 제1 금속과 피막(7)을 형성하는 제2 금속에 의해 형성되는 합금의 융점이, 제1 금속의 융점보다도 낮아지는 범위로 하고 있다. 보다 바람직하게는, 은의 배합 비율을 3~3.5wt%(도 3에 도시한 범위 B)로 설정하면, Sn-Ag계 합금의 공정점에 극히 가까운 조성이 되고, 코어 입자(6)의 융점으로부터의 저하 온도(융점차)를 2℃ 이상 확보할 수 있다.

또한 상술한 바와 같이 제1 금속으로서 주석에 0.8wt% 이하의 구리를 첨가한 합금을 이용하는 경우에는, 평형 상태도는 3성분계가 되는데, 이 경우에서도 도 3에 도시한 2성분계의 평형 상태도를 기본적으로 적용할 수 있다. 즉, 상술한 조성 범위의 구리가 존재하는 경우에도, 코어 입자(6)를 형성하는 제1 금속과 피막(7)을 형성하는 제2 금속에 의해 형성되는 합금의 융점이 제1 금속의 융점보다도 낮아진다.

다음으로 도 4a 내지 도 4d를 참조하여, 본 실시예에 나타낸 땝납 페이스트(3)를 이용하여 도 1a 내지 도 1c에 도시한 기판(1)에 형성된 미세 피치 부품 실장 용의 전극(2)에 솔더 범프(5)를 형성하는 범프 형성 방법에 대하여 설명한다. 우선, 기판(1)의 상면에 전극(2)을 덮고 솔더 페이스트(3)를 스크린 인쇄에 의해 공급한다. 도 4a에 있어서, 기판(1)의 상면에는 마스크 플레이트(8)가 장착된다. 마스크 플레이트(8)에는 기판(1)에서의 전극(2)의 배열에 대응하여 패턴홀(8a)이 설치되어 있다. 마스크 플레이트(8)의 상면에는 솔더 페이스트(3)가 공급되어 있고, 도 4b에 도시한 바와 같이 스퀴지(9)를 마스크 플레이트(8)의 상면을 따라 슬라이드 운동시킴으로써, 솔더 페이스트(3)는 패턴홀(8a) 내에 충전된다. 이 후, 기판(1)으로부터 마스크 플레이트(8)를 박리시킴으로써, 도 4c에 도시한 바와 같이 기판(1)의 상면에는, 전극(2)을 덮어 소정량의 솔더 페이스트(3)가 공급된다.

이 후, 솔더 페이스트(3)가 인쇄된 기판(1)을 리플로우 공정으로 보내 가열함으로써 솔더 페이스트(3) 중의 솔더 입자(4)가 전극(2)에 융착하고, 이에 따라 전극(2) 상에는 솔더 범프(5)가 형성된다. 그리고 기판(1) 상에 전자 부품을 실장하는 부품 실장 공정에 있어서는, 전자 부품의 접속용 단자는 솔더 범프(5)를 통해 전극(2)과 솔더 접합된다.

이 범프 형성 공정에서의 솔더 페이스트(3) 중의 솔더 입자(4)의 용융 거동에 대하여, 도 5a 내지 도 5c를 참조하여 설명한다. 도 5a는 리플로우 공정에서의 가열이 개시되는 시점에서 전극(2)의 표면 근방에 위치하는 솔더 입자(4)를 나타내고 있다. 이들 솔더 입자(4)에는, 상술한 바와 같이 코어 입자(6)의 표면에 피막(7)이, 은의 양이 코어 입자(6)를 형성하는 주석 또는 주석계의 합금에 대하여 상술한 비율이 되는 막 두께로 형성되어 있다.

이 후, 가열이 개시되고 솔더 페이스트(3)의 온도가 상승하여 코어 입자(6)를 형성하는 주석 또는 주석계의 합금의 융점 온도에 도달함으로써, 코어 입자(6)가 융융한다. 그리고 코어 입자(6)가 용융함으로써, 피막(7)을 형성하는 은(銀)은 용융 상태의 코어 입자(6)의 내부로 확산하고, 이 확산이 진행됨에 따라 피막(7)의 막 두께 t는 점차 감소한다. 이때 가열 온도는 피막(7)을 구성하는 은의 융점보다도 낮으므로, 용융 상태의 코어 입자(6)는 피막(7)에 의해 표면이 덮인 상태를 유지하여, 코어 입자(6)는 대기 폭로와 가열에 의한 산화로부터 보호된 상태에 있다. 그리고 피막(7)으로부터 코어 입자(6) 내부로의 확산이 더욱 진행하여 고상 상태의 피막(7)이 거의 소실되면, 도 5c에 도시한 바와 같이 솔더 입자(4)는 이미 입자 형상의 형태를 유지할 수 없고, 유동화하여 인접하는 솔더 입자 상호가 융착함과 함께, 이들이 융착 합체한 용융 솔더(6*)은 전극면(2a)을 따라 젖음이 확산된다.

상술한 과정에 있어서, 피막(7)으로부터 코어 입자(6) 내부로의 은의 확산이 진행됨에 따라, 용융 상태의 코어 입자(6)는 Sn-Ag 공정 솔더의 조성에 가까워지고, 이에 따라 융점이 저하된다. 즉, 은의 양의 비율이 3~3.5wt%(도 3에 도시한 범위 B)인 경우에는, 융점은 공정 온도인 221℃에 극히 가까운 레벨까지 저하된다. 또한 은의 양이 범위 B로부터 벗어나 있는 경우에도, 1~4wt%(도 3에 도시한 범위 A)에 있으면, 융점 온도는 은의 양의 증가 정도에 따라 도 3에 도시한 액상선 c를 따라 저하된다.

그리고 이와 같은 융점의 저하에 의해, 피막(7)이 코어 입자(6) 중으로 확산하여 형성된 솔더 합금의 융점은, 리플로우에서의 가열에 의해 도달한 주위 온도보 다도 상대적으로 낮아진다. 달리 말하면, 솔더 입자(4)의 접합 대상인 전극(2)에 있어서는, 솔더 입자(4)가 용융한 용융 솔더의 융점보다도 높은 온도까지 가열된 상태가 실현된다. 이에 따라 용융 솔더의 표면 장력이 급격히 저하된 것과 동등한 효과가 얻어져, 도 5c에 도시한 용융 솔더(6*)의 젖음 확산시에는 양호한 젖음성이 확보된다.

이와 같이 상술한 구성의 솔더 페이스트(3)를 이용한 범프 형성 방법에서는, 기판(1)에 솔더 페이스트(3)를 스크린 인쇄에 의해 공급한 후에, 리플로우에 의해 전극(2) 상에서 솔더 페이스트(3)의 솔더 성분을 용융 고화시킨다는 극히 간단한 방법으로 솔더 범프(5)가 형성되므로, 종래에 동일한 미세 피치 부품용 기판의 전극에 솔더을 공급하는 방법으로서 이용되고 있던 방법, 예를 들면 금속 치환 반응을 응용하여 전극에 솔더 프리코트(pre-coat)를 행하는 방법(예를 들면 슈퍼 솔더;하리마 화성(주))등과 비교하여, 극히 저가에 솔더 범프를 형성할 수 있다.

또한 상술한 솔더 페이스트(3)의 구성에서는, 코어 입자(6)로서 아토마이징에 의해 제조된 랜덤 입경의 금속 입자 중, 종래에는 사용되지 않고 폐기되었던 1㎛~9㎛의 입경 범위를 주체로 하여 이용하도록 하고 있으므로, 자원의 유효 이용의 요청을 따르게 된다. 즉, 이와 같은 미세 입경의 입자는 솔더의 중량당 표면적이 크기 때문에, 솔더 성분에서의 산화막의 비율이 필연적으로 증대되고, 솔더 접합 과정에 있어서 솔더 입자 상호의 융합이 산화막에 의해 저해되어, 정상적인 솔더 접합을 행하는 것이 곤란하다는 이유로 인해 어쩔 수 없이 폐기되었다.

본 실시예에서 나타내는 솔더 페이스트(3)에서는, 이와 같은 산화막에 기인 하는 문제를 이유로 하여 사용부터 제외되었던 미세한 코어 입자(6)에, 미리 산화막을 생성하기 어려운 은에 의해 피막(7)을 형성하여 솔더 입자(4)로 함으로써, 솔더 페이스트(3) 중에 함유된 상태에서의 산화막의 존재 비율을 극히 낮게 억제하도록 하고 있다. 또한 상술한 바와 같이 피막(7)이 솔더 입자(4)의 전체에서 점유하는 양을 적절히 설정함으로써, 피막(7)이 코어 입자(6) 중에 확산하여 형성된 용융 솔더의 융점이 원래의 코어 입자(6)의 융점보다도 낮아지도록 하고 있다. 따라서 전극(2)에 공급된 솔더 페이스트(3)를 가열 용융하는 과정에 있어서, 솔더 페이스트(3) 중의 솔더 입자(4)의 젖음성이 향상되고, 전극(2) 상에서 미(未) 용착 상태인 입자를 잔류시키지 않아, 솔더 입자(4)는 전극(2)의 표면에 양호한 솔더 접합성으로 용착한다.

이때 솔더 페이스트(3) 중에 함유되는 활성 성분은, 상술한 용융 과정에서 전극(2)의 표면의 산화막을 제거하기 위하여 필요한 양만을 배합하면 된다. 따라서 활성 성분을 다량 배합함에 따른 문제, 즉, 범프 형성 후나 부품 실장 후에 솔더 접합 부분에 활성 성분이 잔류하는 것에 기인하여 발생하는 부식이나 절연성의 저하 등의 문제를 저감하는 것이 가능해진다. 이와 같이 본 실시예에 나타낸 솔더 페이스트(3)를 이용함에 따라, 협소한 피치로 미세한 전극이 형성된 미세 피치 부품을 대상으로 하여, 간편하고 비용이 저렴한 공법으로 양호한 솔더 접합성을 확보할 수 있다.

또한 상술한 예에서는, 기판(1)에 전자 부품을 실장하기 위한 솔더의 공급시, 전극(2)에 솔더 페이스트(3)를 이용하여 솔더 범프(5)를 형성하는 예를 나타냈 으나, 도 6a 내지 도 6c에 도시한 바와 같이 전극(2)에 공급된 솔더 페이스트(3)를 전자 부품 실장용의 솔더 접합에 직접 사용해도 무방하다.

도 6a에 있어서, 기판(1)은 도 1a 내지 1c 및 도 4a 내지 도 4d에 나타낸 기판(1)과 동일하고, 기판(1)에는 전극(2)을 덮어 솔더 페이스트(3)가 도 4a 내지 도 4d에 도시한 방법과 동일하게 인쇄에 의해 공급된다(도 4c 참조). 이어서 이 상태의 기판(1)에 대하여, 하면에 단자(11)가 형성된 전자 부품(10)의 위치를 맞추고, 도 6b에 도시한 바와 같이 전자 부품(10)을 직접 기판(1) 상에 탑재하여 단자(11)를 솔더 페이스트(3)에 접촉시킨다. 이후, 도 6c에 도시한 바와 같이, 리플로우에 의해 기판(1)을 전자 부품(10)과 함께 가열함으로써 솔더 페이스트(3) 중의 솔더 입자(4)가 용융하고, 이에 따라 전극(2)과 단자(11)를, 솔더 입자(4)가 용융한 용융 솔더을 통해 접합하는 솔더 접합부(12)가 형성된다.

이 경우에도 상술한 예와 동일한 솔더 페이스트(3)를 이용함으로써, 기판(1)에는 인쇄에 의해 간편한 방법으로 솔더을 공급할 수 있음과 동시에, 단자(11)와 전극(2)의 솔더 접합 과정에서는 솔더 입자(4)가 용융한 용융 솔더의 젖음성이 향상되어, 양호한 솔더 접합성을 확보할 수 있다.

본 발명에 따르면, 코어 입자를 형성하는 제1 금속의 융점보다도 높은 융점을 가져 자연 산화막을 만들어내기 어렵고, 또한 제1 금속과 합금을 형성할 수 잇는 제2 금속에 의해 코어 입자의 표면의 피막을 형성하고, 이 피막이 솔더 입자의 전체에서 점유하는 양을 제1 금속과 제2 금속에 의해 형성되는 합금의 융점이 제1 금속의 융점보다도 낮아지는 범위로 함으로써,

구체적으로는, 주석(Sn) 또는 주석을 주성분으로 하고 납(Pb)을 포함하지 않는 합금을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛이며 적어도 75%의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 한 미세 입경의 코어 입자의 표면을, 솔더 입자 전체의 1~4wt%를 점유하는 양의 은의 막으로 덮은 구성의 솔더 입자를 이용함으로써,

솔더 입자 표면의 산화막의 생성을 방지함과 함께 솔더 접합시의 솔더 젖음성을 향상시킬 수 있어, 미세 전극에서의 인쇄성을 확보하고, 간편하고 비용이 저렴한 공법으로 미세 피치 부품을 대상으로 하여 양호한 솔더 접합성을 확보할 수 있다.

본 발명의 솔더 페이스트는, 미세 피치 부품을 대상으로 하여 간편하고 비용이 저렴한 공법으로 양호한 솔더 접합성을 확보할 수 있다는 효과를 가져, 미세 피치 부품을 기판에 솔더 접합에 의해 실장하는 용도로 이용 가능하다.

Claims

코어 입자의 표면에 피막을 형성한 솔더 입자를, 산화막 제거 능력을 가지는 수지 성분에 함유시켜 이루어지는 솔더 페이스트로서,

상기 코어 입자는, 제1 금속을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛의 범위이며, 또한 75% 이상의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 분급함으로써 얻어지고,

상기 피막은, 상기 제1 금속의 융점보다도 높은 융점을 가져 자연 산화막을 만들어내기 어려우며, 또한 상기 제1 금속과 합금을 형성할 수 있는 제2 금속으로 이루어지고,

상기 피막이 상기 솔더 입자의 전체에서 점유하는 양을, 상기 제1 금속과 상기 제2 금속에 의해 형성되는 합금의 융점이 상기 제1 금속의 융점보다도 낮아지는 범위로 한 것을 특징으로 하는 솔더 페이스트.
제1 항에 있어서, 상기 코어 입자의 최대 입경은 15㎛ 미만으로 설정되어야 하는 것을 특징으로 하는 솔더 페이스트.
제1 항에 있어서, 상기 제1 금속은 주석 또는 주석을 주성분으로 하고 납을 포함하지 않는 합금이며, 상기 제2 금속은 은인 것을 특징으로 하는 솔더 페이스트.
제3 항에 있어서, 상기 제1 금속은 0.8wt% 미만의 구리를 포함하는 것을 특징으로 하는 솔더 페이스트.
제3 항에 있어서, 상기 피막은, 상기 은을 상기 코어 입자의 표면에 무전해 환원형 도금법에 의해 부착시켜 이루어지는 것을 특징으로 하는 솔더 페이스트.
제3 항에 있어서, 상기 은의 양은, 상기 솔더 입자의 1~4wt%를 점유하는 것을 특징으로 하는 솔더 페이스트.
제1 항에 있어서, 상기 수지 성분은, 열경화성 수지인 것을 특징으로 하는 솔더 페이스트.
제1 항에 있어서, 상기 수지 성분은, 솔더 플럭스인 것을 특징으로 하는 솔더 페이스트.
코어 입자의 표면에 피막을 형성한 솔더 입자를 산화막 제거 능력을 가지는 수지 성분에 함유시켜 이루어지는 솔더 페이스트로서,

상기 코어 입자는, 주석 또는 주석을 주성분으로 하고 납을 포함하지 않는 합금을 구 형상의 입자로 성형하고, 평균 입경이 3㎛~7㎛의 범위이며 75% 이상의 입자가 1㎛~9㎛의 범위에 포함되는 입경 분포로 분급함으로써 얻어지고,

상기 피막은, 상기 코어 입자의 표면을 상기 솔더 입자의 1~4wt%를 점유하는 양의 은의 막으로 덮어 형성된 것을 특징으로 하는 솔더 페이스트.
제9 항에 있어서, 상기 코어 입자의 최대 입경은 15㎛ 미만으로 설정되어야 하는 것을 특징으로 하는 솔더 페이스트.
제9 항에 있어서, 상기 은의 막은, 상기 은을 상기 코어 입자의 표면에 무전해 환원형 도금법에 의해 부착시켜 이루어지는 것을 특징으로 하는 솔더 페이스트.
제9 항에 있어서, 상기 은의 양은, 상기 솔더 입자의 1~4wt%를 점유하는 것을 특징으로 하는 솔더 페이스트.
제9 항에 있어서, 상기 수지 성분은, 열경화성 수지인 것을 특징으로 하는 솔더 페이스트.
제9 항에 있어서, 상기 수지 성분은, 솔더 플럭스인 것을 특징으로 하는 솔더 페이스트.