KR20070115290A - A method for forming a non active region of semiconductor device - Google Patents

A method for forming a non active region of semiconductor device Download PDF

Info

Publication number
KR20070115290A
KR20070115290A KR1020060049491A KR20060049491A KR20070115290A KR 20070115290 A KR20070115290 A KR 20070115290A KR 1020060049491 A KR1020060049491 A KR 1020060049491A KR 20060049491 A KR20060049491 A KR 20060049491A KR 20070115290 A KR20070115290 A KR 20070115290A
Authority
KR
South Korea
Prior art keywords
forming
photoresist pattern
pattern
region
film
Prior art date
Application number
KR1020060049491A
Other languages
Korean (ko)
Inventor
김도영
김재호
김영호
김부득
이홍
윤효진
최남욱
김성준
류진아
박경실
윤은영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060049491A priority Critical patent/KR20070115290A/en
Publication of KR20070115290A publication Critical patent/KR20070115290A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A method for forming an inactive region of a semiconductor device is provided to form a micro pattern by overcoming resolution limit of a photolithography process. An inactive region is formed on a semiconductor substrate(100) to define an active region. A photoresist pattern(150') is formed on the inactive region. A hard mask patterns(170a,170b) are formed on the active region. The photoresist pattern is removed from the inactive region. A trench is formed by etching the substrate using the hard mask as an etch mask. A filling oxide layer is formed within the trench.

Description

반도체 장치의 비활성 영역 형성방법{A METHOD FOR FORMING A NON ACTIVE REGION OF SEMICONDUCTOR DEVICE}A method for forming an inactive region of a semiconductor device {A METHOD FOR FORMING A NON ACTIVE REGION OF SEMICONDUCTOR DEVICE}

도 1 내지 도7은 종래의 비활성 영역을 형성하는 방법을 나타낸 도면이다.1 to 7 illustrate a method of forming a conventional inactive region.

도 8 내지 도 9는 종래의 문제점을 나타내는 SEM 사진이다.8 to 9 are SEM photographs showing a conventional problem.

도 10 내지 도 17은 본발명의 비활성 영역을 형성하는 방법을 나타내는 도면이다.10 to 17 are diagrams illustrating a method of forming an inactive region of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

150’: 비활성 영역의 기판상에 형성되는 포토레지스트 패턴150 ': photoresist pattern formed on a substrate in an inactive region

170a: 하드마스크 막질 패턴 170a: hardmask film pattern

170b: 포토레지스트 패턴상에 형성되는 하드마스크 패턴 170b: hard mask pattern formed on photoresist pattern

C: 비활성 영역C: inactive area

D: 활성 영역 D: active area

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 반도체 장치를 형성하기 위한 활성영역을 정의하기 위하여 반도체 기판상에 비활성 영역을 형성하 는 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a method of forming an inactive region on a semiconductor substrate to define an active region for forming a semiconductor device.

최근 반도체 디바이스의 집적도가 증가함에 따라 미세패턴을 형성하기 위한 사진식각 공정의 마진 확보가 갈수록 어려워지고 있다.Recently, as the degree of integration of semiconductor devices increases, it is becoming increasingly difficult to secure a margin of a photolithography process for forming a fine pattern.

특히 사진공정에서 해상도의 한계로 인하여 활성영역 또는 비활성 영역의 구현에 많은 어려움이 있다. In particular, there are many difficulties in implementing an active area or an inactive area due to the limitation of resolution in a photo process.

종래의 활성영역를 정의하기 위한 비활성 영역의 형성 방법은 도면 1 내지 도면 7에 나타내었다. 먼저 도1을 보면, 반도체 기판(1) 상에 패드 산화막(3), 실리콘 질화막(5), 반사방지막(7) 및 포토레지스 막(9)을 차례로 형성한다. 상기 패드 산화막(3)은 상기 실리콘 질화막(5)이 상기 기판(1)과 직접 맞닿을 경우 상기 실리콘 질화막(5)으로부터 스트레스가 상기 기판(1)상에 전달되는 것을 방지하기 위하여 형성된다. 상기 실리콘 질화막(5)은 후속공정에서 비활성 영역(a)을 형성하기 위한 기판(1)의 소정 영역에 트렌치(11)를 형성하는 공정에서 식각마스크의 역할을 한다. A method of forming an inactive region for defining a conventional active region is shown in FIGS. 1 to 7. First, referring to FIG. 1, a pad oxide film 3, a silicon nitride film 5, an antireflection film 7, and a photoresist film 9 are sequentially formed on a semiconductor substrate 1. The pad oxide film 3 is formed to prevent stress from being transferred from the silicon nitride film 5 onto the substrate 1 when the silicon nitride film 5 is in direct contact with the substrate 1. The silicon nitride film 5 serves as an etching mask in the process of forming the trench 11 in a predetermined region of the substrate 1 for forming the inactive region a in a subsequent process.

도2를 참조하면, 활성 영역(b)와 비활성 영역(a)로 이루어지는 기판(1)에서 상기 비활성 영역(a) 상의 상기 패드 산화막(3)의 표면이 노출되도록 상기 포토레지스트 막 패턴(9'), 반사방지막 패턴(7') 및 실리콘 질화막 패턴(5')을 형성한다. 즉, 상기 포토레지스트 패턴(9'), 반사방지막 패턴(7')및 실리콘 질화막 패턴(5') 상기 활성 영역(b)의 패드 산화막(3) 상에만 남아 있게 된다. 상기 패턴들은 먼저 통상적인 사진 공정을 이용하여 상기 포토레지스트 막(9)을 노광 및 현상 공정을 통하여 선택적으로 제거한후 이를 식각마스크로 하여 통상적인 식각공정을 통하여 반사 방지막(7) 및 실리콘 질화막(5)를 차례로 제거하여 형성할 수 있다. Referring to FIG. 2, the photoresist film pattern 9 ′ is exposed to expose the surface of the pad oxide film 3 on the inactive area a in the substrate 1 including the active area b and the inactive area a. ), The antireflection film pattern 7 'and the silicon nitride film pattern 5' are formed. That is, the photoresist pattern 9 ′, the antireflection film pattern 7 ′, and the silicon nitride film pattern 5 ′ remain only on the pad oxide layer 3 of the active region b. The patterns may first be selectively removed using the photolithography process through an exposure and development process, and then the anti-reflection film 7 and the silicon nitride film 5 may be subjected to a conventional etching process using an etching mask. ) Can be removed in order.

다음 도면 3에서 보는 바와 같이 상기 포토레지스트 패턴(9') 및 반사방지막 패턴(7')를 제거한다. 상기 포토 레지스트 패턴(9')은 산소를 이용한 에싱스트립 방식으로 제거할 수 있다. As shown in FIG. 3, the photoresist pattern 9 ′ and the anti-reflection film pattern 7 ′ are removed. The photoresist pattern 9 ′ may be removed by an ashing strip method using oxygen.

이후 도 4에서와 같이, 상기 실리콘 질화막 패턴(5')을 식각 마스크로 하여 상기 패드 산화막(3) 및 기판의 활성 영역(a)를 식각하므로서 소정의 깊이를 갖는 트렌치(11)을 형성한다. 이후 상기 트렌치(11)의 측벽 및 바닥면을 따라 실리콘 산화막(13) 및 실리콘 질화막(15)를 차례로 형성한다. 상기 실리콘 산화막(13)은 트렌치(11) 형성을 통한 기판 식각 손상을 치유하기 위함이고, 상기 실리콘 질화막(15)은 상기 트렌치 (11)의 측벽 산화를 방지하기 위하여 형성한다. 4, the trench 11 having a predetermined depth is formed by etching the pad oxide layer 3 and the active region a of the substrate by using the silicon nitride layer pattern 5 ′ as an etch mask. Thereafter, the silicon oxide layer 13 and the silicon nitride layer 15 are sequentially formed along the sidewalls and the bottom surface of the trench 11. The silicon oxide layer 13 is to cure damage to the substrate etching through the formation of the trench 11, and the silicon nitride layer 15 is formed to prevent sidewall oxidation of the trench 11.

도 5 내지 도7을 참조로 하면, 이후 공정은 상기 트렌치 내부를 메몰하기 위한 고밀도 플라즈마 산화막(17)을 형성하는 단계와 상기 산화막(17)을 적어도 상기 실리콘 질화막 패턴(6')의 상부 표면이 노출되도록 평탄화하는 단계와 상기 실리콘 질화막 패턴(5')를 제거하는 단계로 이루어 진다.Referring to FIGS. 5 to 7, a subsequent process may include forming a high density plasma oxide film 17 for burying the inside of the trench and forming the oxide film 17 at least on the upper surface of the silicon nitride film pattern 6 ′. And planarizing it so as to expose it and removing the silicon nitride film pattern 5 '.

상기 언급한 종래의 비활성 영역 형성 공정은 비활성 영역(a)을 형성하기 위한 상기 포토 레지스트 패턴(9')은 사진 공정을 통하여 직접 패터닝을 하나, 고집적화됨에 따라 해상도의 한계로 미세 패턴 형성이 어렵다. 즉, 미세한 활성 영역 형성을 위한 포토 레지스트 패턴(9')을 사진공정을 통하여 직접 형성해야 하는 문제점이 있다. 또한 상기 패턴(9')을 형성했다 하더라도 도 8 및 도 9에서 나타나는 것 처럼 활성 영역 포토 레지스트 패턴들끼리 서로 브릿지되거나 상기 패턴이 쓰러 지는 현상이 발생한다.In the above-mentioned conventional inactive region forming process, the photoresist pattern 9 'for forming the inactive region a is directly patterned through a photolithography process, but it is difficult to form a fine pattern due to the limitation of resolution as it is highly integrated. That is, there is a problem in that the photoresist pattern 9 'for forming the fine active region needs to be directly formed through a photo process. In addition, even if the pattern 9 'is formed, as shown in FIGS. 8 and 9, active region photoresist patterns are bridged with each other or the pattern collapses.

본 발명의 실시예는 신뢰성 있는 비활성 영역을 형성하는 방법을 제공한다.Embodiments of the present invention provide a method of forming a reliable inactive area.

본 발명의 일 실시예는 비활성 영역상에 포토레지스트 패턴을 형성한후 활성영역상에 하드마스크 패턴을 형성하는 반도체 장치의 제조방법을 제공한다. 본 발명에서 상기 하드마스크 패턴은 상기 포토레지스트 패턴이 형성된 기판에서 자기 정렬적으로 형성된다. 상기 하드마스크 패턴은 상기 비활성 영역상에 형성된 상기 포토레지스트 패턴을 제거한후 상기 비활성 영역에 해당하는 반도체 기판에 트렌치 형성을 위한 식각 공정에서 식각 마스크로서 작용한다. 또한 상기 하드마스크 패턴은 실리콘질화막, 스핀 온 하드마스크 막질(SOH), 스핀 온 글래스(SOG) 로 이루어지는 막질인 것이 바람직하다. An embodiment of the present invention provides a method of manufacturing a semiconductor device in which a photoresist pattern is formed on an inactive region and a hard mask pattern is formed on the active region. In the present invention, the hard mask pattern is formed self-aligned on the substrate on which the photoresist pattern is formed. The hard mask pattern removes the photoresist pattern formed on the inactive region and then acts as an etching mask in an etching process for forming a trench in a semiconductor substrate corresponding to the inactive region. The hard mask pattern may be formed of a silicon nitride film, a spin on hard mask film (SOH), or a spin on glass (SOG).

본 발명의 다른 실시예에 있어서, 상기 포토레지스트 패턴을 형성하는 단계후, 상기 패턴을 열처리하여 포토레지스트를 플로우하는 공정을 추가로 진행하는 것을 제공한다. 상기 포토레지스트 패턴을 열처리하므로서 상기 비활성 영역상에 형성된 포토레지스트 패턴의 크기를 증가시킴으로서 상대적으로 더 작은 크기를 갖는 활성 영역상의 하드마스크 패턴을 형성할 수 있다.In another embodiment of the present invention, after the step of forming the photoresist pattern, the heat treatment of the pattern to provide a further process for flowing the photoresist. By heat treating the photoresist pattern, a hard mask pattern on an active region having a relatively smaller size may be formed by increasing the size of the photoresist pattern formed on the inactive region.

이하 본 발명의 상세한 설명은 도면을 참고로 하여 설명한다.Hereinafter, a detailed description of the present invention will be described with reference to the drawings.

먼저 도면 10 내지 17을 중심으로 본 발명의 일 실시예를 설명한다.First, an embodiment of the present invention will be described with reference to FIGS. 10 to 17.

도면 10을 참조하면,활성 영역(d)와 비활성 영역(c)로 구분되는 반도체 기판(100)상에 패드 산화막(110), 반사방지막(130) 및 포토레지스트(150)을 순차적으로 형성한다. 이어서, 도11에서와 같이, 상기 활성영역(d)상의 패드 산화막(110)의 표면이 노출되도록 상기 포토레지스트 패턴(150') 및 반사방지막 패턴(130')을 상기 비활성 영역(c) 의 패드 산화막(110) 상에 형성한다. 상기 포토레지스트 패턴(150')은 통상의 사진공정의 노광 및 현상 공정을 통하여 형성된다. 또한 상기 반사방지막 패턴(130')은 상기 포토레지스트 패턴(150')을 식각 마스크로 하여 건식식각법에 의하여 식각하므로써 형성할 수 있다. 이어서, 도12에서와 같이 상기 활성영역(d)상의 노출된 패드 산화막(110)상에 하드 마스크 패턴(170a)를 형성한다. 이과정에서 상기 하드마스크 패턴(170b)이 상기 포토레지스트 패턴(150')상에 형성될 수 있다. Referring to FIG. 10, a pad oxide film 110, an antireflection film 130, and a photoresist 150 are sequentially formed on a semiconductor substrate 100 divided into an active region d and an inactive region c. Subsequently, as shown in FIG. 11, the photoresist pattern 150 ′ and the anti-reflection film pattern 130 ′ are padded in the inactive region c such that the surface of the pad oxide layer 110 on the active region d is exposed. It is formed on the oxide film 110. The photoresist pattern 150 ′ is formed through an exposure and development process of a conventional photo process. In addition, the anti-reflection film pattern 130 ′ may be formed by etching the dry resist method using the photoresist pattern 150 ′ as an etching mask. Next, as shown in FIG. 12, a hard mask pattern 170a is formed on the exposed pad oxide layer 110 on the active region d. In this process, the hard mask pattern 170b may be formed on the photoresist pattern 150 '.

본 발명의 다른 실시예에 의하면, 상기 도 11의 포토레지스트 패턴(150')을 형성한후 플로우 공정을 추가로 진행할 수 있다. 상기 플로우 공정은 약 140에서 180 ℃의 온도에서 진행하는 것이 바람직하다. 상기 플로우 공정으로 인하여 상기 포토레지스트 패턴(150')의 너비를 더 크게 하므로서 상대적으로 너비가 작은 하드 마스크 패턴(170a)를 형성 할 수 있다. 상기 하드 마스 패턴(170a)용 물질은 실리콘질화막, 스핀 온 하드마스크 막질(SOH), 또는 스핀 온 글래스(SOG) 로 이루어지는 막질인 것이 바람직하다. 상기 스핀 온 하드 마스크 막질은 카본 중합체 또는 실리콘 중합체일 수 있다.According to another embodiment of the present invention, after forming the photoresist pattern 150 ′ of FIG. 11, a flow process may be further performed. The flow process is preferably carried out at a temperature of about 140 to 180 ℃. Due to the flow process, the width of the photoresist pattern 150 ′ may be increased to form a hard mask pattern 170a having a relatively small width. The hard mask pattern 170a may be formed of a silicon nitride film, a spin on hard mask film (SOH), or a spin on glass (SOG). The spin on hard mask film material may be a carbon polymer or a silicone polymer.

이어서, 도 13처럼, 상기 포토 레지스트 패턴(150') 및 반사방지막 패턴(130')을 차례로 제거한다. 상기 포토 레지스트 패턴(150')은 O2 에싱 스트립 에 의하여 제거할 수 있다. 이때 상기 비활성 영역(c) 상의 포토 레지스트 패턴(150’상에 형성된 하드마스크 패턴(170b)는 하부의 포토 레지스트 패턴(150’이 제거됨에 따라 자연스럽게 떨어져 나간다. 이후 도 14에서 나타낸 것 처럼, 상기 하드 마스크 패턴(170a)를 식각 마스크로 하여 상기 패드산화막 및 비활성 영역의반도체 기판(100) 영역을 건식 식각법에 의하여 식각하므로써 패드 산화막 패턴(110')과 트렌치(180)을 형성한다. 이어서, 상기 트렌치 내부벽을 따라 실리콘 산화막(181) 및 산화방지용 실리콘 질화막183)을 순차적으로 형성한다. 상기 실리콘 산화막(181)은 상기 트렌치(180) 형성을 위한 건식식각시 발생된 식각 데미지를 치유하기 위함이고, 상기 실리콘 질화막(183)은 상기 트렌치(180)의 측벽 산화를 방지하기 위함이다. 이후, 도15처럼, 반도체 기판(100) 전면에 고밀도 플라즈마 산화막(190)을 형성한다. 상기 산화막(190)은 상기 트렌치(180)을 채우면서 기판 전면에 형성된다.Subsequently, as shown in FIG. 13, the photoresist pattern 150 ′ and the anti-reflection film pattern 130 ′ are sequentially removed. The photoresist pattern 150 ′ may be removed by an O 2 ashing strip. At this time, the hard mask pattern 170b formed on the photoresist pattern 150 'on the inactive region c naturally falls off as the lower photoresist pattern 150' is removed. The pad oxide film pattern 110 ′ and the trench 180 are formed by etching the pad oxide film and the semiconductor substrate 100 of the inactive region by dry etching using the mask pattern 170a as an etching mask. A silicon oxide layer 181 and an anti-oxidation silicon nitride layer 183 are sequentially formed along the inner wall of the trench, wherein the silicon oxide layer 181 is to etch damage generated during dry etching to form the trench 180. The silicon nitride film 183 is to prevent sidewall oxidation of the trench 180. Thereafter, as shown in FIG. 15, a high density plastic film is formed on the entire surface of the semiconductor substrate 100. FIG. It forms a town oxide 190. The oxide layer 190, filling the trench 180 is formed over the entire surface of the substrate.

이어서, 도16처럼, 상기 하드마스크 패턴(170a)의 상면이 노출되도록 상기 고밀도 플라즈마 산화막(190)을 평탄화한다. 상기 평탄화 공정은 CMP 방식이 바람직하다. Next, as shown in FIG. 16, the high density plasma oxide layer 190 is planarized so that the top surface of the hard mask pattern 170a is exposed. The planarization process is preferably a CMP method.

최종적으로, 도17처럼, 상기 하드마스크 패턴(170a) 및 잔존하는 패드 산화막 패턴(110')을 제거하므로써, 최종적으로 활성 영역(d)를 정의하는 트렌치 필드 산화막패턴(190'')을 상기 비활성 영역에 형성한다.Finally, as shown in FIG. 17, by removing the hard mask pattern 170a and the remaining pad oxide layer pattern 110 ′, the trench field oxide layer pattern 190 ″ defining the active region d is finally inactive. Form in the area.

비록 소자분리 공정을 일 예로 들어 설명을 하였으나, 본 발명은 반도체 제조 공정의 여러 공정에 적용될 수 있다. 예를 들어, 게이트 라인을 형성하는 공정, 배선을 형성하는 공정, 메모리 셀을 형성하는 공정 등에도 적용될 수 있다.Although the device isolation process has been described as an example, the present invention can be applied to various processes of the semiconductor manufacturing process. For example, the process may be applied to a process of forming a gate line, a process of forming a wiring, a process of forming a memory cell, or the like.

예를 들어 금속 배선을 형성할 경우, 배선을 위한 도전막이 형성된 기판 상에 배선이 형성될 영역을 노출하는 포토레지스 패턴을 형성하고, 배선이 형성될 영역 상의 도전막 상에 하드마스크 패턴을 형성하고, 포토레지스 패턴을 제거하고 하드마스크를 사용하여 도전막을 식각한다.For example, when forming a metal wiring, a photoresist pattern is formed on a substrate on which a conductive film for wiring is formed, and a hard resist pattern is formed on the conductive film on the region where the wiring is to be formed. The photoresist pattern is removed, and the conductive layer is etched using a hard mask.

상술한 바와 같이 본 발명에 따르면, 사진공정의 해상도 한계를 극복하여 미세패턴 형성이 가능하고 포토레지스트 패턴의 브릿지 및 쓰러짐 현상도 방지할 수 있다.As described above, according to the present invention, it is possible to form a fine pattern by overcoming the resolution limitation of the photolithography process and to prevent bridge and collapse of the photoresist pattern.

이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates and describes the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and as described above, the present invention can be used in various other combinations, modifications, and environments, and the scope of the concept of the invention disclosed in the present specification and writing Changes or modifications may be made within the scope equivalent to the disclosure and / or within the skill or knowledge of the art. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed as including other embodiments.

Claims (10)

반도체 기판상에 활성영역을 정의하기 위한 비활성 영역을 형성하는 방법에 있어서,A method of forming an inactive region for defining an active region on a semiconductor substrate, the method comprising: 상기 비활성 영역 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the inactive region; 상기 활성 영역 상에 하드 마스크 패턴을 형성하는 단계;Forming a hard mask pattern on the active region; 상기 비활성 영역에서 포토레지스트 패턴을 제거하는 단계;Removing the photoresist pattern in the inactive region; 상기 하드마스크 패턴을 식각마스크로 하여 상기 기판을 식각하여 트렌치를 형성하는 단계; 및Etching the substrate using the hard mask pattern as an etching mask to form a trench; And 상기 트렌치내에 메몰 산화막을 형성하는 것을 특징으로하는 반도체 비활성 영역 형성 방법.  Forming a buried oxide film in said trench. 제 1 항에 있어서, The method of claim 1, 상기 포토레지스트 패턴을 형성하기 전에 상기 기판상에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로하는 반도체 비활성 영역 형성 방법.And forming an oxide film on the substrate before forming the photoresist pattern. 제 2 항에 있어서, The method of claim 2, 상기 포토레지스트 패턴을 형성하는 단계는:Forming the photoresist pattern is: 상기 산화막 상에 포토레지스트막을 형성하는 단계; 그리고,Forming a photoresist film on the oxide film; And, 상기 비활성 영역 상의 산화막을 덮으면서 상기 활성영역 상의 상기 산화막 이 노출되도록 상기 포토레지스트막을 패터닝하는 단계를 포함하는것을 특징으로 하는 반도체 비활성 영역 형성 방법.Patterning the photoresist film to expose the oxide film on the active region while covering the oxide film on the inactive region. 제 1항에 있어서,The method of claim 1, 상기 하드마스크 패턴 막질은 실리콘질화막, 스핀 온 하드마스크 막질(SOH), 또는스핀 온 글래스(SOG) 로 형성되는 것을 특징으로 반도체 비활성 영역 형성 방법.The hard mask pattern layer may be formed of a silicon nitride layer, a spin on hard mask layer (SOH), or a spin on glass (SOG). 제 1항에 있어서,The method of claim 1, 상기 하드마스크 패턴 막질은 상기 비활성 영역 상의 포토레지스트 패턴상에도 형성되며, 상기 포토레지스트 패턴 제거하는 단계에서 동시에 상기 하드 마스크 패턴을 제거하는 하는 것을 특징으로 반도체 비활성 영역 형성 방법.The hard mask pattern film is also formed on the photoresist pattern on the inactive region, the method of forming a semiconductor inactive region, characterized in that to remove the hard mask pattern at the same time in the step of removing the photoresist pattern. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴을 형성하는 단계후, 상기 포토레지스트 패턴을 열처리하는단계를 더 포함하는것을 특징으로하는 반도체 기판 비활성 영역 형성 방법.And after the forming of the photoresist pattern, further comprising heat-treating the photoresist pattern. 제 6항에 있어서, The method of claim 6, 상기 열처리는 약 140에서 180 ℃의 온도에서 진행하는 것을 특징으로하는 반도체 기판 비활성 영역 형성 방법.And wherein said heat treatment proceeds at a temperature of about 140 to 180 degrees Celsius. 물질막이 형성된 기판의 제1영역 상에 포토레지스 패턴을 형성하는 단계;Forming a photoresist pattern on the first region of the substrate on which the material film is formed; 상기 포토레지스트 패턴에 의해 덮이지 않은 기판의 제2영역의 물질막 상에 식각 마스크를 형성하는 단계;Forming an etch mask on the material film of the second region of the substrate not covered by the photoresist pattern; 상기 제1영역으로부터 상기 포토레지스트 패턴을 제거하는 단계; 그리고,Removing the photoresist pattern from the first region; And, 상기 식각 마스크를 사용하여 상기 물질막 및 상기 기판 중에서 적어도 상기 물질막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.And etching at least the material layer from among the material layer and the substrate using the etching mask. 제 8항에 있어서, The method of claim 8, 상기 식각 마스크는 상기 제2영역 상의 포토레지스트 패턴 상에도 형성되며, 상기 포토레지스 패턴을 제거하는 단계에서 상기 제2영역 상의 식각 마스크가 제거되는 것을 특징으로 하는 반도체 소자 형성 방법.The etch mask is also formed on the photoresist pattern on the second region, wherein the etching mask on the second region is removed in the step of removing the photoresist pattern. 제 8항에 있어서, The method of claim 8, 상기 식각 마스크의 폭은 상기 포토레지스트 패턴의 폭보다 더 좁게 형성되는 것을 특징으로 하는 반도체 소자 형성 방법.The width of the etch mask is formed to be narrower than the width of the photoresist pattern.
KR1020060049491A 2006-06-01 2006-06-01 A method for forming a non active region of semiconductor device KR20070115290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060049491A KR20070115290A (en) 2006-06-01 2006-06-01 A method for forming a non active region of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060049491A KR20070115290A (en) 2006-06-01 2006-06-01 A method for forming a non active region of semiconductor device

Publications (1)

Publication Number Publication Date
KR20070115290A true KR20070115290A (en) 2007-12-06

Family

ID=39141771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049491A KR20070115290A (en) 2006-06-01 2006-06-01 A method for forming a non active region of semiconductor device

Country Status (1)

Country Link
KR (1) KR20070115290A (en)

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US7638430B2 (en) Method of forming contact plug of semiconductor device
KR100822581B1 (en) Method of manufacturing a flash memory device
JP4663694B2 (en) Manufacturing method of semiconductor device
JP2001217200A (en) Method for fabricating semiconductor device
US20080026542A1 (en) Method of Manufacturing Semiconductor Device
KR101060713B1 (en) Manufacturing Method of Semiconductor Device
KR20070115290A (en) A method for forming a non active region of semiconductor device
KR100608343B1 (en) Method for forming isolation region of semiconductor device
KR100417853B1 (en) Method for manufacturing device having a shallow trench isolation and deep trench isolation
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
KR100796515B1 (en) Method for forming semiconductor device
KR100525300B1 (en) Method for forming shallow trench isolation
KR20060124022A (en) Method of fomring a gate in a flash memory device
KR20010073704A (en) Method for trench isolation in semiconductor device without void
KR100779015B1 (en) Method of manufacturing semiconductor device
KR100984854B1 (en) Method for forming element isolation layer of semiconductor device
KR100338948B1 (en) Manufacturing method for isolation in semiconductor device
KR100561513B1 (en) Method of Shallow Trench Isolation In Semiconductor Device
KR100835420B1 (en) Method for fabricating semiconductor device
KR101095066B1 (en) Method for manufacturing semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR100604799B1 (en) Trench isolation structure using epitaxial growth for a semiconductor device and a forming method for thereof
KR100427718B1 (en) Method for manufacturing a semiconductor device
KR20020000821A (en) Method of forming a gate in a semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination