KR20070114880A - 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 - Google Patents
폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 Download PDFInfo
- Publication number
- KR20070114880A KR20070114880A KR1020060048464A KR20060048464A KR20070114880A KR 20070114880 A KR20070114880 A KR 20070114880A KR 1020060048464 A KR1020060048464 A KR 1020060048464A KR 20060048464 A KR20060048464 A KR 20060048464A KR 20070114880 A KR20070114880 A KR 20070114880A
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- thin film
- layer
- insulating film
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title abstract description 56
- 229920005591 polysilicon Polymers 0.000 title abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005498 polishing Methods 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 65
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 238000000151 deposition Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
본 발명은 폴리실리콘 박막에서 융기된 규칙적인 패턴으로 인한 모아레 현상을 방지할 수 있는 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를 이용한 표시장치와 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명의 폴리실리콘 박막 트랜지스터의 제조 방법은 절연 기판 위에 다수의 돌기들을 갖는 활성층을 형성하는 단계와; 상기 절연 기판 위에 상기 활성층을 덮는 절연막을 형성하는 단계와; 상기 절연막의 표면을 연마하는 단계와; 상기 절연막 위에 게이트 전극을 형성하는 단계와; 상기 활성층과 접속된 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
OLED, LTPS, SLS, 그레인 바운더리, 모아레, CMP
Description
도 1은 종래의 폴리실리콘 박막 트랜지스터 중 일부를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조 방법을 단계적으로 도시한 단면도들.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조 방법을 단계적으로 도시한 단면도들.
도 4은 도 3d에 도시된 폴리실리콘 박막 트랜지스터를 이용한 유기 전계발광 표시장치의 한 서브화소를 도시한 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 30 : 절연 기판 12, 32 : 버퍼막
14, 33 : 폴리실리콘 박막 16, 20, 24, 35, 37 : 돌기
18, 36 : 게이트 절연막 22, 38 : 게이트 전극
34 : 활성층 40 : 층간 절연막
41, 43, 47 : 컨택홀 42 : 소스 전극
44 : 드레인 전극 46 : 유기 절연막
48 : 화소 전극 50 : 뱅크 절연막
52 : 유기 발광층 54 : 공통 전극
본 발명은 폴리실리콘 박막트랜지스터에 관한 것으로서, 특히 폴리실리콘 박막으로부터 융기된 규칙적인 패턴으로 인한 모아레 현상을 방지할 수 있는 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를 이용한 표시장치와 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터는 반도체층으로 전하를 공급하거나 끌어내는 소스 전극 및 드레인 전극과, 반도체층과 절연막을 사이에 두고 중첩되어 전류를 제어하는 게이트 전극으로 구성된다. 박막 트랜지스터는 구동 회로로 집적화되어 구동 소자로 이용되거나, 액정 표시장치(LCD)와 유기 전계발광 표시장치(OLED)의 각 서브화소를 독립적으로 구동하는 스위치 소자로 이용된다. 박막 트랜지스터는 반도체층으로 아몰퍼스 실리콘(Amorphous Silicon) 박막 또는 저온 폴리실리콘(Low Temperature Poly Silicon) 박막을 이용한다. 여기서 저온 폴리실리콘 박막은 아몰퍼스 실리콘 박막을 레이저 어닐링(Laser Annealing) 방법을 이용하여 결정화한 박막으로 전자 이동도가 빨라 회로의 고집적화가 가능하므로 구동 회로를 표시 패널에 내장할 수 있는 장점이 있다.
아몰퍼스 실리콘 박막을 결정화하는 방법으로는 레이저 어닐링 방법 중 하나 로 라인 빔(Line beam)을 수평 방향으로 스캔하여 그레인을 수평 방향으로 성장시킨 순차적 수평 결정화(이하, SLS) 방법이 주로 이용된다. 그런데 SLS 방법으로 결정화된 폴리실리콘 박막에는 각 부분에서 수평 방향으로 성장한 그레인들이 서로 접촉하면서 이루는 경계부, 즉 그레인 바운더리(Grain Boundary)가 융기하여 돌기가 형성되고, 그레인 바운더리가 규칙적으로 형성됨에 따라 돌기들은 규칙적인 패턴을 이루며 형성된다. 그런데, 규칙적인 돌기 패턴이 융기된 폴리실리콘 박막을 이용하여 표시장치, 즉 액정 표시장치와 유기 전계발광 표시장치 등에서 각 서브화소의 구동 소자로 박막 트랜지스터를 형성한 경우 표시장치의 구동시 모아레(Moire) 현상이 발생되는 문제점이 있다. 표시장치에서 모아레 현상의 원인으로는 여러 가지가 존재하지만 다음과 같이 폴리실리콘 박막의 규칙적인 돌기 패턴이 가장 큰 원인이 될 수 있다.
도 1을 참조하면, 폴리실리콘 박막 트랜지스터는 절연 기판(10) 위에 적층된 버퍼막(12), 폴리실리콘 박막(14), 게이트 절연막(18), 게이트 전극(22)을 포함한다. 폴리실리콘 박막(14)은 버퍼층(12) 위에 형성된 아모퍼스 실리콘 박막이 레이저를 이용한 SLS 방법으로 결정화되어 형성된다. 이때 수평 방향으로 성장된 그레인들의 경계부인 그레인 바운더리가 융기하여 규칙적인 돌기 패턴(16)이 형성된다. 폴리실리콘 박막(14) 위에 게이트 절연막(18)과 게이트 전극(22)이 순차적으로 적층되고, 게이트 절연막(18)과 게이트 전극(22)에는 폴리실리콘 박막(14)의 돌기 패턴(16)이 전사된 규칙적인 돌기 패턴들(20, 24)이 각각 형성된다.
여기서 게이트 전극(22)에 형성된 규칙적인 돌기 패턴(24)은 전계 집중 효과 로 게이트 전압의 변동을 유발하여 한 표시장치에서 박막 트랜지스터들간의 특성 차이, 예를 들면 문턱전압 차이를 초래한다. 이로 인하여 동일 데이터 대비 서브 화소들 간에 전압차가 발생되어 표시장치에는 모아레 무늬가 표시되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로 폴리실리콘 박막에서 융기된 규칙적인 패턴으로 인한 모아레 현상을 방지할 수 있는 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를 이용한 표시장치와 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 폴리실리콘 박막 트랜지터의 제조 방법은 절연 기판 위에 다수의 돌기들을 갖는 활성층을 형성하는 단계와; 상기 절연 기판 위에 상기 활성층을 덮는 절연막을 형성하는 단계와; 상기 절연막의 표면을 연마하는 단계와; 상기 절연막 위에 게이트 전극을 형성하는 단계와; 상기 활성층과 접속된 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다. 여기서, 상기 절연막의 표면 연마로 상기 활성층으로부터 상기 절연막에 전사된 돌기들이 제거된다.
본 발명의 다른 특징에 따른 표시장치의 제조 방법은 절연 기판 위에 다수의 돌기들을 갖는 활성층을 형성하는 단계와; 상기 절연 기판 위에 상기 활성층을 덮는 절연막을 형성하고 그 표면을 연마하는 단계와; 상기 절연막 위에 게이트 전극 을 형성하는 단계와; 상기 활성층과 접속된 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와; 상기 화소 전극을 노출시키는 발광층 형성 영역을 갖는 뱅크 절연막을 형성하는 단계와; 상기 뱅크 절연막의 발광층 형성 영역에 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위에 공통 전극을 형성하는 단계를 포함한다. 여기서 상기 절연막의 표면 연마로 상기 활성층으로부터 상기 절연막에 전사된 돌기들이 제거된다.
본 발명의 또 다른 특징에 따른 폴리실리콘 박막 트랜지스터는 절연 기판 위에 다수의 돌기들을 갖고 형성된 활성층과; 상기 활성층과 중첩된 게이트 전극과; 상기 활성층과 게이트 전극 사이에 형성되어 상기 다수의 돌기들이 상기 게이트 전극으로 전사되는 것을 차단한 절연막과; 상기 활성층과 접속된 소스 전극 및 드레인 전극을 구비한다.
본 발명의 또 다른 특징에 따른 표시장치는 절연 기판 상에 신호 라인과 함께 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 화소 전극 위에 형성되고 상기 화소 전극을 노출시킨 발광층 형성 영역이 마련된 뱅크 절연막과; 상기 뱅크 절연막의 발광층 형성 영역에 형성된 유기 발광층과; 상기 유기 발광층 위에 형성된 공통 전극을 구비하고; 상기 박막 트랜지스터는 절연 기판 위에 다수의 돌기들을 갖고 형성된 활성층과; 상기 활성층과 중첩된 게이트 전극과; 상기 활성층과 게이트 전극 사이에 형성되어 상기 다수의 돌기들이 상기 게이트 전극으로 전사되는 것을 차단한 절연막과; 상기 활성층과 접속된 소스 전극 및 드레인 전극을 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들 도 2a 내지 도 5를 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조 방법을 단계적으로 도시한 단면도들이다.
도 2a를 참조하면, 절연 기판(30) 위에 버퍼막(32)과 폴리실리콘 박막(33)이 적층된다.
절연 기판(30)으로는 유리 기판이나 유연한(Flexible) 기판, 예를 들면 플라스틱 기판이 이용된다.
버퍼막(32)은 절연 기판(30) 위에 실리콘 산화물(SiOx)등과 같은 무기 절연물이 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착 방법을 통해 증착되어 형성된다.
폴리실리콘 박막(33)은 버퍼막(32) 위에 아모퍼스 실리콘 박막이 PECVD 등의 증착 방법을 통해 형성되고 레이저 어닐링 방법으로 결정화되어 형성된다. 아몰퍼스 실리콘 박막을 결정화하기 이전에 아몰퍼스 실리콘 박막 내에 존재하는 수소 원자를 제거하기 위한 탈수소화(Dehydrogenation) 공정을 진행하기도 한다. 레이저 어닐링 방법으로는 라인 빔(Line beam)을 수평 방향으로 스캔하여 그레인이 수평 방향으로 성장되게 함으로써 그레인 크기를 성장시킨 SLS 방법이 주로 이용된다. SLS 방법으로 형성된 폴리실리콘 박막(33)에는 각 부분에서 수평 방향으로 성장한 그레인들의 경계부인 그레인 바운더리가 형성되고 수평 방향으로 성장되는 힘에 의해 그레인 바운더리가 융기하여 돌기들(35)이 형성된다. 여기서 그레인 바운더리가 규칙적으로 형성되므로 돌기들(35)도 규칙적인 패턴을 이루며 형성된다.
도 2b를 참조하면, 화학적 및 기계적 가공을 혼합한 화학적 기계적 연마/평탄화(Chemical Mechanical Polishing/Planarization; 이하 CMP) 방법으로 폴리실리콘 박막(33)의 돌기들(35)을 제거함으로써 폴리실리콘 박막(33)의 표면을 평탄화시킨다. 예를 들면 CMP 장비의 헤드부에 장착되고 폴리실리콘 박막(33)의 표면과 접촉하여 회전하는 연마 패드와, 연마 패드와 폴리실리콘 박막(33) 사이로 유동하는 슬러리에 의해 폴리실리콘 박막(33)의 표면이 화학적/기계적으로 연마된다. 이에 따라, 폴리실리콘 박막(33)은 돌기들(35)이 제거되고 평탄한 표면을 갖게 된다.
도 2c를 참조하면, 연마된 폴리실리콘 박막(33)이 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 박막 트랜지스터가 형성될 위치 각각에 폴리실리콘 패턴, 즉 활성층(34)이 형성된다.
도 2d를 참조하면, 활성층(34)이 형성된 버퍼막(32) 위에 게이트 절연막(36), 게이트 전극(38), 층간 절연막(40), 소스 전극(42) 및 드레인 전극(44)이 순차적으로 형성되어 박막 트랜지스터가 완성된다.
게이트 절연막(36)은 활성층(34)이 형성된 버퍼막(32) 상에 PECVD 등의 증착 방법으로 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx)이 증착되어 형성된다.
게이트 전극(38)은 게이트 절연막(36) 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 증착되고 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패 터닝됨으로써 활성층(34)과 중첩되게 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 등과 이들의 합금이 단일층 또는 복층 구조로 이용된다. 이어서 게이트 전극(38)을 마스크로 이용하여 활성층(35)에 불순물을 주입하여 소스 영역(34S)과 드레인 영역(34D)을 형성된다. 이때 활성층(35)에서 소스 영역(34S)과 드레인 영역(34D) 사이의 영역, 즉 게이트 전극(38)과 중첩된 영역은 채널 영역(34C)이 된다.
층간 절연막(40)은 게이트 전극(38)이 형성된 게이트 절연막(36) 위에 PECVE 등의 증착 방법으로 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx)이 증착되어 형성된다. 그리고 포토리소그래피 공정 및 식각 공정으로 층간 절연막(40) 및 게이트 절연막(36)을 관통하여 활성층(34)의 소스 영역(34S)과 드레인 영역(34D)을 노출시키는 컨택홀들(41, 43)이 형성된다.
소스 전극(42) 및 드레인 전극(44)은 층간 절연막(40) 위에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층이 증착되고 포토리소그래피 공정과 식각 공정으로 소스들드레인 금속층이 패터닝됨으로써 형성된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 등과 이들의 합금이 단일층 또는 복층 구조로 이용된다. 소스 전극(42)과 드레인 전극(44)은 컨택홀(41, 44) 각각을 통해 활성층(34)의 소스 영역(34S) 및 드레인 영역(34D)과 각각 접속된다.
이와 같이 본 발명에 따른 폴리실리콘 박막 트랜지스터와 그 제조 방법은 CMP 공정으로 폴리실리콘 박막(33)으로부터 융기된 돌기들(35)을 제거하여 그 위에 적층된 게이트 절연막(36)과 게이트 전극(38)으로 돌기들(35)이 전사되는 것을 방 지한다. 따라서 폴리실리콘 박막, 즉 활성층(34)의 돌기들(35)로 인한 박막 트랜지스터의 특성 변화를 방지할 수 있다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 폴리실리콘 박막 트랜지스터의 제조 방법을 단계적으로 도시한 단면도들이다.
도 3a를 참조하면, 절연 기판(30) 위에 버퍼막(32)과 폴리실리콘 박막(33)이 적층된다. 절연 기판(30)으로는 유리 기판이나 유연한(Flexible) 기판, 예를 들면 플라스틱 기판이 이용된다. 버퍼막(32)은 절연 기판(30) 위에 실리콘 산화물(SiOx)등과 같은 무기 절연물이 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착 방법을 통해 증착되어 형성된다. 폴리실리콘 박막(33)은 버퍼막(32) 위에 아모퍼스 실리콘 박막이 PECVD 등의 증착 방법을 통해 형성되고 레이저를 이용한 SLS 방법으로 결정됨으로써 형성된다. 폴리실리콘 박막(33)에는 각 부분에서 수평 방향으로 성장한 그레인들의 경계부인 그레인 바운더리가 형성되고 수평 방향으로 성장되는 힘에 의해 그레인 바운더리가 융기하여 돌기들(35)이 형성된다. 여기서 그레인 바운더리가 규칙적으로 형성되므로 돌기들(35)도 규칙적인 패턴을 이루며 형성된다.
도 3b를 참조하면, 폴리실리콘 박막(33)이 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 박막 트랜지스터가 형성될 위치 각각에 폴리실리콘 패턴, 즉 활성층(34)이 형성된다. 활성층(34)에는 규칙적으로 융기된 돌기들(35)이 잔존한다.
도 3c를 참조하면, 활성층(34)이 형성된 버퍼막(32) 위에 게이트 절연막(36) 이 형성된다. 게이트 절연막(36)은 활성층(34)이 형성된 버퍼막(32) 상에 PECVD 등의 증착 방법으로 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx)이 증착되어 형성된다. 게이트 절연막(36)에서 활성층(34)과 중첩된 부분에는 활성층(34)으로부터 전사된 돌기들(37)이 형성된다.
도 3d를 참조하면, CMP 방법으로 게이트 절연막(36)의 돌기들(37)이 제거된다. 예를 들면 CMP 장비의 헤드부에 장착되고 게이트 절연막(36)의 표면과 접촉하여 회전하는 연마 패드와, 연마 패드와 게이트 절연막(36) 사이로 유동하는 슬러리에 의해 게이트 절연막(36)의 표면이 화학적/기계적으로 연마됨으로써 돌기들(37)이 제거된다. 이는 폴리실리콘 박막(33)의 CMP 처리로 인하여 박막 트랜지스터의 특성이 저하되는 것을 방지하기 위한 것으로 게이트 절연막(36)의 돌기(37) 제거로 후속 공정에서 형성될 게이트 전극에 그 돌기들(37)이 전사되는 것을 방지할 수 있다.
도 3e를 참조하면, 게이트 절연막(36) 위에 게이트 전극(38), 층간 절연막(40), 소스 전극(42) 및 드레인 전극(44)이 순차적으로 형성되어 박막 트랜지스터가 완성된다.
게이트 전극(38)은 게이트 절연막(36) 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 증착되고 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 활성층(34)과 중첩되게 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 등과 이들의 합금이 단일층 또는 복층 구조로 이용된다. 이어서 게이트 전극(38)을 마스크로 이용하여 활성층(35)에 불 순물을 주입하여 소스 영역(34S)과 드레인 영역(34D)을 형성된다. 이때 활성층(35)에서 소스 영역(34S)과 드레인 영역(34D) 사이의 영역, 즉 게이트 전극(38)과 중첩된 영역은 채널 영역(34C)이 된다.
층간 절연막(40)은 게이트 전극(38)이 형성된 게이트 절연막(36) 위에 PECVE 등의 증착 방법으로 실리콘 산화물(SiOx)이나 실리콘 질화물(SiNx)이 증착되어 형성된다. 그리고 포토리소그래피 공정 및 식각 공정으로 층간 절연막(40) 및 게이트 절연막(36)을 관통하여 활성층(34)의 소스 영역(34S)과 드레인 영역(34D)을 노출시키는 컨택홀들(41, 43)이 형성된다.
소스 전극(42) 및 드레인 전극(44)은 층간 절연막(40) 위에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층이 증착되고 포토리소그래피 공정과 식각 공정으로 소스들드레인 금속층이 패터닝됨으로써 형성된다. 소스/드레인 금속층으로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO 등이, 금속층(103)으로는층 구조로 이용된다. 소스 전극(42)과 드레인 전극(44)은 컨택홀(41, 44) 각각을 통해 활성층(34)의 소스 영역(34S) 및 드레인 영역(34D)과 각각 접속된다.
이와 같이 본 발명에 따른 폴리실리콘 박막 트랜지스터와 그 제조 방법은 게이트 절연막(36)을 형성한 다음 활성층(34)으로부터 전사된 돌기들(37)을 제거함으로써 게이트 전극(38)으로 활성층(34)의 돌기들(35)이 전사되는 것을 방지한다. 따라서 폴리실리콘 박막, 즉 활성층(34)의 돌기들(35)로 인한 박막 트랜지스터의 특성 변화를 방지할 수 있다.
도 4는 본 발명의 실시예에 따른 폴리실리콘 박막 트랜지스터를 이용한 유기 전계발광 표시장치의 한 서브화소의 구조로, 도 3e에 도시된 폴리실리콘 박막 트랜지스터를 적용한 경우를 도시한 것이다.
도 4에 도시된 유기 전계발광 표시장치의 서브화소는 구동용 박막 트랜지스터의 드레인 전극(44)과 접속되어 양극 역할을 하는 화소 전극(48), 뱅크 절연막(50)에 의해 마련된 발광층 형성 영역에 형성된 유기발광층(52), 유기 발광층(52) 위에 형성되어 음극 역할을 하는 공통 전극(54)이 형성된다. 그리고 서브화소는 구동용 박막 트랜지스터의 게이트 전극(38)과 자신의 드레인 전극이 접속되고 게이트 라인 및 데이터 라인과 접속된 게이트 전극 및 소스 전극이 각각 접속된 스위칭용 박막 트랜지스터(미도시)와, 구동용 박막 트랜지스터의 게이트 전극과 전원 라인 사이에 접속된 스토리지 커패시터(미도시)를 추가로 구비한다.
박막 트랜지스터는 절연 기판(30) 위의 버퍼막(32) 상에 형성된 활성층(34), 게이트 절연막(36)을 사이에 두고 활성층(34)의 채널 영역(34C)과 중첩된 게이트 전극(38), 층간 절연막(40) 위에 형성되어 층간 절연막(40) 및 게이트 절연막(36)을 관통하는 컨택홀(41, 43) 각각을 통해 활성층(34)의 소스 영역(34S) 및 드레인 영역(34D) 각각과 접속된 소스 전극(42) 및 드레인 전극(44)을 구비한다. 여기서 활성층(34)에 형성된 돌기(35)는 게이트 절연막(36)의 CMP 처리로 게이트 전극(38)으로 전사되는 것이 방지된다. 이와 달리, 활성층(34)의 돌기들(35)은 폴리실리콘 박막의 CMP 처리로 제거되기도 한다.
소스 전극(42) 및 드레인 전극(44)이 형성된 층간 절연막(40) 상에는 유기 절연막(46)이 스핀코팅이나 스핀리스 코팅 등의 방법으로 형성된다. 이어서 포토리소그래피 공정 및 식각 공정으로 유기 절연막(46)을 관통하여 드레인 전극(44)을 노출시키는 컨택홀(47)이 형성된다. 유기 절연막(46)이 감광성 물질로 형성된 경우 컨택홀(47)은 포토리소그래피 공정만으로 형성되기도 한다.
양극 역할을 하는 화소 전극(46)은 유기 절연막(46) 위에 형성되고 유기 절연막(46)을 관통하는 컨택홀(47)을 통해 드레인 전극(44)과 접속된다. 화소 전극(46)은 투명 도전 물질이 스퍼터링 등과 같은 증착 방법으로 증착된 다음 포토리소그래피 공정과 식각 공정으로 패터닝되어 형성된다. 투명 도전 물질로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO 등이 이용된다.
뱅크 절연막(52)은 화소 전극(48)이 형성된 유기 절연막(46) 위에 스핀코팅 또는 스핀리스 등의 코팅 방법으로 형성된다. 이어서 포토리소그래피 공정 및 식각 공정으로 뱅크 절연막(52)을 관통하여 화소 전극(48)을 노출시키는 발광층 형성 영역이 형성된다.뱅크 절연막(52)이 감광성 물질로 형성된 경우 발광 영역은 포토리소그래피 공정만으로 형성되기도 한다.
유기 발광층(52)은 마스크를 이용한 증착 공정으로 뱅크 절연막(52)에 마련된 발광층 형성 영역에 형성된다. 이때 해당 마스크를 이용한 증착 공정으로 반복으로 적색, 녹색, 청색 유기 발광층(52)이 해당 발광층 형성 영역에 형성된다.
음극 역할을 하는 공통 전극(54)은 유기 발광층(52) 및 뱅크 절연막(50) 위에 스퍼터링 등의 증착 방법으로 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 등과 이들의 합금이 단일층 또는 복층 구조로 이용된다.
이와 같이 본 발명에 따른 유기 전계발광 표시장치는 활성층(34)의 돌기들(35)이 상부층으로 전사되는 것이 방지된 박막 트랜지스터를 구동 소자로 이용함으로써 박막 트랜지스터의 특성 변화로 인한 모아레 현상을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 폴리실리콘 박막 트랜지스터와 그 제조 방법은 폴리실리콘 박막 또는 게이트 절연막을 CMP 처리함으로써 폴리실리콘 박막의 돌기들이 상부층으로 전사되는 것을 방지할 수 있다. 따라서, 본 발명에 따른 폴리실리콘 박막 트랜지스터를 이용한 표시 장치와 그 제조 방법은 활성층의 규칙적인 돌기들로 인한 박막 트랜지스터의 특성 변화를 방지하고 그로 인한 모아레 현상도 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 절연 기판 위에 다수의 돌기들을 갖는 활성층을 형성하는 단계와;상기 절연 기판 위에 상기 활성층을 덮는 절연막을 형성하는 단계와;상기 절연막의 표면을 연마하는 단계와;상기 절연막 위에 게이트 전극을 형성하는 단계와;상기 활성층과 접속된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 절연막의 표면 연마로 상기 활성층으로부터 상기 절연막에 전사된 돌기들이 제거되는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터의 제조 방법.
- 절연 기판 위에 다수의 돌기들을 갖는 활성층을 형성하는 단계와;상기 절연 기판 위에 상기 활성층을 덮는 절연막을 형성하고 그 표면을 연마하는 단계와;상기 절연막 위에 게이트 전극을 형성하는 단계와;상기 활성층과 접속된 소스 전극 및 드레인 전극을 형성하는 단계와;상기 드레인 전극과 접속된 화소 전극을 형성하는 단계와;상기 화소 전극을 노출시키는 발광층 형성 영역을 갖는 뱅크 절연막을 형성 하는 단계와;상기 뱅크 절연막의 발광층 형성 영역에 유기 발광층을 형성하는 단계와;상기 유기 발광층 위에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
- 제 3 항에 있어서,상기 절연막의 표면 연마로 상기 활성층으로부터 상기 절연막에 전사된 돌기들이 제거되는 것을 특징으로 하는 표시장치의 제조 방법.
- 절연 기판 위에 다수의 돌기들을 갖고 형성된 활성층과;상기 활성층과 중첩된 게이트 전극과;상기 활성층과 게이트 전극 사이에 형성되어 상기 다수의 돌기들이 상기 게이트 전극으로 전사되는 것을 차단한 절연막과;상기 활성층과 접속된 소스 전극 및 드레인 전극을 구비하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터.
- 절연 기판 상에 신호 라인과 함께 형성된 박막 트랜지스터와;상기 박막 트랜지스터와 접속된 화소 전극과;상기 화소 전극 위에 형성되고 상기 화소 전극을 노출시킨 발광층 형성 영역이 마련된 뱅크 절연막과;상기 뱅크 절연막의 발광층 형성 영역에 형성된 유기 발광층과;상기 유기 발광층 위에 형성된 공통 전극을 구비하고;상기 박막 트랜지스터는절연 기판 위에 다수의 돌기들을 갖고 형성된 활성층과;상기 활성층과 중첩된 게이트 전극과;상기 활성층과 게이트 전극 사이에 형성되어 상기 다수의 돌기들이 상기 게이트 전극으로 전사되는 것을 차단한 절연막과;상기 활성층과 접속된 소스 전극 및 드레인 전극을 포함하는 것을 특징으로 하는 표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060048464A KR101255303B1 (ko) | 2006-05-30 | 2006-05-30 | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060048464A KR101255303B1 (ko) | 2006-05-30 | 2006-05-30 | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070114880A true KR20070114880A (ko) | 2007-12-05 |
| KR101255303B1 KR101255303B1 (ko) | 2013-04-15 |
Family
ID=39141415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060048464A KR101255303B1 (ko) | 2006-05-30 | 2006-05-30 | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101255303B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8964141B2 (en) | 2010-03-10 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and display device having thin film transistor |
| KR20170059502A (ko) * | 2015-11-20 | 2017-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법 |
| KR20190107247A (ko) * | 2018-03-08 | 2019-09-19 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| US20190363194A1 (en) * | 2018-05-25 | 2019-11-28 | Lg Display Co., Ltd. | Tft substrate and display device including the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274410A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2001284251A (ja) * | 2000-03-30 | 2001-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-05-30 KR KR1020060048464A patent/KR101255303B1/ko active IP Right Grant
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8964141B2 (en) | 2010-03-10 | 2015-02-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and display device having thin film transistor |
| KR20170059502A (ko) * | 2015-11-20 | 2017-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법 |
| KR20190107247A (ko) * | 2018-03-08 | 2019-09-19 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| US20190363194A1 (en) * | 2018-05-25 | 2019-11-28 | Lg Display Co., Ltd. | Tft substrate and display device including the same |
| CN110534528A (zh) * | 2018-05-25 | 2019-12-03 | 乐金显示有限公司 | Tft基板和包括该tft基板的显示装置 |
| KR20190134170A (ko) * | 2018-05-25 | 2019-12-04 | 엘지디스플레이 주식회사 | Tft 기판 및 이를 포함한 표시장치 |
| CN110534528B (zh) * | 2018-05-25 | 2023-06-09 | 乐金显示有限公司 | Tft基板和包括该tft基板的显示装置 |
| US11710793B2 (en) | 2018-05-25 | 2023-07-25 | Lg Display Co., Ltd. | TFT substrate and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101255303B1 (ko) | 2013-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9917117B2 (en) | Display device and method of fabricating the same | |
| KR101593443B1 (ko) | 어레이 기판의 제조방법 | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9312277B2 (en) | Array substrate for display device and method of fabricating the same | |
| US8525182B2 (en) | Thin film transistor, method for manufacturing same, display device, and method for manufacturing same | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| WO2016041304A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR101232159B1 (ko) | 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치 | |
| US7332382B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR20130131823A (ko) | 산화물 박막 트랜지스터, 그 제조방법 및 이를 구비한 표시장치용 어레이기판 그리고 그 제조방법 | |
| US20090302325A1 (en) | Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same | |
| US9412846B2 (en) | Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same | |
| JP2009295966A (ja) | キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| US20200083254A1 (en) | Tft substrate and manufacturing method thereof | |
| WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
| US20190198594A1 (en) | Display apparatus and method of manufacturing the same | |
| KR101255303B1 (ko) | 폴리실리콘 박막 트랜지스터 및 그 제조 방법과 그를이용한 표시장치와 그 제조 방법 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
| US20180012968A1 (en) | Thin film transistor substrates, methods of manufacturing the same and display devices including the same | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR20190096468A (ko) | 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 7 |