KR20070113070A - 표시기판과 그 제조방법 및 이를 갖는 액정표시장치 - Google Patents

Abstract

제1 영역과 제2 영역으로 구분된 화소 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 형성된 유지 전극, 상기 유지 전극상에 형성되는 투명 절연막 패턴, 상기 투명 절연막 패턴상의 상기 제1 및 제2 영역에 각각 형성된 제1 및 제2 화소 전극을 포함하는 표시기판과 그 제조방법 및 이를 갖는 액정표시장치가 제공된다. 상기 제1 및 제2 화소 전극 중 어느 하나에 요부가 형성되거나 또는 상기 투명 절연막 패턴은 상기 유지 전극상의 제1 영역에 형성된 제1 개구부와 제2 영역에 형성된 제2 개구부를 포함하는 개구부가 형성된다. 상기 요부 또는 개구부에 의해 제조 공정상 상기 제1 및 제2 화소 전극이 전기적으로 단락되는 것이 방지될 수 있다.

화소 전극, 액정, 유지 전극, 개구부, 요부

Description

표시기판과 그 제조방법 및 이를 갖는 액정표시장치{Display Substrate And Method of Fabricating The Same And Liquid Crystal Display Apparatus Having The Same}

도 1a는 본 발명의 일 실시예에 따른 표시기판의 평면도이다.

도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다.

도 1c는 도 1a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도이다.

도 2a 내지 도 2d는 도 1c의 표시기판을 제조하는 과정을 설명하는 단면도들이다.

도 3a는 본 발명의 다른 실시예에 따른 표시기판의 평면도이다.

도 3b 도 3a의 Ⅲ-Ⅲ' 라인을 따라 취해진 단면도이다.

도 4a 내지 도 4g는 도 3b의 표시기판의 제조방법을 설명하는 단면도들이다.

도 5는 본 발명의 일 실시예에 따른 액정표시장치의 블록도이다.

도 6은 본 발명의 일 실시예에 따른 액정표시장치의 두 부화소에 대한 등가 회로도이다.

도 7은 본 발명의 일 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.

도 8은 본 발명의 일 실시예에 따른 액정 표시판 조립체의 배치도이다.

도 9 내지 도 11은 각각 도 4에 도시한 액정 표시판 조립체를 Ⅳ-Ⅳ' Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ' 라인을 따라 취해진 단면도이다.

도 12는 도 4에 도시한 액정 표시판 조립체의 화소 전극 및 공통 전극의 배치도이다.

도 13a 내지 도 13c는 도 12에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.

도 14는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 일부를 도시하는 배치도이다.

도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 일부를 도시하는 배치도이다.

본 발명은 표시기판과 그 제조방법 및 이를 갖는 액정표시장치에 관한 것으로, 더욱 상세하게는 공정상의 오류를 방지하고 고화질의 영상을 표시할 수 있는 표시기판과 그 제조방법 및 이를 갖는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치, 플라즈마 표시장치, 유기전계발광 표시장치와 같이 영상을 표시하는 표시장치는 기판을 포함한다. 상기 기판에는 복수의 화소 영역들이 정의된다. 화소 영역은 영상을 표시하는 최소 단위를 나타내며, 각 표시 장치에는 상기 복수의 화소 영역들이 서로 구분되게 정의된다.

각 화소 영역들은 각각 동일한 구조를 가지며, 하나의 화소 영역에는 표시될 영상에 대응되는 전압이 인가되는 화소 전극이 구비된다. 상기 화소 전극은 상기 기판상에 투명 도전막을 증착한 후 이를 패터닝하여 형성된다. 상기 기판과 상기 화소 전극 사이에는 절연막과 같은 중간막들이 개재될 수 있는데, 상기 중간막이 평평하지 못하고 표면에 단차가 형성된 경우에 상기 단차에 의해 상기 화소 전극이 최초 설계된 것과는 상이하게 형성되는 불량이 발생될 수 있다.

본 발명의 목적은 공정상의 오류를 방지할 수 있는 표시기판을 제공하는 데 있다.

본 발명의 다른 목적은 상기 표시 기판의 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 상기한 표시기판을 이용하여 고화질의 영상을 표시할 수 있는 액정표시장치를 제공하는데 있다.

본 발명의 일 실시예에 따른 표시기판은 유지 전극, 투명 절연막 패턴, 제1 및 제2 화소 전극을 포함한다. 상기 유지 전극은 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 형성된다. 상기 투명 절연막 패턴은 상기 유지 전극상에 상기 기판을 덮도록 형성되며, 상기 유지 전극이 형성된 영역에서 개구부를 갖는다. 상기 제1 및 제2 화소 전극은 상기 투명 절연막 패턴상에 형성되며, 상기 제1 및 제2 영역에 각각 위치한다. 상기 제1 및 제2 화소 전극 중 적어도 하나는 상기 유지 전극이 형성된 영역상에서 적어도 하나의 요부가 형성된다.

본 발명의 다른 실시예에 따른 표시기판은 유지 전극, 투명 절연막 패턴, 제1 및 제2 화소 전극을 포함한다. 상기 유지 전극은 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 형성된다. 상기 투명 절연막 패턴은 상기 유지 전극상에 형성되며, 상기 제1 영역의 상기 유지 전극상에서 제1 개구부를 갖고 상기 제2 영역의 상기 유지 전극상에서 제2 개구부를 갖는다. 상기 제1 및 제2 화소 전극은 상기 투명 절연막 패턴상에 형성되며, 상기 제1 및 제2 영역에 각각 위치한다.

본 발명의 일 실시예에 따른 표시기판의 제조방법은 다음의 과정을 포함한다. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 위치하는 유지 전극을 형성한다. 상기 기판상에서 상기 유지 전극에서 이격되게 게이트 전극을 형성하고 상기 게이트 전극상에서 서로 이격되는 소오스 전극과 드레인 전극을 형성한다. 상기 소오스 전극과 드레인 전극상에 상기 유지 전극이 형성된 영역에서 개구부를 갖는 투명 절연막 패턴을 형성한다. 상기 투명 절연막 패턴상의 상기 제1 및 제2 영역에 각각 제1 화소 전극과 제2 화소 전극을 형성한다. 상기 제1 및 제2 화소 전극 중 적어도 하나는 상기 유지 전극이 형성된 영역상에서 적어도 하나의 요부가 형성된다.

본 발명의 다른 실시예에 따른 표시기판의 제조방법은 다음의 과정을 포함한다. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 위치하는 유지 전극을 형성한다. 상기 기판상에서 상기 유지 전극에서 이격되게 게이트 전극을 형성하고 상기 게이트 전극상에서 서로 이격되는 소오스 전극과 드레인 전 극을 형성한다. 상기 소오스 전극과 드레인 전극상에 상기 제1 영역의 상기 유지 전극상에서 제1 개구부를 갖고 상기 제2 영역의 상기 유지 전극상에서 제2 개구부를 갖는 투명 절연막 패턴을 형성한다. 상기 투명 절연막 패턴상의 상기 제1 및 제2 영역에 각각 제1 화소 전극과 제2 화소 전극을 형성한다.

본 발명의 실시예에 따른 액정표시장치는 제1 기판 및 제2 기판, 액정층, 유지 전극, 투명 절연막 패턴, 화소 전극, 공통 전극을 포함한다. 상기 제1 및 제2 기판은 서로 마주본다. 상기 액정층은 상기 제1 및 제2 기판 사이에 개재되며 액정이 배열된다. 상기 유지 전극은 상기 제1 기판상에 형성된다. 상기 투명 절연막 패턴은 상기 유지 전극상에 형성되며 상기 유지 전극이 형성된 영역에서 개구된다. 상기 화소 전극은 상기 투명 절연막 패턴상에 형성된다. 상기 공통 전극은 상기 제2 기판상에 형성되며, 상기 액정의 배열 방향을 제어하는 방향 제어 수단을 갖는다. 상기 방향 제어 수단은 상기 유지 전극의 가장자리에 위치하며, 상기 유지 전극의 길이 방향과 나란하며 서로 대칭인 한 쌍으로 이루어진다.

이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1a는 본 발명의 일 실시예에 따른 표시기판의 평면도이다.

도 1a를 참조하면, 제1 영역(A1)과 제2 영역(A2)을 갖는 기판(1)이 구비된다. 기판(1)상에는 유지 전극(20)과 화소 전극(60)이 형성된다. 유지 전극(20)은 제1 영역(A1)과 제2 영역(A2)에 걸쳐서 형성된다.

화소 전극(60)은 서로 이격되며 각각 제1 영역(A1)과 제2 영역(A2)에 위치하는 제1 화소 전극(61)과 제2 화소 전극(62)을 포함한다. 화소 전극(60)은 영상이 표시되는 최소 단위인 화소 영역에 대응된다. 제1 및 제2 화소 전극(61,62)은 서로 다른 화소 영역에 속하거나 또는 동일한 화소 영역에 속한 것일 수 있다. 서로 다른 화소 영역에 속하는 경우, 제1 및 제2 화소 전극(61,62)에는 서로 다른 영상 정보에 대응되는 상이한 전압이 각각 인가된다. 동일한 화소 영역에 속하는 경우, 제1 및 제2 화소 전극(61,62)에는 동일한 영상 정보에 대응되지만 상호간에 보완되어 고화질의 영상이 표시되도록 상이한 전압이 각각 인가된다.

유지 전극(20)의 길이 방향을 제1 방향(D1)이라 하면, 화소 전극(60)은 제1 방향(D1)에 대해 경사지며 상호 대칭인 제2 및 제3 방향(D2,D3)으로 굴곡지게 형성된다. 제1 영역(A1)과 제2 영역(A1)의 경계에서, 제1 화소 전극(61)은 제1 방향(D1)으로 볼록한 볼록변을 가지며 제2 화소 전극(62)은 상기 볼록변에 대응되게 제1 방향(D1)으로 오목한 오목변을 갖는다. 제2 화소 전극(62)의 상기 오목변에는 제1 방향(D1)으로 오목하게 파인 요부(70)가 형성된다. 요부(70)는 유지 전극(20) 의 가장자리에서 서로 마주보는 한쌍으로 형성된다.

여기서, 제1 화소 전극(61)이 요부(70)가 형성된 오목변을 갖고 제2 화소 전극(62)이 볼록변을 가질 수도 있다. 또한 요부(70)는 유지 전극(20)상에 적어도 하나 이상 형성되면 충분하며, 그 형상이나 개수에 따른 제한은 없다. 다만, 본 실시예의 표시기판이 액정표시장치에 사용되는 경우에는 요부(70)가 유지 전극(20)의 가장자리에 한쌍으로 형성되는 것이 액정의 배열 제어에 유리하다. 이에 대한 상세한 것은 추후 액정표시장치에 관한 실시예를 살펴보면서 설명한다.

도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도이다.

도 1b를 참조하면, 유지 전극(20)상에는 절연막이 형성된다. 상기 절연막은 이중막으로 이루어지며, 하층막은 유지 전극(20)을 커버하는 투명한 무기막(25)으로 형성된다. 상층막은 유지 전극(20)상에서 개구부(50)를 갖도록 패터닝된 투명한 유기막(45)으로 형성된다. 유기막(45)상에는 화소 전극(60)이 형성된다.

도 1c는 도 1a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도이다.

제1 화소 전극(61)과 제2 화소 전극(62)은 유지 전극(20)상에서 서로 이격되며, 상기 이격된 간격은 요부(70)에 의해 더욱 증가된다. 위와 같이, 요부(70)에 의해 상기 간격이 증가됨으로써, 화소 전극(60) 형성시 제1 및 제2 화소 전극(61,62)이 상호간에 전기적으로 단락되는 것을 방지할 수 있는 효과가 있다. 이러한 효과에 대한 상세한 것은, 이하에서 위와 같은 구조를 갖는 표시기판의 제조방법을 살펴보면서 설명한다.

도 2a 내지 도 2d는 도 1c의 표시기판을 제조하는 과정을 설명하는 단면도들 이다.

도 2a를 참조하면, 기판(1)상에 유지 전극(20)이 형성된다. 유지 전극(20)은 구리, 알루미늄, 은, 크롬 계열의 금속이나 이들의 합금을 증착하여 도전막을 형성한 후, 상기 도전막을 식각하여 형성된다.

유지 전극(20)상에 무기막(25)이 형성된다. 무기막(25)은, 예컨대 질화규소막으로 플라즈마 화학기상증착법을 이용하여 기판(1)의 전면을 덮도록 형성된다. 무기 절연막(25)상에 유기막(45)이 형성된다. 유기막(45)은, 예컨대 아크릴 성분의 수지를 도포한 후 이를 패터닝하여 개구부(50)를 갖도록 형성된다.

도 2b를 참조하면, 유기막(45)상에 투명 도전막(60')이 형성된다. 투명 도전막(60')은 산화아연인듐이나 산화주석인듐을 스퍼터링으로 증착하여 형성될 수 있다. 이 경우, 투명 도전막(60')은 균일한 두께로 형성되는데 개구부(50)가 형성된 영역에서의 단차로 인하여 표면 높낮이가 일정하지 않다.

투명 도전막(60')상에 감광막(80')이 도포된다. 감광막(80')은 스핀 코팅 방법으로 도포되며, 이 경우 투명 도전막(60')의 표면 높낮이에 상관없이 감광막(80')은 대체로 평평하게 형성되어 영역별로 두께가 일정하지 않게 된다.

감광막(80')에 대한 노광이 진행된다. 감광막(80')이 포지티브 타입인 경우를 예로써 설명하면, 상기 노광시 투명 도전막(60')에서 제거될 부분에 대응되는 영역의 감광막(80')이 노광된다. 상기 노광되는 영역에서, 감광막(80')에 도달되는 광(화살표로 표시)의 강도는 일정한데 비하여 해당 영역에서의 감광막(80') 두께는 일정하지 않다. 따라서 노광된 영역 중, 감광막(80') 두께가 두꺼운 영역에서는 광 이 감광막(80')의 바닥면까지 미치지 못하게 될 수 있다.

예컨대, 유기막(45)이 형성된 영역상에서 광이 도달되어야 할 경로는 'L1'에 해당하고, 개구부(50)가 형성된 영역에서 광이 도달되어야 할 경로는 'L1' 보다 긴 'L2'가 된다.

도 2c를 참조하면, 감광막(80')에서 노광된 부분이 현상으로 제거되어 감광막 패턴(80)이 형성된다. 감광막 패턴(80)에 의해, 유지 전극(20)의 일부와 이에 인접하여 형성된 투명 도전막(60')이 노출된다.

도 2c에서 점선으로 표시된 것은, 노광시 광이 미치지 못하여 감광막(80')이 설정된 것과 다르게 일부 잔류하게 될 수도 있는 부분을 도시한 것이다.

도 2d를 참조하면, 감광막 패턴(80)을 식각 마스크로 이용하여 투명 도전막(60')이 식각되어 서로 이격된 제1 및 제2 화소 전극(61,62)을 포함하는 화소 전극(60)이 형성된다. 상기 식각시 요부(70)가 형성되며, 제1 및 제2 화소 전극(61,62)간 간격은 요부(70) 형성을 위해 넓어진다.

도 2d에서 점선으로 표시된 것은, 노광시 광이 미치지 못하여 감광막(80')이 설정된 것과 다르게 일부 잔류함으로써 그 하부의 투명 도전막(80')이 잔류하게 될 수도 있는 부분을 나타낸다. 상기한 부분은 요부(70)가 형성된 영역과 중첩된다. 이로부터, 요부(70)가 형성되지 않는 경우에 제1 및 제2 화소 전극(61,62)이 상호간에 연결되어 전기적으로 단락(short)될 수도 있음을 알 수 있다. 즉, 요부(70)는 화소 전극(60) 형성시 제1 및 제2 화소 전극(61,62)간 단락을 차단하여 공정상의 불량을 방지하는 역할을 한다.

도 3a는 본 발명의 다른 실시예에 따른 표시기판의 평면도이다.

도 3a를 참조하면, 기판(1), 게이트 라인(10), 데이터 라인(40), 박막 트랜지스터(T1,T2), 화소 전극(60)이 구비된다. 게이트 라인(10)과 데이터 라인(40)은 기판(1)상에서 상호 교차하며 복수로 형성된다. 상기 복수의 게이트 라인(10)과 데이터 라인(40)이 교차하면서 복수의 화소 영역(PA)이 정의된다. 상기 복수의 화소 영역(PA) 각각은 서로 동일한 구조를 가지므로, 이하에서는 하나의 화소 영역(PA)을 기준으로 설명하기로 한다.

화소 영역(PA)은 제1 영역(PA1)과 제2 영역(PA2)으로 구분되며, 이러한 영역 구분에 대응되어 화소 전극(60)은 제1 화소 전극(61)과 제2 화소 전극(62)을 포함한다. 제1 화소 전극(61)은 제1 영역(PA1)에 위치하며 제2 화소 전극(62)은 제2 영역(PA2)에서 제1 화소 전극(61)과 이격되게 위치한다. 제1 화소 전극(61)은 소정 영역이 절개되어 있고, 상기 절개된 부분과 제1 및 제2 화소 전극(61,62) 사이의 이격된 간격으로써 화소 전극(60)은 절개부 패턴(65)을 갖게 된다.

화소 전극(60)에는 전압이 인가되는데, 제1 및 제2 화소 전극(61,62)에는 상호간에 동작 특성이 보완되도록 각각 상이한 전압이 인가된다. 이를 위해, 제1 및 제2 화소 전극(61,62)에 각각 대응되도록 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 구비된다.

제1 박막 트랜지스터(T1)는 제1 게이트 전극(11g)과 제1 소오스 전극(41s) 및 제1 드레인 전극(41d)를 포함한다. 제1 게이트 전극(11g)은 제1 게이트 라인(11)으로부터 분기되어 형성된다. 제1 소오스 전극(41s)은 데이터 라인(40)으로 부터 분기되어 형성된다. 제1 드레인 전극(41d)은 제1 소오스 전극(41s)으로부터 이격되며 제1 접촉 구멍(h1)을 통하여 제1 화소 전극(61)과 전기적으로 연결된다.

제2 박막 트랜지스터(T2)는 제2 게이트 전극(12g)과 제2 소오스 전극(42s) 및 제2 드레인 전극(42d)를 포함한다. 제2 게이트 전극(12g)은 제2 게이트 라인(12)으로부터 분기되어 형성된다. 제2 소오스 전극(42s)은 데이터 라인(40)으로부터 분기되어 형성된다. 제2 드레인 전극(42d)은 제2 소오스 전극(42s)으로부터 이격되며 제2 접촉 구멍(h2)을 통하여 제2 화소 전극(62)과 전기적으로 연결된다.

화소 영역(PA)의 중심부에는 유지 전극(20)이 형성된다. 유지 전극(20)은 제1 화소 영역(PA1)과 제2 화소 영역(PA2)에 걸쳐서 일체로 형성된다. 유지 전극(20)상에는 투명 절연막 패턴(도3b의 도면부호 50 참조)이 형성되어 기판(1)의 전면을 덮는다. 상기 투명 절연막 패턴에는 개구부(51,52)가 형성된다. 개구부(51,52)는 제1 영역(PA1)의 유지 전극(20)상에 형성되는 제1 개구부(51)와 제2 영역(PA2)의 유지 전극(20)상에 형성되는 제2 개구부(52)를 포함한다. 상기 투명 절연막 패턴은 개구부(51,52)가 형성된 영역을 제외하고, 제1 및 제2 화소 전극(61,62)의 경계를 포함하는 소정 영역에서 유지 전극(20)을 커버한다.

도 3b 도 3a의 Ⅲ-Ⅲ' 라인을 따라 취해진 단면도이다.

도 3b를 참조하면, 기판(1)상의 소정 영역에 각각 서로 이격되게 제1 게이트 전극(11g), 유지 전극(20) 및 제2 게이트 전극(12g)이 형성된다. 제1 게이트 전극(11g), 유지 전극(20) 및 제2 게이트 전극(12g)상에는 기판(1)의 전면을 덮도록 게이트 절연막(21)이 형성된다.

게이트 절연막(21)상에는 제1 게이트 전극(11g)을 커버하도록 제1 반도체 패턴(31)과 제1 소오스 전극(41s) 및 제1 드레인 전극(41d)이 형성되며, 이들을 통하여 제1 박막 트랜지스터(T1)가 형성된다. 제1 반도체 패턴(31)은 제1 액티브 패턴(31a)과 그 상부의 제1 오믹 콘택 패턴(31b)을 포함하며, 제1 오믹 콘택 패턴(31b)은 제1 소오스 전극(41s) 및 제1 드레인 전극(41d)을 따라 상호간에 분리되게 형성된다.

또한 게이트 절연막(21)상에는 제2 게이트 전극(12g)을 커버하도록 제2 반도체 패턴(32)과 제2 소오스 전극(42s) 및 제2 드레인 전극(42d)이 형성되며, 이들을 통하여 제2 박막 트랜지스터(T2)가 형성된다. 제2 반도체 패턴(32)은 제2 액티브 패턴(32a)과 그 상부의 제2 오믹 콘택 패턴(32b)을 포함하며, 제2 오믹 콘택 패턴(32b)은 제2 소오스 전극(42s) 및 제2 드레인 전극(42d)을 따라 상호간에 분리되게 형성된다.

제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)상에는 기판(1)의 전면을 덮도록 보호막(43)이 형성되고, 보호막(43)상에는 투명 절연막 패턴(50)이 형성된다. 보호막(43)과 투명 절연막 패턴(50)은 제1 및 제2 접촉 구멍(h1,h2)을 갖는다. 제1 접촉 구멍(h1)을 통하여 제1 드레인 전극(41d)의 소정 영역이 노출되고, 제2 접촉 구멍(h2)을 통하여 제2 드레인 전극(42d)의 소정 영역이 노출된다.

투명 절연막 패턴(50)상에는 화소 전극(60)이 형성된다. 제1 화소 전극(61)은 제1 영역(PA1)에 형성되며 제1 박막 트랜지스터(T1)와 전기적으로 연결된다. 제2 화소 전극(62)은 제2 영역(PA2)에 형성되며 제2 박막 트랜지스터(T2)와 전기적으 로 연결된다. 제1 및 제2 화소 전극(61,62)은 유지 전극(20)상에서 투명 절연막 패턴(50)으로 커버되는 부분에서 경계를 이룬다.

유지 전극(20)과 제1 및 제2 화소 전극(61,62), 그 사이의 게이트 절연막(21)과 보호막(43)에 의해 유지 축전기가 형성된다. 투명 절연막 패턴(50)은 수 마이크로 미터 정도로 두껍게 형성되는데, 개구부(51,52)가 형성된 영역에서 투명 절연막 패턴(50)이 제거되어 유지 전극(20)과 제1 및 제2 화소 전극(61,62)간 이격 거리가 감소된다. 그 결과, 상기 유지 축전기의 용량값이 증가하여 동작 특성이 향상될 수 있다.

다만, 유지 전극(20)상의 일 부분은 투명 절연막 패턴(50)에 의해 커버되는데, 이는 제1 및 제2 화소 전극(61,62)을 형성함에 있어서 이들이 상호간에 전기적으로 단락되는 것을 방지하기 위한 것이다.

이에 대한 상세한 것은, 이하에서 위와 같은 구조를 갖는 표시기판의 제조방법을 살펴보면서 설명하도록 한다.

도 4a 내지 도 4g는 도 3b의 표시기판의 제조방법을 설명하는 단면도들이다.

도 4a를 참조하면, 기판(1)상에 게이트 도전막을 형성한 후 이를 패터닝하여 제1 게이트 전극(11g), 유지 전극(20) 및 제2 게이트 전극(12g)이 형성된다. 상기 게이트 도전막은 구리, 알루미늄, 은, 크롬 계열의 금속이나 이들의 합금을 증착하여 형성되며, 상기 게이트 도전막은 식각액을 이용한 습식 식각법으로 식각될 수 있다.

도 4b를 참조하면, 제1 게이트 전극(11g), 유지 전극(20) 및 제2 게이트 전 극(12g)상에 게이트 절연막(21)이 형성된다. 게이트 절연막(21)은 무기계 화합물, 예컨대 질화규소막으로 플라즈마 화학기상증착법을 이용하여 기판(1)의 전면을 덮도록 형성될 수 있다.

게이트 절연막(21)상에는 반도체막(30')과 데이터 도전막(40')이 형성된다. 반도체막(30')은 비정질 규소막으로 플라즈마 화학기상증착법을 이용하여 기판(1)의 전면을 덮도록 형성될 수 있다. 반도체막(30')은 액티브막(30a')과 그 상부의 오믹 콘택막(30b')을 포함한다. 오믹 콘택막(30b')은 불순물 이온을 포함한다. 데이터 도전막(40')은 상기 게이트 도전막과 마찬가지 방법으로 형성될 수 있다.

데이터 도전막(40')상에 제1 감광막 패턴(91)이 형성된다. 제1 감광막 패턴(91)은 데이터 도전막(40')상에 포토레지스트 성분의 감광막을 코팅한 후 이를 노광 및 현상하여 형성된다.

제1 감광막 패턴(91)은 위치에 따라 상이한 두께를 갖는다. 제1 감광막 패턴(91)은 제1 및 제2 게이트 전극(11g,12g)상에서 제1 두께(t1)를 가지며, 제1 및 제2 게이트 전극(11g,12g)의 가장자리와 이에 인접하는 영역에서는 제1 두께(t1) 보다 두꺼운 제2 두께(t2)를 갖는다. 제1 감광막 패턴(91)에 의해 유지 전극(20)상에 형성된 데이터 도전막(40')이 노출된다.

위와 같이, 영역별로 상이한 두께를 갖도록 상기 감광막에 대한 노광시 슬릿 마스크나 하프톤 마스크가 포토 마스크로서 사용된다. 상기 슬릿 마스크나 하프톤 마스크는 투광 영역과 불투광 영역외에 중간 투광 영역을 갖는다. 상기 중간 투광 영역에서는 슬릿의 간격을 조절하거나 또는 중간톤을 갖는 물질을 이용하여, 일부 의 광이 투과되어 상기 감광막이 노광된다. 상기 감광막이 포지티브 타입인 경우, 상기 중간 투광 영역에 대응되는 부분에서는 상기 감광막 전체의 중간 두께를 갖는 패턴이 형성될 수 있다.

도 4c를 참조하면, 제1 감광막 패턴(91)을 식각 마스크로 이용하여 데이터 도전막(40')과 반도체막(30')이 식각된다. 데이터 도전막(40')은 상기 게이트 도전막과 마찬가지 방법으로 식각될 수 있으며, 그 결과 데이터 도전막 패턴(40")이 형성된다. 이어서, 반도체막(30')이 식각되어 예비 반도체막 패턴(30")이 형성된다. 예비 반도체막 패턴(30")은 예비 액티브 패턴(30a")과 예비 오믹 콘택 패턴(30b")을 포함한다. 예비 반도체막 패턴(30")과 데이터 도전막 패턴(40")은 동일 패턴으로 형성되어 평면상에서 상호간에 중첩된다.

제1 감광막 패턴(91)이 제1 두께(t1)만큼 균일하게 제거되어 제2 감광막 패턴(92)이 형성된다. 제2 감광막 패턴(92)은 제2 두께(t2)와 제1 두께(t1)의 차이에 해당하는 두께를 가지며, 제1 및 제2 게이트 전극(11g,12g)을 커버하는 데이터 도전막 패턴(40")을 노출한다.

도 4d를 참조하면, 제2 감광막 패턴(92)을 식각 마스크로 데이터 도전막 패턴(40")이 식각된다. 그 결과 제1 게이트 전극(11g)상에 제1 소오스 전극(41s)과 제1 드레인 전극(41d)이 형성되고, 제2 게이트 전극(12g)상에 제2 소오스 전극(42s)과 제2 드레인 전극(42d)이 형성된다. 또한 예비 반도체막 패턴(30")이 재차 식각되어, 제1 반도체 패턴(31)과 제2 반도체 패턴(32)이 형성된다. 상기 재차 식각시, 제1 반도체 패턴(31)에서 두 부분으로 분리된 제1 오믹 콘택 패턴(31b)이 형성되고 제2 반도체 패턴(32)에서 두 부분으로 분리된 제2 오믹 콘택 패턴(32b)이 형성된다.

이와 같이, 제1 및 제2 반도체 패턴(31,32)이 형성되면서 각각 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 완성된다. 제1 및 제2 박막 트랜지스터(T1,T2)를 완성함에 있어서, 제1 및 제2 반도체 패턴(31,32)과 제1 및 제2 소오스 전극(41s,42s)과 제1 및 제2 드레인 전극(41d,42d)은 동일한 포토 마스크를 이용하여 형성되었으며, 그 결과 공정 절차와 그에 따른 비용이 감소될 수 있다.

도 4e를 참조하면, 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)상에 보호막(43)과 투명 절연막 패턴(50)이 형성된다. 보호막(43)은 게이트 절연막(21)과 동일한 방법으로 형성될 수 있다. 투명 절연막 패턴(50)은 유기막, 예컨대 아크릴 성분의 수지를 도포한 후 이를 패터닝하여 형성될 수 있다.

보호막(43)과 투명 절연막 패턴(50)은 제1 및 제2 접촉 구멍(h1,h2)을 갖도록 패터닝된다. 또한 투명 절연막 패턴(50)은 유지 전극(20)상에서 제1 및 제2 개구부(51,52)를 갖도록 패터닝된다.

상기 보호막(43)과 투명 절연막 패턴(50)은 다음과 같이 동일한 포토 마스크를 이용하여 형성될 수 있다. 즉, 보호막(43)과 유기막을 도포한 후 사진 및 현상을 진행하되, 제1 및 제2 접촉 구멍(h1,h2)이 형성될 영역에서는 보호막(43)이 노출되도록 투명 절연막의 전 두께를 제거하고 유지 전극(20)상의 제1 및 제2 개구부(51,52)가 형성될 영역에서는 보호막(43)이 노출되지 않도록 상기 투명 절연막이 소정 두께 남도록 한다. 이후 건식 식각을 진행하면, 상기 노출된 보호막(43)이 제 거되어 제1 및 제2 접촉 구멍(h1,h2)이 형성된다. 동시에 유지 전극(20)상에서는 상기 소정 두께 남았던 투명 절연막이 제거되면서 개구부(51,52)가 형성된다.

도 4f를 참조하면, 투명 절연막 패턴(50)상에 투명 도전막(60')이 형성된다. 투명 도전막(60')은 스퍼터링으로 증착으로 형성될 수 있으며, 상기 증착시 투명 도전막(160')은 균일한 두께로 형성되어 표면 높낮이는 일정하지 않게 된다.

투명 도전막(60')상에 감광막(93')이 도포된다. 감광막(93')은 스핀 코팅 방법으로 도포되며, 투명 도전막(60')의 표면 높낮이에 상관없이 감광막(93')은 대체로 평평하게 형성된다. 그 결과, 감광막(93')은 영역별로 두께가 일정하지 않고 상이하게 된다.

감광막(93')에 대한 노광이 진행된다. 감광막(93')이 포지티브 타입인 경우, 투명 도전막(60')에서 제거될 부분에 대응되는 감광막(93')이 노광된다. 상기 노광되는 영역에 있어서, 감광막(93')에 도달되는 광(화살표로 표시)의 강도는 일정한데 비하여 해당 영역에서의 감광막(93') 두께는 일정하지 않다. 따라서 노광된 영역 중, 감광막(93') 두께가 두꺼운 영역에서는 광이 감광막(93')의 바닥면까지 미치지 못하게 될 수도 있다.

예컨대, 유지 전극(20)상의 투명 절연막 패턴(50)이 커버하는 영역에서는 광이 도달되어야 할 경로는 'L1'이 된다. 만약 상기 영역의 투명 절연막 패턴(50)이 개구된다면, 광이 도달되어야 할 경로는 'L2'만큼 증가될 것이다.

도 4g를 참조하면, 감광막(93')에서 노광된 부분이 현상되어 제거되며 남아있는 부분을 식각 마스크로 투명 도전막(60')이 식각되어 화소 전극(60)이 형성된 다. 화소 전극(60)은 제1 및 제2 화소 전극(61,62)을 포함하며, 제1 및 제2 화소 전극(61,62)은 유지 전극(20)상에서 경계를 이루며 상호 분리된다.

그런데, 도 4f를 참조하여 살핀 바와 같이, 감광막(93')에 있어서 노광된 영역 중 그 두께가 두꺼운 영역에서는 광이 감광막(93')의 바닥면까지 미치지 못하여 감광막(93')이 남게 될 수 있다. 상기 감광막(93')이 남는 영역에서는 그 하부의 투명 도전막(60')이 남게 된다. 만약, 유지 전극(20)상의 투명 절연막 패턴(50)이 전부 개구되었다면, 해당 영역에서 감광막(93')이 완전히 노광되지 못하여 투명 도전막(60')이 남게 될 수 있다.

위와 같은 경우, 상기 식각시 제1 및 제2 화소 전극(61,62)이 상호간에 전기적으로 단락될 수 있다. 본 실시예에서는, 유지 전극(20)이 제1 및 제2 화소 전극(61,62)의 경계에 해당하는 소정 영역에서 투명 절연막 패턴(50)으로 커버되도록 함으로써, 제1 및 제2 화소 전극(61,62)이 상호간에 전기적으로 단락되는 것을 방지한다.

한편 상기한 단락이 발생되지 않는 범위내에서, 투명 절연막 패턴(50)이 유지 전극(20)을 커버하는 영역의 크기를 보다 작게할 수 있다. 이 경우 상기 유지 축전기의 용량 값이 보다 향상되어 동작 특성이 향상될 수 있는데, 구체적으로 상기 커버되는 영역에서 투명 절연막 패턴(50)의 두께를 소폭 줄이거나 또는 해당 영역에서 제1 및 제2 개구부(51,52)를 따라 투명 절연막 패턴(50)이 완만하게 경사지도록 형성되는 방안이 다양하게 적용될 수 있다.

이하에서는 예시적인 관점에서 위와 같은 표시기판이 사용된 표시장치의 하 나인 액정표시장치에 대해서 살펴보도록 한다.

도 5는 본 발명의 일 실시예에 따른 액정표시장치의 블록도이고, 도 6은 본 발명의 일 실시예에 따른 액정표시장치의 두 부화소에 대한 등가 회로도이다.

도 5에 도시한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 액정 표시판 조립체(liquid crystal panel assembly)(700) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(700)는 등가 회로로 볼 때 복수의 신호선(미도시)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 6에 도시한 구조로 볼 때 액정 표시판 조립체(700)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 개재되며 액정이 배열되는 액정층(300)을 포함한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트 라인(미도시)과 데이터 신호를 전달하는 복수의 데이터 라인(미도시)을 포함한다. 게이트 라인은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터 라인은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정 축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트 라인, 데이터 라인 및 액정 축전기(Clca, Clcb)와 연결된 스위칭 소자(미도시)를 포함한다.

액정 축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전극(CE) 사이의 액정층(300)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 액정층(300)은 음의 유전율 이방성을 가지며, 액정층(300)의 액정 분자는 전기장이 없는 상태에서 그 장축이 하부 및 상부 표시판(100,200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 광의 삼원색을 들 수 있다. 도 6은 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 6과는 달리 색 필터(CF)는 하부 표시판(100)의 부화소 전극(PEa, PEb) 위 또는 아래에 형성할 수도 있다.

표시판(100, 200)의 바깥 면에는 편광자(polarizer)(미도시)가 각각 부착되는데, 상기 두 편광자의 편광축은 직교할 수 있다. 이 경우, 전기장이 형성되지 않았을 때 액정층(300)에 입사된 광은 외부로 투과되지 못한다. 반사형 액정표시장치의 경우에는 상기 두 개의 편광자 중 하나가 생략될 수 있다.

도 5를 재차 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 전압(또는 기준 계조 전압)을 생성한다.

게이트 구동부(400)는 액정 표시판 조립체(700)의 게이트 라인과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호(Vg)를 게이트 라인에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(700)의 데이터 라인과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터 라인에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(700) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(700)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(미도시) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 액정 표시판 조립체(700)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이 들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 도 7 내지 도 13c, 그리고 앞에서 설명한 도 5 및 도 6을 참고로 하여 본 발명의 일 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.

도 7은 본 발명의 일 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이다.

도 7을 참고하면, 복수 쌍의 게이트 라인(GLa, GLb), 복수의 데이터 라인(DL) 및 복수의 스토리지 라인(SL)을 포함하는 신호선과 이에 연결된 복수의 화소(PX)가 구비된다.

각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 각각 해당 게이트 라인(GLa/GLb) 및 데이터 라인(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(Clca/Clcb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(Csta/Cstb)를 포함한다.

각 스위칭 소자(Qa/Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트 라인(GLa/GLb)과 연결되어 있고, 입력 단자는 데이터 라인(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca/Clcb) 및 유지 축전기(Csta/Cstb)와 연결되어 있다.

액정 축전기(Clca/Clcb)의 보조적인 역할을 하는 유지 축전기(Csta/Cstb)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전 압이 인가된다. 그러나 유지 축전기(Csta, Cstb)는 부화소 전극(PEa, PEb)이 절연체를 매개로 바로 위의 전단 게이트 라인과 중첩되어 이루어질 수 있다.

액정 축전기(Clca, Clcb) 등에 대해서는 앞에서 설명하였으므로 상세한 설명은 생략한다.

이와 같은 액정 표시판 조립체를 포함하는 액정표시장치에서는, 신호 제어부(600)가 한 화소(PX)에 대한 입력 영상 신호(R, G, B)를 수신하여 두 부화소(PXa, PXb)에 대한 출력 영상 신호(DAT)로 변환하여 데이터 구동부(500)에 전송할 수 있다. 이와는 달리, 계조 전압 생성부(800)에서 두 부화소(PXa, PXb)에 대한 계조 전압 집합을 따로 만들고 이를 번갈아 데이터 구동부(500)에 제공하거나, 데이터 구동부(500)에서 이를 번갈아 선택함으로써, 두 부화소(PXa, PXb)에 서로 다른 전압을 인가할 수 있다. 단, 이때 두 부화소(PXa, PXb)의 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 영상 신호를 보정하거나 계조 전압 집합을 만드는 것이 바람직하다. 예를 들면 정면에서의 합성 감마 곡선은 이 액정 표시판 조립체에 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다.

도 7에 도시한 액정 표시판 조립체의 한 예에 대하여 도 8 내지 도 11, 그리고 앞서 설명한 도 7을 참고하여 상세하게 설명한다.

도 8은 본 발명의 일 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 9 내지 도 11는 각각 도 8에 도시한 액정 표시판 조립체를 Ⅳ-Ⅳ', Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ' 선을 따라 잘라 도시한 단면도이다.

도 8 내지 도 11을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(300)을 포함한다.

먼저, 하부 표시판(100)에 대하여 설명한다.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트 라인(gate line)(121a, 121b) 및 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.

제1 및 제2 게이트 라인(121a, 121b)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 각각 위쪽 및 아래쪽에 위치한다.

제1 게이트 라인(121a)은 위로 돌출한 복수의 제1 게이트 전극(gate electrode)(124a)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129a)을 포함한다. 제2 게이트 라인(121b)은 아래로 돌출한 복수의 제2 게이트 전극(124b)과 다른 층 또는 게이트 구동부(400)와의 접속을 위한 넓은 끝 부분(129b)을 포함한다. 게이트 구동부(400)가 기판(110) 위에 집적되어 있는 경우 게이트 라인(121a, 121b)이 연장되어 이와 직접 연결될 수 있다.

유지 전극선(131)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 각각 제1 게이트 라인(121a) 및 제2 게이트 라인(121b) 사이에 위치한다. 각 유지 전극선(131)은 아래위로 확장된 복수의 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극(137)을 비롯 한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.

게이트 도전체(121a, 121b, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ㅅ사산화아연인듐 및 산화주석인듐과의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121a, 121b, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트 도전체(121a, 121b, 131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.

게이트 도전체(121a, 121b, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 섬형 반도체(154a, 154b)는 각각 제1 및 제2 게이트 전극(124a, 124b) 위에 위치한다.

섬형 반도체(154a, 154b) 위에는 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 제1 및 제2 섬형 저항성 접촉 부재(163a, 165a)는 쌍을 이루어 섬형 반도체(154a, 154b) 위에 배치되어 있다.

반도체(154a, 154b)와 저항성 접촉 부재(163a, 165a)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.

저항성 접촉 부재(163a, 165a) 및 게이트 절연막(140) 위에는 복수의 데이터 라인(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.

데이터 라인(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트 라인(121a, 121b) 및 유지 전극선(131)과 교차한다. 각 데이터 라인(171)은 전체에 걸쳐 일직선 상에 있지 않으며, 적어도 두 번 꺾여 있다.

각 데이터 라인(171)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 각각 뻗은 복수 쌍의 제1 및 제2 소오스 전극(source electrode)(173a, 173b)과 다른 층 또는 데이터 구동부(500)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한 다. 데이터 구동부(500)가 기판(110) 위에 집적되어 있는 경우, 데이터 라인(171)이 연장되어 이와 직접 연결될 수 있다.

제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터 라인(171)과도 분리되어 있다.

제1/제2 드레인 전극(175a/175b)은 제1/제2 게이트 전극(124a/124b)을 중심으로 제1/제2 소오스 전극(173a/173b)과 마주하며, 막대형 끝 부분은 구부러진 제1 및 제2 소오스 전극(173a, 173b)으로 일부 둘러싸여 있다.

제1/제2 게이트 전극(124a/124b), 제1/제2 소오스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a, 154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소오스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 제1/제2 반도체(154a/154b)에 형성된다.

데이터 도전체(171, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(미도시)과 저저항 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

데이터 도전체(171, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30 ° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.

저항성 접촉 부재(163a, 165a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154a, 154b)에는 소오스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 175a, 175b)로 가리지 않고 노출된 부분이 있다.

데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 투명한 절연막 패턴으로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 데이터 라인(171)의 끝 부분(179)과 제1 및 제2 드레인 전극(175a, 175b)의 한 쪽 부분을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트 라인(121a, 121b)의 끝 부분(129a, 129b)을 각각 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다. 또한 보호막(180)은 유지 전극(137)상에서 형성된 개구부(186)를 갖는다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접 촉 보조 부재(contact assistant)(981a, 981b, 982)가 형성되어 있다. 이들은 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.

각 화소 전극(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다.

제1 부화소 전극(191a)은 각각 접촉 구멍(185a)을 통하여 각각의 제1 드레인 전극(175a)과 연결되어 있으며, 제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하여 각각의 제2 드레인 전극(175b)과 연결되어 있다.

화소 전극(191)은 데이터 라인(171)과 보호막(180)을 사이에 두고 중첩한다. 하나의 데이터 라인(171)은 이웃하는 화소 전극(191)과 모두 중첩한다.

그러면 도 12, 도 13a, 도 13b 및 도 13c를 참고하여 이러한 액정 표시판 조립체의 화소 전극의 상세 구조에 대하여 설명한다.

도 12은 본 발명의 여러 실시예에 따른 액정 표시판 조립체에서 하나의 화소 전극의 개략적인 배치도이고, 도 13a 내지 도 13c는 도 12에 도시한 각 부화소 전극의 기본이 되는 전극편의 평면도이다.

도 12에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시판 조립체의 각 화소 전극(pixel electrode)(191)은 서로 분리되어 있는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 행 방향으로 인접하며, 절개부(cutout)(991a, 991b)를 가진다. 공통 전극(270)(도 6 참고)은 제1 및 제2 부화소 전극(191a, 191b)과 마주하는 절개 부(971a, 971b)를 가진다.

제1 및 제2 부화소 전극(191a, 191b) 각각은 적어도 도 13a에 도시한 평행사변형의 전극편(196) 하나와 도 13b에 도시한 평행사변형의 전극편(197) 하나를 포함한다. 도 13a 및 도 13b에 도시한 전극편(196, 197)을 상하로 연결하면 도 13c에 도시한 기본 전극(198)이 되는데, 각 부화소 전극(191a, 191b)은 이러한 기본 전극(198)을 근간으로 하는 구조를 가진다.

도 13a 및 도 13b에 도시한 바와 같이, 전극편(196, 197) 각각은 한 쌍의 빗변(oblique edge)(196o, 197o) 및 한 쌍의 가로변(transverse edge)(196t, 197t)을 가지며 대략 평행사변형이다. 각 빗변(196o, 197o)은 가로변(196t, 197t)에 대하여 빗각(oblique angle)을 이루며, 빗각의 크기는 대략 45도 내지 135도인 것이 바람직하다. 편의상 앞으로 밑변(196t, 197t)을 중심으로 수직인 상태에서 기울어진 방향("경사 방향")에 따라 구분하며, 도 13a와 같이 오른쪽으로 기울어진 경우를 "우경사"라 하고 도 13b와 같이 왼쪽으로 기울어진 경우를 "좌경사"라 한다.

전극편(196, 197)에서 가로변(196t, 197t)의 길이, 즉 너비(W)와 가로변(196t, 197t) 사이의 거리, 즉 높이(H)는 표시판 조립체(700)의 크기에 따라서 자유롭게 결정할 수 있다. 또한 각 전극편(196, 197)에서 가로변(196t, 197t)은 다른 부분과의 관계를 고려하여 꺾이거나 튀어나오는 등 변형될 수 있으며, 앞으로는 이러한 변형도 모두 포함하여 평행사변형이라 일컫는다.

공통 전극(270)에는 전극편(196, 197)과 마주하는 절개부(961, 962)가 형성되어 있으며 전극편(196, 197)은 절개부(961, 962)를 중심으로 두 개의 부영역(S1, S2)으로 구획된다. 절개부(961, 962)에는 적어도 하나의 노치(notch)가 있다. 절개부(961, 962)는 전극편(196, 197)의 빗변(196o, 197o)과 나란한 사선부(961o, 962o)와 사선부(961o, 962o)와 둔각을 이루면서 전극편(196, 197)의 가로변(196t, 197t)과 중첩하는 가로부(961t, 962t)를 포함한다.

각 부영역(S1, S2)은 절개부(961, 962)의 사선부(961o, 962o) 및 전극편(196, 197)의 빗변(196t, 197t)에 의하여 정의되는 두 개의 주 변(primary edge)을 가진다. 주 변 사이의 거리, 즉 부영역의 너비는 약 25-40㎛ 정도인 것이 바람직하다.

도 13c에 도시한 기본 전극(198)은 우경사 전극편(196)과 좌경사 전극편(197)이 결합하여 이루어진다. 우경사 전극편(196)과 좌경사 전극편(197)이 이루는 각도는 대략 직각인 것이 바람직하며, 두 전극편(196, 197)의 연결은 일부에서만 이루어진다. 연결되지 않은 부분은 절개부(990)를 이루며 오목하게 들어간 쪽에 위치한다. 그러나 절개부(990)는 생략될 수도 있다.

두 전극편(196, 197)의 바깥 쪽 가로변(196t, 197t)은 기본 전극(198)의 가로변(198t)을 이루며, 두 전극편(196)의 대응하는 빗변(196o, 197o)는 서로 연결되어 기본 전극(198)의 굴곡변(curved edge)(198o1, 198o2)을 이룬다.

굴곡변(198o1, 198o2)은 가로변(198t)과 둔각, 예를 들면 약 135°를 이루며 만나는 볼록변(convex edge)(198o1) 및 가로변(198t)과 예각, 예를 들면 약 45°를 이루며 만나는 오목변(concave edge)(198o2)을 포함한다. 굴곡변(198o1, 198o2)은 한 쌍의 빗변(196o, 197o)이 대략 직각으로 만나 이루어지므로 그 꺾인 각도는 대 략 직각이다.

절개부(960)는 오목변(198o2) 상의 오목 꼭지점(CV)에서 볼록변(198o1) 상의 볼록 꼭지점(VV)을 향하여 대략 기본 전극(198) 중심까지 뻗는다고 할 수 있다.

또한, 공통 전극(270)의 절개부(961, 962)는 서로 연결되어 하나의 절개부(960)를 이룬다. 이때, 절개부(961, 962)에서 중복되는 가로부(961t, 962t)는 합쳐져서 하나의 가로부(960t1)를 이룬다. 이 새로운 형태의 절개부(960)는 다음과 같이 다시 설명할 수 있다.

절개부(960)는 굴곡점(CP)을 가지는 굴곡부(960o), 굴곡부(960o)의 굴곡점(CP)에 연결되어 있는 중앙 가로부(960t1), 그리고 굴곡부(960o)의 양 끝에 연결되어 있는 한 쌍의 종단 가로부(960t2)를 포함한다. 절개부(960)의 굴곡부(960o)는 직각으로 만나는 한 쌍의 사선부로 이루어지고, 기본 전극(198)의 굴곡변(198o1, 198o2)과 거의 평행하며, 기본 전극(198)을 좌반부와 우반부로 이등분한다. 절개부(960)의 중앙 가로부(960t1)는 굴곡부(960o)와 둔각, 예를 들면 약 135°를 이루며, 대략 기본 전극(198)의 볼록 꼭지점(VV)을 향하여 뻗어 있다. 종단 가로부(960t2)는 기본 전극(198)의 가로변(198t)과 정렬되어 있으며 굴곡부(960o)와 둔각, 예를 들면 약 135°를 이룬다.

기본 전극(198)과 절개부(960)는 기본 전극(198)의 볼록 꼭지점(VV)과 오목 꼭지점(CV)를 잇는 가상의 직선(앞으로 "가로 중심선"이라 함)에 대하여 대략 반전 대칭이다.

도 12에 도시한 각 화소 전극(191)에서 제1 부화소 전극(191a)의 크기는 제2 부화소 전극(191b)의 크기보다 작다. 특히 제2 부화소 전극(191b)의 높이가 제1 부화소 전극(191a)의 높이보다 높으며, 두 부화소 전극(191b)의 너비는 실질적으로 동일하다. 제2 부화소 전극(191b)의 전극편의 수효는 제1 부화소 전극(191b)의 전극편 수효보다 많다.

제1 부화소 전극(191a)은 좌경사 전극편(197)과 우경사 전극편(196)으로 이루어지며, 도 13c에 도시한 기본 전극(198)과 실질적으로 동일한 구조를 가진다.

제2 부화소 전극(191b)은 두 개 이상의 좌경사 전극편(197)과 두 개 이상의 우경사 전극편(196)의 조합으로 이루어지며, 도 13c에 도시한 기본 전극(198)과 이에 결합된 좌경사 및 우경사 전극편(196, 197)을 포함한다.

도 12에 도시한 제2 부화소 전극(191b)은 모두 6개의 전극편(191b1-191b6)으로 이루어지며, 이 중 두 개의 전극편(191b5, 191b6)은 제1 부화소 전극(191a) 상하에 배치되어 있다. 화소 전극(191b)은 세 번 꺾인 구조를 가지며, 한 번 굴곡된 구조에 비해 세로줄 표현이 우수하다. 또한 제1 부화소 전극(191a)의 전극편(191a1, 191a2)과 제2 부화소 전극(191b)의 전극편(191b5, 191b6)이 인접하는 곳에서 공통 전극(270)의 절개부(961, 962)의 가로부(961t, 962t)가 합쳐져서 하나의 가로부를 이루게 되므로 개구율이 더욱 증가된다.

중간의 전극편(191a1, 191a2, 191b1, 191b2)과 그 상하에 배치된 전극편(191b3-191b6)의 높이가 서로 다르다. 예를 들면, 상하 전극편(191b3-191b6)의 높이가 중간 전극편(191a1, 191a2, 191b1, 191b2)의 약 1/2이고, 이에 따라 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 면적비는 대략 1:2가 된다. 이와 같 이 상하 전극편(191b3-191b6)의 높이를 조절하면 원하는 면적비를 얻을 수 있다.

도 12에서 제1 및 제2 부화소 전극(191a, 191b)의 위치 관계 및 꺾인 방향은 바뀔 수 있으며, 도 12의 화소 전극(191)을 상하 좌우로 반전 대칭 이동하거나 회전 이동함으로써 변형할 수 있다.

다시 도 8 내지 도 13c를 참고하면, 제1/제2 부화소 전극(191a, 191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(300) 부분과 함께 각각 제1/제2 액정 축전기(Clca/Clcb)를 이루어 박막 트랜지스터(Qa/Qb)가 턴 오프된 후에도 인가된 전압을 유지한다.

제1/제2 부화소 전극(191a/191b)은 게이트 절연막(140)을 사이에 두고 유지 전극(137)과 중첩하여 각각 제1/제2 유지 축전기(Csta/Cstb)를 이루며, 제1/제2 유지 축전기(Csta/Cstb)는 제1/제2 액정 축전기(Clca/Clcb)의 전압 유지 능력을 강화한다. 이때 보호막(180)에는 개구부(186)가 형성되어 있으므로 화소 전극(191)과 유지 전극(137) 사이에는 게이트 절연막(140) 만이 존재하고, 화소 전극(191)과 유지 전극선(131) 사이의 거리가 짧아지므로 전압 유지 능력이 향상된다.

접촉 보조 부재(981a, 981b, 982)는 각각 접촉 구멍(181a, 181b, 182)을 통하여 게이트 라인(121a, 121b)의 끝 부분(129a, 129b) 및 데이터 라인(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(981a, 981b, 982)는 게이트 라인(121a, 121b)의 끝 부분(129a, 129b) 및 데이터 라인(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

도 9 및 도 10을 참조하여, 상부 표시판(200)의 수직 구조에 대하여 설명한 다.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191)의 경계에 대응하는 부분과 박막 트랜지스터에 대응하는 부분을 커버하며, 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.

기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.

색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.

공통 전극(270)에는 복수의 절개부(971a, 971b)가 형성되어 있다.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(911, 921)이 형성되어 있으며 이들은 수직 배향막일 수 있다.

표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(912, 922)가 구비되어 있는데, 두 편광자(912, 922)의 편광축은 직교하며 이중 한 편광축은 게이트 라인(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정표시장치의 경우에 는 두 개의 편광자(912, 922) 중 하나가 생략될 수 있다.

액정표시장치는 편광자(912, 922), 위상 지연막, 표시판(100, 200) 및 액정층(300)에 빛을 공급하는 조명부(backlight unit)(미도시)를 포함할 수 있다.

액정층(300)은 음의 유전율 이방성을 가지며, 액정층(300)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100,200)의 표면에 대하여 수직을 이루도록 배향되어 있다.

그러면 이러한 액정표시장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하여 액정 표시판 조립체(700)의 동작 조건에 맞게 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후 각각 게이트 구동부(400) 및 데이터 구동부(500)로 내보낸다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인에 인가하여 이 게이트 라인에 연결된 스위칭 소자를 턴온시킨다. 그러면, 데이터 라인에 인가된 데이터 신호가 턴온된 스위칭 소자를 통하여 해당 화소(PX)에 인가된다.

이때, 한 화소 전극(191)을 이루는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있어, 두 부화소가 서로 다른 시간에 동일한 데이터 라인을 통해서 별개의 데이터 전압을 인가 받는다. 이와는 달리 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 별개의 스위칭 소자와 연결되어 있 으며, 동일한 시간에 서로 다른 데이터 라인을 통해서 별개의 데이터 전압을 인가 받을 수 있다. 또한, 제1 부화소 전극(191a)은 스위칭 소자(미도시)와 연결되어 있고 제2 부화소 전극(191b)은 제1 부화소 전극(191a)과 용량성 결합되어 있는 경우에는, 제1 부화소 전극(191a)을 포함하는 부화소만 스위칭 소자를 통하여 데이터 전압을 인가 받고, 제2 부화소 전극(191b)을 포함하는 부화소는 제1 부화소 전극(191a)의 전압 변화에 따라 변화하는 전압을 가질 수 있다. 이때, 면적이 상대적으로 작은 제1 부화소 전극(191a)의 전압이 면적이 상대적으로 큰 제2 부화소 전극(191b)의 전압보다 높다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(300)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.

액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 두 액정 축전기(Clca, Clcb)의 전압이 서로 다르므로 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소의 휘도가 다르다. 따라서 제1 액정 축전기(Clca)의 전압과 제2 액정 축전기(Clcb)의 전압을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며, 즉 측면 감마 곡선을 정면 감마 곡선에 최대한 가깝게 할 수 있으며, 이렇게 함으로써 측면 시인성을 향상할 수 있다.

또한 높은 전압을 인가 받는 제1 부화소 전극(191a)의 면적을 제2 부화소 전극(191b)의 면적보다 작게 하면 측면 감마 곡선을 정면 감마 곡선에 더욱 가깝게 할 수 있다. 특히 제1 및 제2 부화소 전극(191a, 191b)의 면적비가 대략 1:2 내지 1:3인 경우 측면 감마 곡선이 정면 감마 곡선에 더욱더 가깝게 되어 측면 시인성이 더욱 좋아진다.

액정 분자들이 기울어지는 방향은 일차적으로 전기장 생성 전극(191, 270)의 절개부(971a, 971b)와 부화소 전극(191a, 191b)의 변이 주 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정된다. 이러한 주 전기장의 수평 성분은 절개부(971a, 971b)의 변과 부화소 전극(191a, 191b)의 변에 거의 수직이다.

절개부(971a, 971b)에 의하여 나뉜 각 부영역 위의 액정 분자들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정표시장치의 기준 시야각이 커진다.

절개부(971a, 971b)가 형성된 영역과 동일한 영역에서, 절개부(971a, 971b)대신 공통 전극(270) 위에 돌기를 형성하는 경우 상기 돌기가 절개부(971a, 971b)와 마찬가지로 작용한다. 즉, 상기 돌기에 의해 상기 전기장이 왜곡되면서 액정표시장치의 기준 시야각이 커질 수 있다.

한편, 부화소 전극(191a, 191b) 사이의 전압 차에 의하여 부차적으로 생성되는 부 전기장(secondary electric field)의 방향은 부영역의 주 변과 수직이다. 따 라서 부 전기장의 방향과 주 전기장의 수평 성분의 방향과 일치한다. 결국 부화소 전극(191a, 191b) 사이의 부 전기장은 액정 분자들의 경사 방향의 결정을 강화하는 쪽으로 작용한다.

앞서 살핀 바와 같이, 공통 전극(270)의 절개부는 중앙 가로부(960t1), 굴곡부(960o) 및 종단 가로부(960t2)를 포함한다. 도 8에 도시된 바와 같이, 중앙 가로부(960t1)이 유지 전극(137)과 완전히 중첩되도록 위치하는 경우, 해당 중앙 가로부(960t1)은 유지 전극(137)의 가장자리를 따라 분리된 한 쌍으로 형성될 수 있다. 중앙 가로부(960t1)는 굴곡부(960o)를 구성하는 서로 대칭인 한 쌍의 사선부가 만나는 지점에 위치한다. 상기 만나는 지점에서, 액정 분자들은 사선부의 우경사진 부분과 좌경사진 부분에서 모두 영향을 받아 그 배열 방향이 흐뜨러질 수 있다. 중앙 가로부(960t1)는 위와 같은 현상을 방지하고 액정 분자들의 배열 방향을 제어하는 수단으로 작용한다.

그런데, 도 9에 도시된 바와 같이, 유지 전극(137)이 형성된 영역에서는 공통 전극(270)에서 개구부(186)가 형성된 영역까지의 이격 거리가 증가된다. 따라서 해당 영역에서의 액정 분자들에 제어가 약화되어 중앙 가로부(960t1)가 올바르게 작용할 수 없게 된다. 이러한 점이 방지되도록, 도 8에 도시된 바와 같이, 유지 전극(137)이 형성된 영역과 중첩되게 위치하는 중앙 가로부(960t1)는 유지 전극(137)의 가장자리에 한 쌍으로 형성된다.

이제, 도 14를 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 설명한다.

도 14는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 일부를 도시하는 배치도이다.

본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(미도시)과 상부 표시판(미도시) 및 이들 두 표시판 사이에 들어 있는 액정층(미도시)을 포함한다.

본 실시예에 따른 액정 표시판 조립체의 수직 구조는 대개 도 8 내지 도 13c에 도시한 액정 표시판 조립체의 층상 구조와 대체로 유사하며, 상기 공통적인 부분에 대한 상세 설명은 생략한다.

하부 표시판에 대하여 설명하자면, 절연 기판(미도시) 위에 복수의 게이트 라인(미도시) 및 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 유지 전극선(131)은 유지 전극(137)을 포함한다. 게이트 도전체 위에는 게이트 절연막(미도시)이 형성되어 있다. 게이트 절연막 위에는 섬형 반도체(미도시)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(미도시)가 형성되어 있다. 저항성 접촉 부재 및 게이트 절연막 위에는 복수의 데이터 라인(171)을 포함하는 데이터 도전체가 형성되어 있다. 데이터 도전체(171) 및 노출된 반도체 부분 위에는 개구부(186)를 갖는 보호막(미도시)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(미도시) 및 개구부(186)가 형성되어 있다. 보호막 위에는 복수의 화소 전극(191)과 복수의 접촉 보조 부재(미도시)가 형성되어 있다.

상부 표시판에 대하여 설명하자면, 절연 기판(미도시) 위에 차광 부재(미도시), 복수의 색필터(미도시), 덮개막(미도시), 공통 전극(미도시), 그리고 배향막 (미도시)이 형성되어 있다.

화소 전극(191)은 오목변을 갖는 제1 부화소(191al)와 볼록변을 갖는 제2 부화소(101br)로 구분되며, 상기 오목변의 모서리부에는 적어도 하나 이상의 요부(193a, 193b)가 형성되어 있다. 제1 부화소(191al)의 두 요부(193a, 193b)는 개구부(186)의 측면을 따라 형성되어 있다. 이로써, 이웃하는 제1 및 제2 부화소(191al, 191br)의 간격을 충분히 확보하여 제1 및 제2 부화소(191al, 191br)간에 전기적으로 단락이 발생하는 것을 방지할 수 있다.

요부(193a, 193b)는 적어도 하나 이상 형성되면 충분하며, 그 형상이나 개수에 따른 제한은 없다. 다만, 요부(193a, 193b)는 화소 전극(191)의 소정 부분이 절개된 것으로 볼 수 있어, 앞선 실시예에 있어서 공통 전극(280)의 중앙 가로부(960t1)와 마찬가지로 액정 분자들의 방향을 제어하는 수단으로 사용될 수 있다. 이 경우, 상기 중앙 가로부(960t1)와 동일한 원리에 따라, 유지 전극(137)과 중첩되는 영역에서는 요부(193a, 193b)가 유지 전극(20)의 가장자리에 한쌍으로 형성되는 것이 바람직하다.

이제 도 15를 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 설명한다.

도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 일부를 도시하는 배치도이다.

본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(미도시)과 상부 표시판(미도시) 및 이들 두 표시판 사이에 들어 있는 액정층(미도시)을 포 함한다.

본 실시예에 따른 액정 표시판 조립체의 수직 구조는 대개 도 8 내지 도 13c에 도시한 액정 표시판 조립체의 층상 구조와 대체로 유사하며, 상기 공통적인 부분에 대한 상세 설명은 생략한다.

도 15를 참고하면, 왼쪽에 배치되어 있는 화소 전극(191)의 제1 부화소 전극(191al) 및 오른쪽에 배치되어 있는 화소 전극(191)의 제2 부화소 전극(191br)은 행 방향으로 이웃한다. 제1 및 제2 부화소 전극(191al, 191br)은 각각 볼록변(194a, 194b)을 갖는다. 또한 제1 및 제2 부화소 전극(191al, 191br)은 두 개의 빗변(195a1, 195a2, 195b1, 195b2) 및 두 개의 빗변 사이를 잇는 세로변(195a3, 195b3)으로 이루어진 오목변(195a, 195b)을 갖는다.

유지 전극선(131)은 화소 전극(191)의 중앙부를 가로 지른다. 즉 유지 전극선(131)을 중심으로 화소 전극(191)은 상하 대칭을 이룬다. 하나의 유지 전극(137)은 이웃하는 두 화소 전극(191)에 걸쳐 있다. 더욱 상세하게는, 유지 전극(137)은 왼쪽에 위치하는 화소 전극(191)의 제1 부화소 전극(191al) 및 오른쪽에 위치하는 화소 전극(191)의 제2 부화소 전극(191br)과 중첩한다. 유지 전극(137)은 제1 부화소 전극(191al)과 중첩하는 제1 부분(137a) 및 제2 부화소 전극(191br)과 중첩하는 제2 부분(137b)를 포함한다.

유지 전극(137)과 화소 전극(191) 사이에는 보호막이 형성되며, 상기 보호막은 제1 개구부(187a)와 제2 개구부(187b)를 갖는다. 제1 개구부(187a)는 유지 전극(137)의 제1 부분(137a)을 드러내며, 제2 개구부(187b)는 유지 전극(137)의 제2 부분(137b)을 드러낸다. 제1 및 제2 개구부(186, 187)는 제1 부화소 전극(191al) 및 제2 부화소 전극(191br)과 중첩하는 부분에서 분리되어 있다. 이로써, 제1 및 제2 개구부(187a, 187b) 단차 부위에 제1 및 제2 부화소 전극(191al, 191br)간 단락(short)이 발생하는 것을 방지할 수 있다.

제2 개구부(187b)의 꼭지점 중 제2 부화소 전극(191br)의 볼록변에 가까운 두 꼭지점은 모따기 되어 있으며, 모따기 된 빗변은 제2 부화소 전극(191br)의 볼록변과 평행하다. 이로써 유지 축전기의 용량이 저하되는 것을 막을 수 있다.

이상 예시적인 관점에서 몇 가지 실시예를 살펴보았지만, 해당 기술 분야의 통상의 지식을 갖는 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

위와 같은 실시예들에 따르면, 서로 구분된 화소 전극을 형성하여 표시장치의 동작 특성이 향상되는 효과가 있다. 또한 상기 구분된 화소 전극을 형성하는 공정에 있어서, 공정상의 오류로 이들이 상호간에 전기적으로 단락되는 것을 방지할 수 있는 효과가 있다.

Claims (25)

1. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 형성된 유지 전극;

   상기 유지 전극상에 상기 기판을 덮도록 형성되며, 상기 유지 전극이 형성된 영역에서 개구부를 갖는 투명 절연막 패턴; 및

   상기 투명 절연막 패턴상에 형성되며, 상기 제1 및 제2 영역에 각각 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고,

   상기 제1 및 제2 화소 전극 중 적어도 하나는 상기 유지 전극이 형성된 영역상에서 적어도 하나의 요부가 형성된 것을 특징으로 하는 표시기판.
2. 제 1항에 있어서,

   상기 제1 및 제2 영역은 각각 상이한 화소 영역에 속하는 것을 특징으로 하는 표시기판.
3. 제 1항에 있어서,

   상기 제1 및 제2 영역은 동일한 화소 영역에 속하며, 영상 정보에 대응되는 서로 다른 전압이 인가되는 것을 특징으로 하는 표시기판.
4. 제 1항에 있어서,

   상기 제1 및 제2 화소 전극은 상기 유지 전극의 길이 방향에 대해 경사지며 상호 대칭인 방향으로 굴곡진 형상을 갖는 것을 특징으로 하는 표시기판.
5. 제 4항에 있어서,

   상기 요부는 상기 유지 전극의 가장자리에 위치하며, 상기 유지 전극의 길이 방향과 나란하며 상호 대칭인 한 쌍으로 이루어진 것을 특징으로 하는 표시기판.
6. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 형성된 유지 전극;

   상기 유지 전극상에 형성되며, 상기 제1 영역의 상기 유지 전극상에서 제1 개구부를 갖고 상기 제2 영역의 상기 유지 전극상에서 제2 개구부를 갖는 투명 절연막 패턴; 및

   상기 투명 절연막 패턴상에 형성되며, 상기 제1 및 제2 영역에 각각 위치하는 제1 화소 전극과 제2 화소 전극을 포함하는 표시기판.
7. 제 6항에 있어서,

   상기 제1 및 제2 영역은 각각 상이한 화소 영역에 속하는 것을 특징으로 하는 표시기판.
8. 제 6항에 있어서,

   상기 제1 및 제2 영역은 동일한 화소 영역에 속하며 서로 다른 전압이 인가되는 것을 특징으로 하는 표시기판.
9. 제 6항에 있어서,

   상기 제1 및 제2 화소 전극은 상기 유지 전극의 길이 방향에 대해 경사지며 상호 대칭인 방향으로 굴곡진 형상을 갖는 것을 특징으로 하는 표시기판.
10. 제 9항에 있어서,

    상기 투명 절연막 패턴은 상기 제1 및 제2 개구부 중 적어도 하나가 적어도 하나의 꼭지점에서 모따기 되어 있으며, 상기 모따기된 변은 상기 상호 대칭인 방향 중 어느 하나와 평행한 것을 특징으로 하는 표시기판.
11. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 위치하는 유지 전극을 형성하는 단계;

    상기 기판상에서 상기 유지 전극에서 이격되게 게이트 전극을 형성하고 상기 게이트 전극상에서 서로 이격되는 소오스 전극과 드레인 전극을 형성하는 단계;

    상기 소오스 전극과 드레인 전극상에 상기 유지 전극이 형성된 영역에서 개구부를 갖는 투명 절연막 패턴을 형성하는 단계; 및

    상기 투명 절연막 패턴상의 상기 제1 및 제2 영역에 각각 제1 화소 전극과 제2 화소 전극을 형성하는 단계를 포함하고,

    상기 제1 및 제2 화소 전극 중 적어도 하나는 상기 유지 전극이 형성된 영역상에서 적어도 하나의 요부가 형성된 것을 특징으로 하는 표시기판의 제조방법.
12. 제 11항에 있어서,

    상기 소오스 전극과 드레인 전극을 형성하는 단계는,

    상기 게이트 전극과 상기 유지 전극을 덮도록 반도체막과 데이터 도전막을 형성하는 단계;

    상기 반도체막상에, 상기 데이터 도전막을 노출하고 영역에 따라 서로 다른 제1 및 제2 두께를 갖는 감광막 패턴을 형성하는 단계;

    상기 감광막 패턴에 의해 노출된 상기 데이터 도전막 및 그 하부의 상기 반도체막을 1차 제거하는 단계;

    상기 감광막 패턴을 제1 두께만큼 제거하는 단계;

    상기 제1 두께만큼 제거된 감광막 패턴에 의해 노출된 상기 1차 제거된 데이터 도전막을 2차 제거하여 상기 소오스 전극과 드레인 전극을 형성하는 단계; 및

    상기 소오스 전극과 드레인 전극에 의해 노출된 상기 1차 제거된 반도체막을 부분적으로 2차 제거하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조방법.
13. 제 11항에 있어서,

    상기 게이트 전극을 형성하는 단계는 상호간에 이격되는 제1 게이트 전극과 제2 게이트 전극을 형성하는 단계를 포함하고,

    상기 소오스 전극과 드레인 전극을 형성하는 단계는,

    상기 제1 게이트 전극상에 제1 소오스 전극과 상기 제1 소오스 전극으로부터 이격되고 상기 제1 화소 전극에 전기적으로 연결되는 제1 드레인 전극을 형성하는 단계; 및

    상기 제2 게이트 전극상에 제2 소오스 전극과 상기 제2 소오스 전극으로부터 이격되고 상기 제2 화소 전극에 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조방법.
14. 제1 영역과 제2 영역을 갖는 기판상에 상기 제1 및 제2 영역에 걸쳐서 위치하는 유지 전극을 형성하는 단계;

    상기 기판상에서 상기 유지 전극에서 이격되게 게이트 전극을 형성하고 상기 게이트 전극상에서 서로 이격되는 소오스 전극과 드레인 전극을 형성하는 단계;

    상기 소오스 전극과 드레인 전극상에 상기 제1 영역의 상기 유지 전극상에서 제1 개구부를 갖고 상기 제2 영역의 상기 유지 전극상에서 제2 개구부를 갖는 투명 절연막 패턴을 형성하는 단계; 및

    상기 투명 절연막 패턴상의 상기 제1 및 제2 영역에 각각 제1 화소 전극과 제2 화소 전극을 형성하는 단계를 포함하는 표시기판의 제조방법.
15. 제 14항에 있어서,

    상기 소오스 전극과 드레인 전극을 형성하는 단계는,

    상기 게이트 전극과 상기 유지 전극을 덮도록 반도체막과 데이터 도전막을 형성하는 단계;

    상기 반도체막상에, 상기 데이터 도전막을 노출하고 영역에 따라 서로 다른 제1 및 제2 두께를 갖는 감광막 패턴을 형성하는 단계;

    상기 감광막 패턴에 의해 노출된 상기 데이터 도전막 및 그 하부의 상기 반도체막을 1차 제거하는 단계;

    상기 감광막 패턴을 제1 두께만큼 제거하는 단계;

    상기 제1 두께만큼 제거된 감광막 패턴에 의해 노출된 상기 1차 제거된 데이터 도전막을 2차 제거하여 상기 소오스 전극과 드레인 전극을 형성하는 단계; 및

    상기 소오스 전극과 드레인 전극에 의해 노출된 상기 1차 제거된 반도체막을 부분적으로 2차 제거하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조방법.
16. 제 14항에 있어서,

    상기 게이트 전극을 형성하는 단계는 상호간에 이격되는 제1 게이트 전극과 제2 게이트 전극을 형성하는 단계를 포함하고,

    상기 소오스 전극과 드레인 전극을 형성하는 단계는,

    상기 제1 게이트 전극상에 제1 소오스 전극과 상기 제1 소오스 전극으로부터 이격되고 상기 제1 화소 전극에 전기적으로 연결되는 제1 드레인 전극을 형성하는 단계; 및

    상기 제2 게이트 전극상에 제2 소오스 전극과 상기 제2 소오스 전극으로부터 이격되고 상기 제2 화소 전극에 전기적으로 연결되는 제2 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조방법.
17. 서로 마주보는 제1 기판과 제2 기판;

    상기 제1 및 제2 기판 사이에 개재되며 액정이 배열된 액정층;

    상기 제1 기판상에 형성된 유지 전극;

    상기 유지 전극상에 형성되며 상기 유지 전극이 형성된 영역에서 개구되는 투명 절연막 패턴;

    상기 투명 절연막 패턴상에 형성된 화소 전극;

    상기 제2 기판상에 형성되며, 상기 액정의 배열 방향을 제어하는 방향 제어 수단을 갖는 공통 전극을 포함하고,

    상기 방향 제어 수단은 상기 유지 전극의 가장자리에 위치하며, 상기 유지 전극의 길이 방향과 나란하며 서로 대칭인 한 쌍으로 이루어진 것을 특징으로 하는 액정표시장치.
18. 제 17항에 있어서,

    상기 방향 제어 수단과 상기 유지 전극의 가장자리는 평면상에서 볼 때 서로 중첩되는 것을 특징으로 하는 액정표시장치.
19. 제 17항에 있어서,

    상기 방향 제어 수단은 상기 공통 전극의 일부가 제거된 절개부 패턴인 것을 특징으로 하는 액정표시장치.
20. 제 17항에 있어서,

    상기 방향 제어 수단은 상기 공통 전극상에 형성된 돌기인 것을 특징으로 하는 액정표시장치.
21. 제 17항에 있어서,

    상기 제1 기판은 상기 유지 전극이 형성된 영역에서 경계를 이루는 제1 영역과 제2 영역을 가지며, 상기 방향 제어 수단은 상기 제1 및 제2 영역의 경계로부터 이격되게 위치하는 것을 특징으로 하는 액정표시장치.
22. 제 21항에 있어서,

    상기 화소 전극은 상기 제1 영역에 위치하는 제1 화소 전극과 상기 제2 영역에 위치하는 제2 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
23. 제 22항에 있어서,

    상기 제1 및 제2 화소 전극 중 적어도 하나는 상기 유지 전극이 형성된 영역 상에서 적어도 하나의 요부가 형성된 것을 특징으로 하는 액정표시장치.
24. 제 22항에 있어서,

    상기 투명 절연막 패턴은 상기 제1 영역의 상기 유지 전극상에서 제1 개구부를 갖고 상기 제2 영역의 상기 유지 전극상에서 제2 개구부를 갖는 것을 특징으로 하는 액정표시장치.
25. 제 17항에 있어서,

    상기 제1 및 제2 화소 전극은 상기 유지 전극의 길이 방향에 대해 경사지며 상호 대칭인 방향으로 굴곡진 형상을 갖는 것을 특징으로 하는 액정표시장치.

Images