KR20070101073A - Input/ouput sense amplifier for low power and high speed of semiconductor memory device - Google Patents

Input/ouput sense amplifier for low power and high speed of semiconductor memory device Download PDF

Info

Publication number
KR20070101073A
KR20070101073A KR1020060032997A KR20060032997A KR20070101073A KR 20070101073 A KR20070101073 A KR 20070101073A KR 1020060032997 A KR1020060032997 A KR 1020060032997A KR 20060032997 A KR20060032997 A KR 20060032997A KR 20070101073 A KR20070101073 A KR 20070101073A
Authority
KR
South Korea
Prior art keywords
input
output line
output
sense
sense amplifier
Prior art date
Application number
KR1020060032997A
Other languages
Korean (ko)
Inventor
이우영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060032997A priority Critical patent/KR20070101073A/en
Publication of KR20070101073A publication Critical patent/KR20070101073A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

An input/output sense amplifier for low power and high speed operation of a semiconductor memory device is provided to improve data processing rate of the semiconductor memory device by improving sense amplification capability of the input/output sense amplifier. According to an input/output sense amplifier of a semiconductor memory device amplifying and outputting data provided from a memory cell during a read operation to the outside while the data is transferred to a global input/output line pair from a local input/output line pair, a first sense amplifier part(100) pulls up one of a first and a second input/output line to a power supply voltage level by sensing and amplifying the data transferred to the local input/output line pair, and pulls down the other input/output line to a ground voltage level. A second sense amplifier part(200) pulls down one of the first and the second input/output line to the ground voltage level by sensing and amplifying the data transferred to the local input/output line pair. A third sense amplifier part(300) transfers the data amplified by sensing and amplifying potential difference between the first and the second input/output line to the global input/output line pair.

Description

반도체 메모리 장치의 저전력 및 고속 동작을 위한 입출력 감지 증폭기{INPUT/OUPUT SENSE AMPLIFIER FOR LOW POWER AND HIGH SPEED OF SEMICONDUCTOR MEMORY DEVICE}INPUT / OUPUT SENSE AMPLIFIER FOR LOW POWER AND HIGH SPEED OF SEMICONDUCTOR MEMORY DEVICE}

도 1은 종래 기술에 따른 반도체 메모리 장치의 데이터 읽기 동작을 설명하기 위한 블럭도.1 is a block diagram illustrating a data read operation of a semiconductor memory device according to the prior art.

도 2는 종래 기술에 따른 입출력 감지 증폭기(20)의 일 예를 나타내는 회로도.2 is a circuit diagram showing an example of the input-output sense amplifier 20 according to the prior art.

도 3은 본 발명의 실시 예에 따른 입출력 감지 증폭기의 동작을 설명하기 위한 블럭도.3 is a block diagram illustrating an operation of an input / output sense amplifier according to an exemplary embodiment of the present invention.

도 4는 도 3의 제 1 감지 증폭부(100)의 일 예를 나타내는 회로도.4 is a circuit diagram illustrating an example of the first sense amplifier 100 of FIG. 3.

도 5는 도 3의 제 2 감지 증폭부(200)의 일 예를 나타내는 회로도.FIG. 5 is a circuit diagram illustrating an example of the second sense amplifier 200 of FIG. 3.

도 6은 도 3의 제 3 감지 증폭부(300)의 일 예를 나타내는 회로도.FIG. 6 is a circuit diagram illustrating an example of the third sense amplifier 300 of FIG. 3.

도 7은 도 3의 제 4 감지 증폭부(400)의 일 예를 나타내는 회로도.FIG. 7 is a circuit diagram illustrating an example of the fourth sense amplifier 400 of FIG. 3.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 저전력 및 고속 동작에 적합한 반도체 메모리 장치의 입출력 감지 증폭기에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to an input / output sense amplifier of a semiconductor memory device suitable for low power and high speed operation.

일반적으로, 반도체 메모리 장치는 입출력 감지 증폭기(Input/Output Sense Amplifier:IOSA)를 통하여 셀 영역의 데이터를 증폭하여 주변 회로 영역(Peripheral)에서 사용할 수 있는 안정적인 데이터를 생성한다.In general, a semiconductor memory device amplifies data in a cell region through an input / output sense amplifier (IOSA) to generate stable data that can be used in a peripheral circuit region.

이러한 입출력 감지 증폭기들을 포함하는 반도체 메모리 장치의 리드 동작을 도 1을 참조하여 살펴보면, 로우 어드레스(Row Address)가 인가됨에 따라 워드 라인(WL)이 활성화되고, 이 활성화된 워드 라인(WL)에 의해 비트 라인 감지 증폭기(10)가 동작하여 셀 캐패시터(CELL)에 저장되어 있던 전하(Charge)를 증폭한다.Referring to FIG. 1, a read operation of a semiconductor memory device including the input / output sense amplifiers is performed. When a row address is applied, a word line WL is activated, and the activated word line WL is activated. The bit line sense amplifier 10 operates to amplify the charge stored in the cell capacitor CELL.

이후, 리드 명령(Read Command)과 함께 컬럼 어드레스(Column Address)가 인가되면, 컬럼 선택 신호(YI)가 인에이블되어 비트 라인 쌍(BL,BLB)에 증폭되어 있던 데이터가 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된다.Subsequently, when a column address is applied together with a read command, the column select signal YI is enabled and data amplified in the bit line pairs BL and BLB is local input / output line pair LIO. , LIOB).

그리고, 로컬 입출력 라인 쌍(LIO,LIOB)으로 데이터가 전달될 때 입출력 감지 증폭기 활성화 신호(IOSAP1,IOSAP2)가 인에이블됨에 따라 입출력 감지 증폭기(20)가 동작하여 상기 데이터가 CMOS 레벨로 증폭된 후, 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달된다.When the data is transferred to the local input / output line pairs LIO and LIOB, the input / output sense amplifier 20 operates as the input / output sense amplifier activation signals IOSAP1 and IOSAP2 are enabled, and the data is amplified to the CMOS level. The data is transferred to the global input / output line pairs (GIO, GIOB).

이때, 입출력 감지 증폭기(20)는 일 예로 도 2에 도시된 바와 같이, 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된 데이터를 감지 증폭하여 감지 증폭부(22)로 전달하는 감지 증폭부(21)와, 감지 증폭부(21)에서 전달된 데이터를 다시 감지 증폭하여 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달하는 감지 증폭부(22)로 구성된다.In this case, as shown in FIG. 2, the input / output sense amplifier 20 senses and amplifies the data transmitted to the local input / output line pairs LIO and LIOB and transmits the sensed amplifier 21 to the sense amplifier 22. And a sense amplifier 22 which senses and amplifies the data transmitted from the sense amplifier 21 to the global input / output line pairs GIO and GIOB.

이러한 구성의 입출력 감지 증폭기(20)는 증폭된 데이터가 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달될 때 순차적으로 인에이블되는 인에이블 신호(IOSAP1,IOSAP2)에 의해 감지 증폭부(21,22)가 순차적으로 턴 온되어서 감지 증폭 동작을 수행한다.The input / output sense amplifier 20 having such a configuration senses the amplifiers 21 and 22 by the enable signals IOSAP1 and IOSAP2 that are sequentially enabled when the amplified data is transferred to the local input / output line pairs LIO and LIOB. Are sequentially turned on to perform the sense amplification operation.

이후, 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달된 데이터는 주변 회로 영역(30), 예를 들어, 파이프 라인 및 출력 드라이버를 거쳐 DQ 핀을 통하여 외부로 전송된다.Thereafter, the data transferred to the global input / output line pairs GIO and GIOB are transmitted to the outside through the DQ pin through the peripheral circuit region 30, for example, a pipeline and an output driver.

이와 같이, 반도체 메모리 장치에 구비되는 입출력 감지 증폭기(20)는 리드 동작시 비트 라인 감지 증폭기(10)에서 증폭된 데이터를 CMOS 레벨로 다시 증폭하여 주변 회로 영역(30)으로 전달한다.As described above, the input / output sense amplifier 20 included in the semiconductor memory device may amplify the data amplified by the bit line sense amplifier 10 back to the CMOS level and transfer the data amplified to the CMOS level in the read operation.

한편, 최근 반도체 메모리 장치는 점점 저전력 및 고속 동작으로 발전하고 있으며, 특히, 저전력 및 고속 동작하는 반도체 메모리 장치에서 입출력 감지 증폭기(20)의 동작 속도가 데이터 처리 속도에 큰 영향을 미친다.On the other hand, semiconductor memory devices have recently been developed with low power and high speed operation. In particular, the operation speed of the input / output sense amplifier 20 greatly affects the data processing speed in the low power and high speed semiconductor memory devices.

하지만, 종래의 입출력 감지 증폭기(20)를 사용하는 반도체 메모리 장치는 로컬 입출력 라인 쌍(LIO,LIOB)에 실린 데이터가 감지 증폭되어 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달되기까지의 시간으로 인해 고속으로 동작하는데 한계가 있는 문제점이 있다.However, in the semiconductor memory device using the conventional input / output sense amplifier 20, due to the time until the data contained in the local input / output line pairs LIO and LIOB is sensed and amplified and transferred to the global input / output line pairs GIO and GIOB. There is a problem that there is a limit in operating at high speed.

따라서, 본 발명은 목적은 입출력 감지 증폭기의 감지 증폭 능력을 향상시켜 저전력으로 동작하는 반도체 메모리 장치의 데이터 처리 속도를 향상시키고자 함에 있다.Accordingly, an object of the present invention is to improve the data processing speed of a semiconductor memory device operating at low power by improving the sense amplification capability of an input / output sense amplifier.

상기한 바와 같은 목적을 달성하기 위해서, 리드 동작시 메모리 셀로부터 제공된 데이터를 로컬 입출력 라인 쌍에서 글로벌 입출력 라인 쌍으로 전달하는 과정에서 상기 데이터를 다시 증폭하여 외부로 출력하는 반도체 메모리 장치의 입출력 감지 증폭기, 상기 로컬 입출력 라인 쌍으로 전달된 데이터를 감지 증폭하여 제 1 및 제 2 입출력 라인 중 어느 하나를 전원 전압 레벨로 풀 업시키고 상기 제 1 및 제 2 입출력 노드 중 나머지 하나를 접지 전압 레벨로 풀 다운시키는 제 1 감지 증폭부; 상기 로컬 입출력 라인 쌍으로 전달된 데이터를 감지 증폭하여 상기 제 1 및 제 2 입출력 라인 중 어느 하나를 접지 전압 레벨로 풀 다운시키는 제 2 감지 증폭부; 및 상기 제 1 및 제 2 입출력 라인의 전위차를 감지 증폭하여 증폭된 데이터를 상기 글로벌 입출력 라인 쌍으로 전달하는 제 3 감지 증폭부;를 포함함을 특징으로 한다.In order to achieve the above object, an input / output sense amplifier of a semiconductor memory device which amplifies and outputs the data to the outside in the process of transferring the data provided from the memory cells from the local input / output line pair to the global input / output line pair during a read operation. And sensing and amplifying data transmitted to the local input / output line pair to pull up one of the first and second input / output lines to a power supply voltage level, and pull down the other of the first and second input / output nodes to a ground voltage level. A first sensing amplifying unit configured to assemble; A second sense amplifier configured to sense and amplify data transmitted to the local input / output line pairs and pull down any one of the first and second input / output lines to a ground voltage level; And a third sensing amplifier which senses and amplifies a potential difference between the first and second input / output lines and transfers the amplified data to the global input / output line pairs.

상기 구성에서, 상기 제 1 및 제 2 감지 증폭부는 동시에 턴 온되며, 상기 제 3 감지 증폭부는 상기 제 1 및 제 2 감지 증폭부가 턴 온되어 상기 제 1 및 제 2 입출력 라인에서 소정 레벨의 전위차가 발생한 후의 시점에서 턴 온됨이 바람직하다.In the above configuration, the first and second sense amplifiers are turned on at the same time, and the third sense amplifier is turned on and the first and second sense amplifiers are turned on so that a potential level of a predetermined level in the first and second input / output lines is increased. It is preferable to turn on at the time after occurrence.

상기 구성에서, 상기 제 2 감지 증폭부는 상기 제 1 감지 증폭부에 의해 상기 제 1 및 제 2 입출력 라인 중 어느 하나가 접지 전압 레벨로 하강할 때, 상기 접지 전압 레벨로 하강하는 라인을 추가로 접지 전압 레벨로 풀 다운시킴이 바람직하다.In the above configuration, the second sense amplifier further grounds the line falling to the ground voltage level when any one of the first and second input / output lines falls to the ground voltage level by the first sense amplifier. It is desirable to pull down to voltage levels.

상기 구성에서, 상기 제 2 감지 증폭부는, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭하여 제 1 제어 신호를 생성한 후, 생성된 상기 제 1 제어 신호의 상태에 따라 풀 다운 동작 여부를 결정하는 제 1 감지 증폭 수단; 및 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭하여 제 2 제어 신호를 생성한 후, 생성된 상기 제 2 제어 신호의 상태에 따라 풀 다운 동작 여부를 결정하는 제 2 감지 증폭 수단;을 포함함이 바람직하다.In the above configuration, the second sense amplifier generates a first control signal by sensing and amplifying a potential difference between the pair of local input and output lines, and then determines whether to pull down according to the state of the generated first control signal. 1 sense amplification means; And second sensing amplifying means for sensing and amplifying a potential difference between the pair of local input / output lines to generate a second control signal, and then determining whether to pull-down operation according to the generated state of the second control signal. Do.

상기 구성에서, 상기 제 1 감지 증폭 수단은, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭한 후, 상기 감지 증폭된 신호들 중 어느 하나를 제 1 제어 신호로 제공하는 제 1 전류 미러형 감지 증폭 수단; 및 상기 제 1 제어 신호에 의해 상기 제 1 입출력 라인을 접지 전압 레벨로 하강시키는 제 1 스위칭 수단;을 포함함이 바람직하다.In the above configuration, the first sense amplifying means senses and amplifies the potential difference between the local input and output line pairs, and then provides the first current mirror type sense amplifying means for providing any one of the sense amplified signals as a first control signal. ; And first switching means for lowering the first input / output line to a ground voltage level by the first control signal.

상기 구성에서, 상기 제 1 스위칭 수단은 상기 제 1 제어 신호에 의해 풀 다운 동작하여 상기 제 1 입출력 라인을 접지 전압 레벨로 하강시키는 MOS 트랜지스터형 풀 다운 소자로 구성됨이 바람직하다.In the above configuration, the first switching means is preferably configured by a MOS transistor type pull-down element that pulls down the first input / output line to the ground voltage level by the pull-down operation by the first control signal.

상기 구성에서, 상기 제 2 감지 증폭 수단은, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭한 후, 상기 감지 증폭된 신호들 중 어느 하나를 제 2 제어 신호로 제공하는 제 2 전류 미러형 감지 증폭 수단; 및 상기 제 2 제어 신호에 의해 상기 제 2 입출력 라인을 접지 전압 레벨로 하강시키는 제 2 스위칭 수단;을 포함함이 바람직하다.In the above configuration, the second sense amplifying means includes: second current mirror type sense amplifying means for providing any one of the sense amplified signals as a second control signal after sensing and amplifying a potential difference between the local input / output line pairs; ; And second switching means for lowering the second input / output line to a ground voltage level by the second control signal.

상기 구성에서, 상기 제 2 스위칭 수단은 상기 제 2 제어 신호에 의해 풀 다 운 동작하여 상기 제 2 입출력 라인의 전위를 접지 전압 레벨로 하강시키는 MOS 트랜지스터형 풀 다운 소자로 구성됨이 바람직하다.In the above configuration, the second switching means is preferably configured as a MOS transistor type pull-down element that pulls down the second control signal to lower the potential of the second input / output line to the ground voltage level.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예로써 도 3의 입출력 감지 증폭기가 개시되며, 본 발명의 실시 예는 제 1 감지 증폭부(100)에 의해 증폭된 데이터를 입출력 라인 쌍(IO,IOB)으로 전달하고, 이와 동시에 제 2 및 제 3 감지 증폭부(200,300)를 통하여 입출력 라인 쌍(IO,IOB) 중 전위가 하강하는 라인에 접지 전압(VSS)을 추가로 공급한다.An input / output sense amplifier of FIG. 3 is disclosed as an embodiment of the present invention, and an embodiment of the present invention transfers the data amplified by the first sense amplifier 100 to the input / output line pairs IO and IOB, and simultaneously The ground voltage VSS is further supplied to the line of which the potential falls among the input / output line pairs IO and IOB through the second and third sense amplifiers 200 and 300.

구체적으로, 본 발명의 실시 예는 인에이블 신호(IOSAP1)에 의해 활성화되어 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된 데이터를 감지 증폭하여 입출력 라인 쌍(IO,IOB)으로 전달하는 제 1 감지 증폭부(100), 인에이블 신호(IOSAP1)에 의해 활성화되어 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된 데이터를 감지 증폭하여 입출력 라인(IO)의 증폭 여부를 결정하는 제 2 감지 증폭부(200), 인에이블 신호(IOSAP1)에 의해 활성화되어 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된 데이터를 감지 증폭하여 입출력 바 라인(IOB)의 증폭 여부를 결정하는 제 3 감지 증폭부(300), 및 인에이블 신호(IOSAP2)에 의해 활성화되어 입출력 라인 쌍(IO,IOB)으로 전달된 데이터를 감지 증폭하여 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달하는 제 4 감지 증폭부(400)를 포함한다.Specifically, an embodiment of the present invention detects and amplifies data delivered to the local input / output line pairs LIO and LIOB activated by the enable signal IOSAP1 to deliver the first signal to the input / output line pairs IO and IOB. A second sensing amplifier configured to determine whether to amplify the input / output line IO by detecting and amplifying the data transmitted by the amplifier 100 and the enable signal IOSAP1 and transmitted to the local input / output line pairs LIO and LIOB ( 200, a third sensing amplifier 300 which senses and amplifies data transmitted to the local input / output line pairs LIO and LIOB by being activated by the enable signal IOSAP1 and determines whether to amplify the input / output bar line IOB. And a fourth sense amplification unit 400 activated by the enable signal IOSAP2 to sense and amplify data transmitted to the input / output line pairs IO and IOB and transmit the sensed amplification data to the global input / output line pairs GIO and GIOB. do.

이때, 로컬 입출력 라인 쌍(LIO,LIOB)과 입출력 라인 쌍(IO,IOB) 사이에는 제 2 및 제 3 감지 증폭부(200,300)가 최소한 하나 이상이 연결될 수 있다.In this case, at least one second and third sensing amplifiers 200 and 300 may be connected between the local input / output line pairs LIO and LIOB and the input / output line pairs IO and IOB.

제 1 감지 증폭부(100)는 일 예로 도 4에 도시된 바와 같이, 두 개의 전류 미러(Current Mirror)형 감지 증폭부(110,120)로 구성되어 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭한다.As illustrated in FIG. 4, the first sense amplifier 100 includes two current mirror type sense amplifiers 110 and 120 to sense the potential difference between the local input / output line pairs LIO and LIOB. Amplify.

즉, 전류 미러형 감지 증폭부(110)는 노드(ND3)의 전위 상태에 따라 전원 노드(VDD)와 노드(ND3) 사이에서 스위칭하는 PMOS 트랜지스터(P1), 노드(ND3)의 전위 상태에 따라 전원 노드(VDD)와 입출력 라인(IO) 사이에서 스위칭하는 PMOS 트랜지스터(P2), 로컬 입출력 바 라인(LIOB)의 전위 상태에 따라 노드(ND3)와 노드(ND4) 사이에서 스위칭하는 NMOS 트랜지스터(N1), 로컬 입출력 라인(LIO)의 전위 상태에 따라 입출력 라인(IO)와 노드(ND4) 사이에서 스위칭하는 NMOS 트랜지스터(N2), 및 인에이블 신호(IOSAP1)의 상태에 따라 노드(ND4)와 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N3)로 구성될 수 있다.That is, the current mirror type sensing amplifier 110 according to the potential state of the PMOS transistor P1 and the node ND3 switching between the power supply node VDD and the node ND3 according to the potential state of the node ND3. PMOS transistor P2 switching between power supply node VDD and input / output line IO, NMOS transistor N1 switching between node ND3 and node ND4 according to the potential state of local input / output bar line LIOB. ), The NMOS transistor N2 switching between the input / output line IO and the node ND4 according to the potential state of the local input / output line LIO, and the node ND4 and ground depending on the state of the enable signal IOSAP1. The NMOS transistor N3 may be configured to switch between the nodes VSS.

또한, 전류 미러형 감지 증폭부(120)는 노드(ND5)의 전위 상태에 따라 전원 노드(VDD)와 노드(ND5) 사이에서 스위칭하는 PMOS 트랜지스터(P3), 노드(ND5)의 전위 상태에 따라 전원 노드(VDD)와 입출력 바 라인(IOB) 사이에서 스위칭하는 PMOS 트랜지스터(P4), 로컬 입출력 라인(LIO)의 전위 상태에 따라 노드(ND5)와 노드(ND6) 사이에서 스위칭하는 NMOS 트랜지스터(N3), 로컬 입출력 라인(LIOB)의 전위 상태에 따라 입출력 바 라인(IOB)와 노드(ND6) 사이에서 스위칭하는 NMOS 트랜지스터(N4), 및 인에이블 신호(IOSAP1)의 상태에 따라 노드(ND6)와 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N6)로 구성될 수 있다.In addition, the current mirror type sensing amplifier 120 may switch between the power supply node VDD and the node ND5 according to the potential state of the node ND5 according to the potential state of the PMOS transistor P3 and the node ND5. PMOS transistor P4 switching between power supply node VDD and input / output bar line IOB, NMOS transistor N3 switching between node ND5 and node ND6 according to the potential state of local input / output line LIO. ), The NMOS transistor N4 switching between the input / output bar line IOB and the node ND6 according to the potential state of the local input / output line LIOB, and the node ND6 according to the state of the enable signal IOSAP1. The NMOS transistor N6 may be configured to switch between the ground nodes VSS.

이러한 구성의 제 1 감지 증폭부(100)는 로컬 입출력 라인 쌍(LIO,LIOB)으로 데이터가 전달됨에 따라 인에이블 신호(IOSAP1)가 인에이블될 때, 전류 미러형 감지 증폭부(110)에서 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭하여 입출력 라인(IO)으로 전달하고, 전류 미러형 감지 증폭부(120)에서 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭하여 입출력 바 라인(IOB)으로 전달한다.When the enable signal IOSAP1 is enabled as data is transmitted to the local input / output line pairs LIO and LIOB, the first sense amplifier 100 having such a configuration is localized in the current mirror type sense amplifier 110. Sensing and amplifying the potential difference between the input / output line pairs LIO and LIOB to the input / output line IO, and detecting and amplifying the potential difference of the local input / output line pair LIO and LIOB in the current mirror type sensing amplifier 120. Pass on line (IOB).

제 2 감지 증폭부(200)는 일 예로 도 5에 도시된 바와 같이, 전류 미러형 감지 증폭부(210)와 스위칭부(220)로 구성되어 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭한다.For example, as illustrated in FIG. 5, the second sense amplifier 200 includes a current mirror type sense amplifier 210 and a switching unit 220 to sense the potential difference between the local input / output line pairs LIO and LIOB. Amplify.

즉, 전류 미러형 감지 증폭부(210)는 인에이블 신호(IOSAP1)의 상태에 따라 전원 전압(VDD) 노드와 노드(ND7) 사이에서 스위칭하는 NMOS 트랜지스터(N7), 로컬 입출력 라인(LIO)의 전위 상태에 따라 노드(ND7)와 노드(ND8) 사이에서 스위칭하는 NMOS 트랜지스터(N8), 로컬 입출력 바 라인(LIOB)의 전위 상태에 따라 노드(ND7)와 노드(ND9) 사이에서 스위칭하는 NMOS 트랜지스터(N9), 노드(ND8)의 전위 상태에 따라 노드(ND8)와 접지 전압(VSS) 노드 사이에서 스위칭하는 NMOS 트랜지스터(N10), 노드(ND8)의 전위 상태에 따라 노드(ND9)와 접지 전압(VSS) 노드 사이에서 스위칭하는 NMOS 트랜지스터(N11)로 구성될 수 있다.That is, the current mirror type sense amplifier 210 of the NMOS transistor N7 and the local input / output line LIO switching between the power supply voltage VDD node and the node ND7 according to the state of the enable signal IOSAP1. NMOS transistor N8 switching between node ND7 and node ND8 according to potential state, NMOS transistor switching between node ND7 and node ND9 according to potential state of local I / O bar line LIOB N9, the NMOS transistor N10 switching between the node ND8 and the ground voltage VSS according to the potential state of the node ND8, and the node ND9 and the ground voltage according to the potential state of the node ND8. It may be configured as an NMOS transistor N11 that switches between (VSS) nodes.

또한, 스위칭부(220)는 노드(ND9)의 전위 상태에 따라 입출력 라인(IO)과 접지 전압(VSS) 노드 사이에서 스위칭하는 NMOS 트랜지스터(N12)로 구성될 수 있다.In addition, the switching unit 220 may be configured as an NMOS transistor N12 that switches between the input / output line IO and the ground voltage VSS node according to the potential state of the node ND9.

이러한 구성의 제 2 감지 증폭부(200)는 로컬 입출력 라인 쌍(LIO,LIOB)으로 데이터가 전달됨에 따라 인에이블 신호(IOSAP1)가 인에이블될 때, 전류 미러형 감지 증폭부(210)에서 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭하여 노 드(ND9)로 전달한다. 그 후, 노드(ND9)의 전위 상태에 따라 스위칭부(220)의 NMOS 트랜지스터(N12)가 스위칭하여 입출력 라인(IO)을 접지 전압(VSS) 레벨로 하강시킨다.The second sense amplifier 200 having such a configuration is local in the current mirror type sense amplifier 210 when the enable signal IOSAP1 is enabled as data is transmitted to the local input / output line pairs LIO and LIOB. The potential difference between the input / output line pairs LIO and LIOB is sensed and amplified and transferred to the node ND9. Thereafter, the NMOS transistor N12 of the switching unit 220 switches according to the potential state of the node ND9 to lower the input / output line IO to the ground voltage VSS level.

제 3 감지 증폭부(300)는 일 예로 도 6에 도시된 바와 같이, 전류 미러형 감지 증폭부(310)와 스위칭부(320)로 구성되어 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭한다.As illustrated in FIG. 6, the third sensing amplifier 300 includes a current mirror type sensing amplifier 310 and a switching unit 320 to sense the potential difference between the local input / output line pairs LIO and LIOB. Amplify.

즉, 전류 미러형 감지 증폭부(310)는 인에이블 신호(IOSAP1)의 상태에 따라 전원 노드(VDD)와 노드(ND10) 사이에서 스위칭하는 NMOS 트랜지스터(N13), 로컬 입출력 바 라인(LIOB)의 전위 상태에 따라 노드(ND10)와 노드(ND11) 사이에서 스위칭하는 NMOS 트랜지스터(N14), 로컬 입출력 라인(LIO)의 전위 상태에 따라 노드(ND10)와 노드(ND12) 사이에서 스위칭하는 NMOS 트랜지스터(N15), 노드(ND11)의 전위 상태에 따라 노드(ND11)와 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N16), 노드(ND11)의 전위 상태에 따라 노드(ND12)와 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N17)로 구성될 수 있다.That is, the current mirror type sensing amplifier 310 is configured to switch between the NMOS transistor N13 and the local input / output bar line LIOB switching between the power node VDD and the node ND10 according to the state of the enable signal IOSAP1. NMOS transistor N14 switching between node ND10 and node ND11 according to the potential state, NMOS transistor switching between node ND10 and node ND12 according to the potential state of local input / output line LIO ( N15, the NMOS transistor N16 switching between the node ND11 and the ground node VSS according to the potential state of the node ND11, and the node ND12 and the ground node VSS according to the potential state of the node ND11. NMOS transistor (N17) for switching between).

또한, 스위칭부(320)는 노드(ND12)의 전위 상태에 따라 입출력 바 라인(IOB)과 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N18)로 구성될 수 있다.In addition, the switching unit 320 may be configured as an NMOS transistor N18 that switches between the input / output bar line IOB and the ground node VSS according to the potential state of the node ND12.

이러한 구성의 제 3 감지 증폭부(300)는 로컬 입출력 라인 쌍(LIO,LIOB)으로 데이터가 전달됨에 따라 인에이블 신호(IOSAP1)가 인에이블될 때, 전류 미러형 감지 증폭부(310)에서 로컬 입출력 라인 쌍(LIO,LIOB)의 전위차를 감지 증폭하여 노드(ND12)로 전달한다. 그 후, 노드(ND12)의 전위 상태에 따라 스위칭부(320)의 NMOS 트랜지스터(N18)가 스위칭하여 입출력 바 라인(IOB)의 전위를 결정한다.When the enable signal IOSAP1 is enabled as data is transmitted to the local input / output line pairs LIO and LIOB, the third sense amplifier 300 having such a configuration is local in the current mirror type sense amplifier 310. The potential difference between the input / output line pairs LIO and LIOB is sensed and amplified and transferred to the node ND12. Thereafter, the NMOS transistor N18 of the switching unit 320 switches according to the potential state of the node ND12 to determine the potential of the input / output bar line IOB.

제 4 감지 증폭부(400)는 일 예로 도 7에 도시된 바와 같이, 크로스 커플(Cross Couple)형 구조로 구성되어 입출력 라인 쌍(IO,IOB)의 전위차를 감지 증폭한다.As illustrated in FIG. 7, the fourth sense amplifier 400 has a cross couple type structure to sense and amplify a potential difference between the input / output line pairs IO and IOB.

즉, 제 4 감지 증폭부(400)는 글로벌 입출력 바 라인(GIOB)의 전위 상태에 따라 전원 노드(VDD)와 글로벌 입출력 라인(GIO) 사이에서 스위칭하는 PMOS 트랜지스터(P5), 글로벌 입출력 라인(GIO)의 전위 상태에 따라 전원 노드(VDD)와 글로벌 입출력 바 라인(GIOB) 사이에서 스위칭하는 PMOS 트랜지스터(P6), 글로벌 입출력 라인(GIO)의 전위 상태에 따라 글로벌 입출력 바 라인(GIOB)과 노드(ND13) 사이에서 스위칭하는 NMOS 트랜지스터(N19), 글로벌 입출력 라인(GIO)의 전위 상태에 따라 글로벌 입출력 바 라인(GIOB)과 노드(ND14) 사이에서 스위칭하는 NMOS 트랜지스터(N20), 입출력 바 라인(IOB)의 전위 상태에 따라 노드(ND13)와 노드(ND15) 사이에서 스위칭하는 NMOS 트랜지스터(N21), 입출력 라인(IO)의 전위 상태에 따라 노드(ND14)와 노드(ND15) 사이에서 스위칭하는 NMOS 트랜지스터(N22), 및 인에이블 신호(IOSAP2)의 상태에 따라 노드(ND15)와 접지 노드(VSS) 사이에서 스위칭하는 NMOS 트랜지스터(N23)로 구성될 수 있다.That is, the fourth sense amplifier 400 may switch between the power supply node VDD and the global input / output line GIO according to the potential state of the global input / output bar line GIOB, and the global input / output line GIO. The PMOS transistor P6 switches between the power supply node VDD and the global I / O bar line GIOB according to the potential state of the PMOS transistor, and the global I / O bar line GIOB and the node B according to the potential state of the global I / O line GIO. NMOS transistor N19 switching between ND13, NMOS transistor N20 switching between global I / O bar line GIOB and node ND14 according to the potential state of global I / O line GIO, I / O bar line IOB NMOS transistor N21 switching between node ND13 and node ND15 according to the potential state of Nm, and NMOS transistor switching between node ND14 and node ND15 according to the potential state of input / output line IO. N22, and to phosphorus According to the state of block signals (IOSAP2) it may be composed of a NMOS transistor (N23) for switching between the node (ND15) and a ground node (VSS).

이러한 구성의 제 4 감지 증폭부(400)는 입출력 라인 쌍(IO,IOB)으로 데이터가 전달됨에 따라 인에이블 신호(IOSAP2)가 인에이블될 때, 입출력 라인(IO,IOB)의 전위차를 감지 증폭하여 글로벌 입출력 바 라인(GIOB)으로 전달한다.The fourth sense amplifier 400 having such a configuration senses and amplifies a potential difference between the input / output lines IO and IOB when the enable signal IOSAP2 is enabled as data is transmitted to the input / output line pairs IO and IOB. To the global input / output bar line (GIOB).

이와 같은 구성을 갖는 본 발명의 실시 예에서는 비트 라인 감지 증폭기(도 시되지 않음)에서 감지 증폭된 데이터가 로컬 입출력 라인 쌍(LIO,LIOB)을 경유하여 제 1 감지 증폭부(100)로 전달되고, 제 1 감지 증폭부(100)의 동작에 의해 감지 증폭되어 입출력 라인 쌍(IO,IOB)으로 전달되는 동시에 제 2 및 제 3 감지 증폭부(200,300) 중 어느 하나의 동작에 의해 해당 라인(예컨데 IO)의 전위가 접지 레벨로 하강된다.According to the exemplary embodiment of the present invention having the configuration as described above, data sensed and amplified by the bit line sense amplifier (not shown) is transmitted to the first sense amplifier 100 through the local input / output line pairs LIO and LIOB. And is sensed and amplified by the operation of the first sense amplifier 100 and transferred to the input / output line pairs IO and IOB, and at the same time by the operation of any one of the second and third sense amplifiers 200 and 300. Potential) drops to ground level.

그 후, 입출력 라인 쌍(IO,IOB)으로 전달된 데이터는 감지 증폭부(400)를 통하여 감지 증폭되어 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달되고, 이후, 글로벌 입출력 라인 쌍(GIO,GIOB)을 경유하여 주변 회로 영역(도시되지 않음)을 거친 후, DQ 핀을 통해 외부로 출력된다.Thereafter, the data transmitted to the input / output line pairs IO and IOB is sensed and amplified by the sense amplifier 400 and transferred to the global input / output line pairs GIO and GIOB, and then the global input / output line pairs GIO and GIOB. After passing through the peripheral circuit area (not shown), the output is output through the DQ pin.

즉, 로컬 입출력 라인(LIO)의 전위가 로컬 입출력 바 라인(LIOB)의 전위보다 높을 때, 입출력 라인(IO)의 전위는 전류 미러형 감지 증폭부(110)의 동작에 의해 하이 레벨로 점점 상승하고, 입출력 바 라인(IOB)의 전위는 전류 미러형 감지 증폭부(120)의 동작에 의해 로우 레벨로 점점 하강한다.That is, when the potential of the local input / output line LIO is higher than the potential of the local input / output bar line LIOB, the potential of the input / output line IO gradually rises to a high level by the operation of the current mirror type sensing amplifier 110. In addition, the potential of the input / output bar line IOB gradually decreases to a low level by the operation of the current mirror type sensing amplifier 120.

이와 동시에, 제 3 감지 증폭부(300)에서는 전류 미러형 감지 증폭부(310)의 동작에 의해 스위칭부(320)가 턴 온되어 입출력 바 라인(IOB)와 접지 노드(VSS) 사이를 연결한다.At the same time, in the third sensing amplifier 300, the switching unit 320 is turned on by the operation of the current mirror sensing amplifier 310 to connect between the input / output bar line IOB and the ground node VSS. .

따라서, 본 발명의 실시 예에서는 제 3 감지 증폭부(200)의 동작에 의해 입출력 바 라인(IOB)의 전위가 더 빨리 접지 레벨로 하강하므로, 감지 증폭부(400)의 감지 증폭 동작이 더 빨리 수행될 수 있다.Therefore, in the embodiment of the present invention, since the potential of the input / output bar line IOB falls to the ground level faster by the operation of the third sense amplifier 200, the sense amplification operation of the sense amplifier 400 is faster. Can be performed.

마찬가지로, 본 발명의 실시 예에서는 로컬 입출력 바 라인(LIOB)의 전위가 로컬 입출력 라인(LIO)의 전위보다 높을 때, 제 2 감지 증폭부(200)의 동작에 의해 입출력 라인(IO)의 전위가 더 빨리 접지 레벨로 하강하므로, 감지 증폭부(400)의 감지 증폭 동작이 더 빨리 수행될 수 있다.Similarly, in the embodiment of the present invention, when the potential of the local input / output bar line LIOB is higher than the potential of the local input / output line LIO, the potential of the input / output line IO is increased by the operation of the second sensing amplifier 200. Since the speed is lowered to the ground level, the sense amplification operation of the sense amplifier 400 may be performed faster.

본 발명의 실시 예로 도 5 및 도 6과 같이 로컬 입출력 라인 쌍(LIO,LIOB)의 전위 차에 의해 입출력 라인 쌍(IO,IOB) 중 어느 하나의 전위를 접지 레벨로 하강시키는 것이 제시되었으나, 본 발명은 이에 국한되지 않고 입출력 라인 쌍(LIO,LIOB)의 전위 차에 의해 입출력 라인 쌍(IO,IOB) 중 어느 하나의 전위를 전원 레벨로 상승시킴으로써, 감지 증폭부(400)의 증폭 동작을 향상시킬 수 있다.5 and 6, the potential of any one of the input / output line pairs IO and IOB is lowered to the ground level by the potential difference between the local input / output line pairs LIO and LIOB, as shown in FIGS. 5 and 6. The present invention is not limited thereto, and the amplification operation of the sense amplifier 400 is improved by raising the potential of any one of the input / output line pairs IO and IOB to the power supply level by the potential difference between the input / output line pairs LIO and LIOB. You can.

일 예로, 전류 미러형 감지 증폭부(210)의 NMOS 트랜지스터(N8)의 게이트에는 로컬 입출력 바 라인(LIOB)을 연결하고, 전류 미러형 감지 증폭부(210)의 NMOS 트랜지스터(N9)의 게이트에는 로컬 입출력 라인(LIO)을 연결하며, 스위칭부(220)의 NMOS 트랜지스터(N12)의 일단과 타단에는 각각 전원 라인(VDD)과 입출력 라인(IO)를 연결한다.For example, a local input / output bar line LIOB may be connected to the gate of the NMOS transistor N8 of the current mirrored sense amplifier 210, and may be connected to the gate of the NMOS transistor N9 of the current mirrored sense amplifier 210. The local input / output line LIO is connected, and the power line VDD and the input / output line IO are connected to one end and the other end of the NMOS transistor N12 of the switching unit 220, respectively.

또한, 전류 미러형 감지 증폭부(310)의 NMOS 트랜지스터(N14)의 게이트에는 로컬 입출력 라인(LIO)을 연결하고, 전류 미러형 감지 증폭부(310)의 NMOS 트랜지스터(N15)의 게이트는에 로컬 입출력 바 라인(LIOB)을 연결하며, 스위칭부(320)의 NMOS 트랜지스터(N18)의 일단과 타단에는 각각 전원 라인(VDD)과 입출력 바 라인(IOB)를 연결한다.In addition, a local input / output line LIO is connected to the gate of the NMOS transistor N14 of the current mirrored sense amplifier 310, and a gate of the NMOS transistor N15 of the current mirrored sense amplifier 310 is local to. The input / output bar line LIOB is connected, and the power line VDD and the input / output bar line IOB are connected to one end and the other end of the NMOS transistor N18 of the switching unit 320, respectively.

이와 같은 구성에 의해 제 2 및 제 3 감지 증폭부(200,300)는 입출력 라인 쌍(LIO,LIOB)의 전위 차에 의해 입출력 라인 쌍(IO,IOB) 중 어느 하나의 전위를 전 원 레벨로 상승시키며, 이에 따라, 제 4 감지 증폭부(400)의 증폭 동작이 더 빨리 수행될 수 있는 효과가 있다.By such a configuration, the second and third sensing amplifiers 200 and 300 raise the potential of any one of the input / output line pairs IO and IOB to the power level by the potential difference between the input / output line pairs LIO and LIOB. Accordingly, there is an effect that the amplification operation of the fourth sense amplifier 400 may be performed faster.

따라서, 본 발명은 로컬 입출력 라인 쌍(LIO,LIOB)으로 전달된 데이터를 감지 증폭하여 입출력 라인 쌍(IO,IOB)으로 전달하는 동시에 입출력 라인 쌍(IO,IOB) 중 어느 하나의 전위를 소정 레벨로 증폭하고, 이후, 입출력 라인 쌍(IO,IOB)의 전위를 다시 감지 증폭하여 글로벌 입출력 라인 쌍(GIO,GIOB)으로 전달함으로써, 데이터 처리 속도를 증가시킬 수 있는 효과가 있다.Accordingly, the present invention senses and amplifies the data transferred to the local input / output line pairs LIO and LIOB, transfers the data to the input / output line pairs IO and IOB, and simultaneously transfers the potential of any one of the input / output line pairs IO and IOB to a predetermined level. After amplifying the signal, the potential of the input / output line pairs IO and IOB is sensed and amplified again and transferred to the global input / output line pairs GIO and GIOB, thereby increasing the data processing speed.

본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not limited thereto, and the invention is not limited to the scope of the invention as defined by the following claims. Those skilled in the art will readily appreciate that modifications and variations can be made.

Claims (8)

리드 동작시 메모리 셀로부터 제공된 데이터를 로컬 입출력 라인 쌍에서 글로벌 입출력 라인 쌍으로 전달하는 과정에서 상기 데이터를 다시 증폭하여 외부로 출력하는 반도체 메모리 장치의 입출력 감지 증폭기에 있어서,An input / output sense amplifier of a semiconductor memory device for amplifying the data and outputting the data to the outside in a process of transferring data provided from a memory cell from a local input / output line pair to a global input / output line pair during a read operation, 상기 로컬 입출력 라인 쌍으로 전달된 데이터를 감지 증폭하여 제 1 및 제 2 입출력 라인 중 어느 하나를 전원 전압 레벨로 풀 업시키고 상기 제 1 및 제 2 입출력 라인 중 나머지 하나를 접지 전압 레벨로 풀 다운시키는 제 1 감지 증폭부;Sensing and amplifying data transmitted to the local input / output line pairs to pull up any one of the first and second input / output lines to a power supply voltage level, and pull down the other of the first and second input / output lines to a ground voltage level. A first sensing amplifier; 상기 로컬 입출력 라인 쌍으로 전달된 데이터를 감지 증폭하여 상기 제 1 및 제 2 입출력 라인 중 어느 하나를 접지 전압 레벨로 풀 다운시키는 제 2 감지 증폭부; 및A second sense amplifier configured to sense and amplify data transmitted to the local input / output line pairs and pull down any one of the first and second input / output lines to a ground voltage level; And 상기 제 1 및 제 2 입출력 라인의 전위차를 감지 증폭하여 증폭된 데이터를 상기 글로벌 입출력 라인 쌍으로 전달하는 제 3 감지 증폭부;를 포함함을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.And a third sensing amplifier configured to sense and amplify the potential difference between the first and second input / output lines to transfer the amplified data to the global input / output line pairs. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 감지 증폭부는 동시에 턴 온되며, 상기 제 3 감지 증폭부는 상기 제 1 및 제 2 감지 증폭부가 턴 온되어 상기 제 1 및 제 2 입출력 라인에서 소정 레벨의 전위차가 발생한 후의 시점에서 턴 온됨을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.The first and second sense amplifiers are turned on at the same time, and the third sense amplifier is turned on at a time after the first and second sense amplifiers are turned on so that a potential level of a predetermined level occurs in the first and second input / output lines. Input-output sense amplifier of the semiconductor memory device, characterized in that turned on. 제 1 항에 있어서,The method of claim 1, 상기 제 2 감지 증폭부는 상기 제 1 감지 증폭부에 의해 상기 제 1 및 제 2 입출력 라인 중 어느 하나가 접지 전압 레벨로 하강할 때, 상기 접지 전압 레벨로 하강하는 라인을 추가로 접지 전압 레벨로 풀 다운시키는 것을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.When the one of the first and second input / output lines falls to the ground voltage level by the first sense amplifier, the second sense amplifier further pulls the line falling to the ground voltage level to the ground voltage level. An input / output sense amplifier of the semiconductor memory device, characterized in that down. 제 1 항에 있어서,The method of claim 1, 상기 제 2 감지 증폭부는,The second sensing amplifier, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭하여 제 1 제어 신호를 생성한 후, 생성된 상기 제 1 제어 신호의 상태에 따라 풀 다운 동작 여부를 결정하는 제 1 감지 증폭 수단; 및First sense amplifying means for sensing amplification of the potential difference between the local input / output line pairs to generate a first control signal, and then determining whether to pull down an operation according to the generated state of the first control signal; And 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭하여 제 2 제어 신호를 생성한 후, 생성된 상기 제 2 제어 신호의 상태에 따라 풀 다운 동작 여부를 결정하는 제 2 감지 증폭 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.And a second sense amplifying means for sensing amplification of the potential difference between the local input / output line pairs to generate a second control signal, and then determining whether to pull down according to the generated state of the second control signal. Input and output sense amplifier of a semiconductor memory device. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 감지 증폭 수단은,The first sense amplifying means, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭한 후, 상기 감지 증폭된 신 호들 중 어느 하나를 제 1 제어 신호로 제공하는 제 1 전류 미러형 감지 증폭 수단; 및First current mirror type sense amplifying means for sensing and amplifying a potential difference between the pair of local input / output lines and providing one of the sense amplified signals as a first control signal; And 상기 제 1 제어 신호에 의해 상기 제 1 입출력 라인을 접지 전압 레벨로 하강시키는 제 1 스위칭 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.And first switching means for lowering the first input / output line to a ground voltage level by the first control signal. 제 5 항에 있어서The method of claim 5 상기 제 1 스위칭 수단은 상기 제 1 제어 신호에 의해 풀 다운 동작하여 상기 제 1 입출력 라인을 접지 전압 레벨로 하강시키는 MOS 트랜지스터형 풀 다운 소자로 구성됨을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.And the first switching means comprises a MOS transistor type pull down element configured to pull down the first input / output line to a ground voltage level by the first control signal. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 감지 증폭 수단은,The second sense amplification means, 상기 로컬 입출력 라인 쌍의 전위차를 감지 증폭한 후, 상기 감지 증폭된 신호들 중 어느 하나를 제 2 제어 신호로 제공하는 제 2 전류 미러형 감지 증폭 수단; 및Second current mirror type sense amplifying means for sensing and amplifying a potential difference between the pair of local input / output lines and providing one of the sense amplified signals as a second control signal; And 상기 제 2 제어 신호에 의해 상기 제 2 입출력 라인을 접지 전압 레벨로 하강시키는 제 2 스위칭 수단;을 포함함을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.And second switching means for lowering the second input / output line to a ground voltage level by the second control signal. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 2 스위칭 수단은 상기 제 2 제어 신호에 의해 풀 다운 동작하여 상기 제 2 입출력 라인의 전위를 접지 전압 레벨로 하강시키는 MOS 트랜지스터형 풀 다운 소자로 구성됨을 특징으로 하는 반도체 메모리 장치의 입출력 감지 증폭기.The second switching means is an input / output sense amplifier of a semiconductor memory device, characterized in that the pull-down operation by the second control signal is configured to MOS transistor type pull-down element to lower the potential of the second input and output line to the ground voltage level. .
KR1020060032997A 2006-04-11 2006-04-11 Input/ouput sense amplifier for low power and high speed of semiconductor memory device KR20070101073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060032997A KR20070101073A (en) 2006-04-11 2006-04-11 Input/ouput sense amplifier for low power and high speed of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032997A KR20070101073A (en) 2006-04-11 2006-04-11 Input/ouput sense amplifier for low power and high speed of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20070101073A true KR20070101073A (en) 2007-10-16

Family

ID=38816608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032997A KR20070101073A (en) 2006-04-11 2006-04-11 Input/ouput sense amplifier for low power and high speed of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20070101073A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9830959B2 (en) 2016-03-17 2017-11-28 SK Hynix Inc. Precharge circuitry for semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9830959B2 (en) 2016-03-17 2017-11-28 SK Hynix Inc. Precharge circuitry for semiconductor memory device
US9997250B2 (en) 2016-03-17 2018-06-12 SK Hynix Inc. Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device

Similar Documents

Publication Publication Date Title
KR102408427B1 (en) Amplifier circuit
KR101143471B1 (en) Sense amplifier and semiconductor apparatus including the same
CN106067315B (en) Sense amplifier and semiconductor device including the same
KR20110054773A (en) Semiconductor memory device for improving bit line disturbance
US7477558B2 (en) Semiconductor memory device, a local precharge circuit and method thereof
KR102163523B1 (en) Amplifier circuit and semiconductor memory device including the same
US7821857B2 (en) Input/output line sense amplifier and semiconductor memory device using the same
KR100935720B1 (en) Input output line sense amplifier and semiconductor device
KR101949501B1 (en) Semiconductor Apparatus and Data Output Circuit Therefor
US9947385B1 (en) Data sense amplification circuit and semiconductor memory device including the same
US6879533B2 (en) Integrated circuit memory devices including active load circuits and related methods
KR20150064880A (en) Semiconductor device and method of driving the same
KR20070101073A (en) Input/ouput sense amplifier for low power and high speed of semiconductor memory device
US6519196B1 (en) High sensitive data signal amplifying circuit
KR20090037249A (en) Data transfer circuit of a semiconductor memory device
KR20010058203A (en) Latch type sense amp
JP2003059271A (en) Related circuit for memory
KR102652188B1 (en) Current-Latched Sense Amplifier And Memory Device
KR100377169B1 (en) Data bus line sense amplifiers
KR20140075363A (en) Sense amplifier and semiconductor apparatus including the same
KR101051168B1 (en) Integrated circuit array
KR20010059962A (en) Semiconductor memory device
KR20080061956A (en) Semiconductor memory device and the same layout method
KR100890387B1 (en) Semiconductor memory device
KR100673136B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination