KR20070099883A - 세로형 유기 박막 트랜지스터 및 이의 제조방법 - Google Patents

세로형 유기 박막 트랜지스터 및 이의 제조방법 Download PDF

Info

Publication number
KR20070099883A
KR20070099883A KR1020060031202A KR20060031202A KR20070099883A KR 20070099883 A KR20070099883 A KR 20070099883A KR 1020060031202 A KR1020060031202 A KR 1020060031202A KR 20060031202 A KR20060031202 A KR 20060031202A KR 20070099883 A KR20070099883 A KR 20070099883A
Authority
KR
South Korea
Prior art keywords
organic
thin film
film transistor
vertical
ito
Prior art date
Application number
KR1020060031202A
Other languages
English (en)
Other versions
KR100794570B1 (ko
Inventor
오세용
이창호
이지영
김희정
황선각
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020060031202A priority Critical patent/KR100794570B1/ko
Publication of KR20070099883A publication Critical patent/KR20070099883A/ko
Application granted granted Critical
Publication of KR100794570B1 publication Critical patent/KR100794570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 세로형 유기 박막 트랜지스터 및 이의 제조방법에 관한 것으로서, 종래의 가로형 유기 박막 트랜지스터와 달리, ITO 드레인 전극 및 Al 소스 전극 사이에 Al 게이트 전극이 위치하며, 상기 전극 사이에 각각 적층되는 유기 반도체 화합물로 이루어진 유기 활성층을 포함하는 바, 상기 전극 및 유기 활성층 전체를 세로방향으로 적층함으로써, 저전압으로 고효율을 얻을 수 있으며, 특히 발광특성을 갖는 고분자 발광층을 유기 반도체 화합물의 저부에 간단하게 적층하여 유기 발광소자를 제작할 수 있는 세로형 유기 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
유기 박막 트랜지스터, 드레인 전극, 유기 활성층, 게이트 전극, 소스 전극, 세로형

Description

세로형 유기 박막 트랜지스터 및 이의 제조방법{Vertical type organic thin film field effect transistor}
도 1은 본 발명에 따른 세로형 유기 박막 트랜지스터의 구성도,
도 2는 본 발명에 따른 세로형 유기 박막 트랜지스터에 고분자 발광층과 정공 주입층을 적층하여 제작한 유기 발광소자의 구성도,
도 3은 본 발명에 따른 세로형 유기 박막 트랜지스터를 나타내는 평면도,
도 4는 본 발명에 따른 그리드형 게이트를 나타내는 구조도,
도 5는 본 발명에 따른 ITO/PTCDI C-8/Al gate/PTCDI C-8/Al로 구성된 세로형 유기 박막 트랜지스터의 전류-전압 특성 데이터를 나타낸 그래프,
도 6은 본 발명에 따른 ITO/F16CuPc/Al gate/F16CuPc/Al로 구성된 세로형 유기 박막 트랜지스터의 전류-전압 특성 데이터를 나타낸 그래프,
도 7은 본 발명에 따른 ITO/NTCDA/Al gate/NTCDA/Al로 구성된 세로형 박막 트랜지스터의 전류-전압 특성 데이터를 나타낸 그래프,
도 8은 본 발명에 따른 ITO/PTCDA/Al gate/PTCDA/Al로 구성된 세로형 박막 트랜지스터의 전류-전압 특성 데이터를 나타낸 그래프,
도 9는 본 발명에 따른 ITO/C60/Al gate/C60/Al로 구성된 세로형 박막 트랜지스터의 전류-전압 특성 데이터를 나타낸 그래프,
도 10은 본 발명에 따른 F16CuPc를 이용한 세로형 유기 박막 트랜지스터에 유기 발광물질(P3HT)과 정공 주입물질(PEDOT-PSS)을 적층한 소자의 발광특성을 나타낸 그래프,
도 11은 본 발명에 따른 C60를 이용한 세로형 유기 박막 트랜지스터에 유기 발광물질(P3HT)과 정공 주입물질(PEDOT-PSS)을 적층한 소자의 발광특성을 나타낸 그래프,
도 12는 본 발명에 따른 전자 전달층의 역할을 검토하기 위하여 유기 발광물질(P3HT)을 이용한 소자의 발광특성 및 전자 전달층으로 F16CuPc와 C60를 도입한 소자의 발광특성을 비교하여 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : ITO 드레인 전극 11 : 제1유기 활성층
12 : Al 게이트 전극 13 : 제2유기 활성층
14 : Al 소스 전극 15 : 정공 주입층
16 : 고분자 발광층 20 : 마스크
본 발명은 세로형 유기 박막 트랜지스터 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 소스 전극 및 드레인 전극 사이에 세로형으로 유기 반도체 화합물을 박막 형태로 제조하되, 상기 유기 반도체 화합물의 유기 활성물질을 사용하여 저전압으로 고효율을 얻을 수 있으며, 특히 발광특성을 갖는 고분자 발광층을 유기 반도체 화합물의 저부에 간단하게 적층하여 유기 발광소자를 제작할 수 있는 세로형 유기 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
최근 전자소자는 이동성과 경박 단소화, 저소비 전력화, 광전기적 특성의 최적화, 그리고 공정의 간략화 등에 초점이 맞춰지고 있다.
현재 상용화 되어 있는 대부분은 무기재료로 구성되기 때문에 물리적 성질은 우수하지만 가공이 어려운 단점이 있다.
이를 극복하기 위하여 가공성이 좋고, 가볍고 유연하며, 물질선택의 폭이 넓은 유기재료를 사용한 전자소자에 대한 많은 연구가 진행되고 있다.
이러한 경향을 대표하는 예가 박막 트랜지스터이다.
박막 트랜지스터는 대면적 기판위에 형성될 수 있는 장점을 이용해 현재에 이르기까지 액정 디스플레이(LCD), 레이져 프린트 헤드 등의 주변소자, 그리고 스캐너 등의 이미지센서 및 스마트카드로 개발되어 실용화되고 있으며, 최근 각광받고 있는 유기 electroluminescence (EL) 디스플레이의 full color 구동을 위해서도 사용된다.
상기 디스플레이에 적용되는 박막 트랜지스터는 다른 적용분야에 비해 빠른 응답속도가 요구되고 이러한 특성을 구현하기 위하여 높은 이동도 값을 가지며 우수한 스위칭 특성을 가지는 트랜지스터를 필요로 한다.
트랜지스터의 종류는 동작구조상 차이에 따라 바이폴라(bipolar) 트랜지스터와 유니폴라(unipolar) 트랜지스터로 분류할 수 있다.
상기 바이폴라 트랜지스터는 트랜지스터를 구성하는 반도체에 전자와 정공에 의해 전류가 흐르게 되는 양극성 트랜지스터라고 불리며, 상기 유니폴라 트랜지스터는 전자 또는 정공의 한 쪽만이 주동적인 역할을 한다는 의미에서 단극성 트랜지스터라고도 불린다.
현재 전자기기 등에 가장 많이 적용되고 있는 전계 효과 트랜지스터(FET : field effect transistor)는 상기 유니폴라 트랜지스터의 한 종류로서, 접합형 FET와 MOS형 FET 및 GaAs형 FET의 세 가지 종류가 있다.
이 중 디스플레이 등의 고부가 가치 전자제품에 적용되는 MOS형 FET는 집적화의 가능성, 우수한 스위칭 특성 등의 장점이 있으나, 구동소자와 발광소자의 제작이 각각 따로 이루어져야 하는 번거로움이 있다.
또한, 기존의 디스플레이에 사용되는 MOS형 FET와 같은 형태의 트랜지스터는 게이트 전극을 절연층으로 둘러싼 가로형의 트랜지스터로서, 소스와 드레인 전극이 수평으로 위치하며 그 사이에 게이트 전극이 상방 혹은 하방에 위치하는데, 이는 높은 에너지 비용과 많은 제작 공정을 필요로 하며, 고 전류를 직접 전달하지 못하는 단점이 있다.
더욱이, 종래의 가로형 유기 트랜지스터의 경우 동작 메커니즘상 제조 시 절 연막 형성 공정이 필요한 바, 절연막을 형성시키기 위해서는 CVD나 스퍼터링과 같은 고가의 장비와 시간이 필요하고, 또한 형성된 산화막을 포토리소그래피 공정을 통해 패터닝하는 공정이 요구되며, 추가적으로 소스와 드레인 제작 시 두 전극간의 채널길이 형성을 위한 미세 패터닝 공정도 요구되는 단점이 있다.
최근에는 전자기기의 박막화, 소형화 및 유연성에 대한 필요성이 증가함에 따라 기존 무기물 재료의 단점을 극복하기 위한 방법으로 유기물을 사용한 트랜지스터에 대한 관심이 높아지고 있다.
그러나, 유기 박막 트랜지스터(organic thin film field effect transistor)라고 불리는 유기물 트랜지스터는 무기물 트랜지스터의 구조 및 제작 공정을 그대로 이용하여 유기물이 가지고 있는 초박막화, 미세 패턴화, 공정 용이성 등의 장점을 제대로 구현하지 못하고 있는 실정이다.
상기 유기물 트랜지스터의 연구개발은 크게 다음 두 가지의 접근으로 정리될 수 있다.
첫번째로 고성능 유기 박막 트랜지스터용 신 재료 연구 개발, 그리고 두번째로는 디바이스의 세부구조에 변화를 주거나 아예 새로운 동작 메카니즘이 적용된 소자를 개발하는 것이다.
이에 상기 유기 박막 트랜지스터용 재료의 특성을 향상시키기 위한 연구에 많은 관심이 모아지고 있고, 특히 캐리어의 이동도 향상, 소자 작동 시의 재료 안정성 및 수명에 대한 내구성이 절실히 요구되고 있으며, 이를 위해 고성능의 신 물질 합성과 내구성 있는 박막 제조를 통한 안정한 소자 제작에 관한 연구가 활발하 게 진행되고 있다.
또한, 게이트 전압의 조절에 의해 전기적 스위칭이나 전하의 이동을 제어하는데 있어서 기존의 가로형의 유기물 트랜지스터에서 가장 큰 문제점으로 지적되었던 응답속도나 전력소모 문제를 개선하기 위하여 진보된 구조의 디바이스 개발 역시 흥미로운 차세대 연구로 부각되고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로서, 소스 전극 및 드레인 전극 사이에 세로형으로 유기 반도체 화합물을 박막 형태로 제조하되, 상기 유기 반도체 화합물의 유기 활성물질을 사용하여 저전압으로 고효율을 얻을 수 있으며, 특히 발광특성을 갖는 고분자 발광층을 유기 반도체 화합물의 저부에 간단하게 적층하여 유기 발광소자를 제작할 수 있는 세로형 유기 박막 트랜지스터 및 이의 제조방법을 제공하는데 그 목적이 있다.
이하, 상기와 같은 목적을 달성하기 위한 본 발명의 특징에 대해 설명하면 다음과 같다.
본 발명은, ITO 드레인 전극 및 Al 소스 전극 사이에 Al 게이트 전극이 위치하며, 상기 전극 사이에 각각 적층되는 유기 반도체 화합물로 이루어진 유기 활성층을 포함하는 유기 박막 트랜지스터에 있어서,
상기 전극 및 유기 활성층 전체가 세로방향으로 적층된 것을 특징으로 한다.
또한, 상기 세로형 유기 박막 트랜지스터의 제조방법은, ITO 코팅된 글라스 위에 내화학 테이프를 이용하여 원하는 모양으로 ITO 패턴을 형성시키고, 그 패턴된 ITO를 에칭, 세척한 후, 건조시켜 ITO 드레인 전극을 제조하는 제1단계와;
상기 패턴된 ITO 드레인 전극 위에 유기 반도체 화합물을 증착 또는 스핀 코팅하여 제1유기 활성층을 제조하는 제2단계와;
상기 제1유기 활성층 위에 Al 게이트 전극을 증착속도 1 ~ 3Å/sec, 전류값 70 ~ 80A로 증착하는 제3단계와;
상기 제1유기 활성층과 동일한 두께의 제2유기 활성층을 증착 또는 스핀 코팅을 통해 형성하는 제4단계와;
상기 제1 및 제2유기 활성층 위에 소스 전극을 7 ~ 10Å/sec의 속도로 1200 Å증착하는 제5단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명의 구성에 대해 상세하게 설명하면 다음과 같다.
본 발명은 유기 활성물질 PTCDI C-8(N,N-Dioctyl-3,4,9,10-perylenetetracarboxylic diimide), F16CuPc(copper hexadecafluorophthalocyanine), NTCDA(1,4,5,8-naphtha-lenetetracarboxylic dianhydride), PTCDA(perylenetetracarboxylic dianhydride), C60(fullerene)을 Al 소스 전극(14)과 ITO 드레인 전극(10) 사이에 세로형의 박막 형태로 적층하는 유기 박막 트랜지스터에 관한 것이며, 특히 상기 유기 박막 트랜지스터의 ITO 드레인 전극(10) 위에 발광 효율의 증대를 위하여 정공 주입층(15) 및 고분자 발광층(16)을 직접 적층하여 ITO 드레인 전극(10)쪽으로 발광될 수 있는 유기 발광소자에 관한 것이다.
이하, 본 발명을 보다 상세히 설명하기로 한다.
본 발명에 따른 세로형 유기 박막 트랜지스터는 ITO 드레인 전극(10), 제1유기 활성층(11), Al 게이트 전극(12), 제2유기 활성층(13), Al 소스 전극(14)과 같이 상방향으로 순서대로 구성된다.
상기 드레인 전극(10)은 2 × 2㎝ 크기로 준비된 20Ω 내외의 저항을 가지는 ITO 코팅된 글라스 위에 내화학 테이프를 이용하여 원하는 모양으로 ITO 패턴을 형성시킨다.
패턴된 ITO를 30% HCl 수용액을 이용하여 에칭한 후 NaOH수용액, 이소프로필 알콜(isopropyl alcohol), 증류수, 아세톤의 순으로 세척한 다음, 질소가스로 완전히 건조시켜 제조하게 된다.
이와 같이 패턴된 ITO 드레인 전극(10) 위에 유기 반도체 화합물을 증착 또는 스핀 코팅한 제1유기 활성층(11)을 구비하고, 도 3에 도시된 바와 같이, 상기 제1유기 활성층(11) 위에 Al 게이트 전극(12)을 두께 100Å, 가로 및 세로가 100㎛ 간격으로 패턴된 마스크(20)를 이용하여 증착하게 된다.
이때, 증착속도는 1 ~ 3Å/sec, 전류 값은 70 ~ 80A이다.
상기 증착속도가 1Å/sec 미만이면 박막 표면 상태가 떨어지고 증착된 입자 간의 경계면이 커져 전자 이동 시 트랩으로 작용하여 트랜지스터 특성이 떨어지는 문제가 발생하고, 증착속도가 3Å/sec를 초과하면 빠른 증착속도로 인해 스텝 커버리지(step coverage)가 나빠져 미세한 패터닝의 게이트 구조를 얻을 수 없어 바람직하지 않다.
또한, 전류값이 70A 미만이면 증착 속도가 1Å/sec 미만으로 떨어지고, 전류값이 80A를 초과하게 되면 증착 속도가 3Å/sec을 초과하는 문제가 발생하게 되어 바람직하지 않다.
한편, 도 3에 도시된 바와 같이, 상기 Al 게이트 전극(12)의 정사각형으로 이루어진 미세 패턴을 형성할 수 있도록 틀의 두께를 100㎛로 하는 격자무늬(Grid) 형태의 마스크(20)가 도 4에 도시되어 있다.
이어서 상기 제1유기 활성층(11)과 같은 두께의 제2유기 활성층(13)을 증착 또는 스핀 코팅을 통해 형성시킨 다음, 마지막으로 소스 전극(14)을 7 ~ 10Å/sec의 속도로 1200 Å증착하여 도 1에 도시된 세로형 유기 박막 트랜지스터가 완성된다.
이때, 7 ~ 10Å/sec 조건에서 소스 전극(14)인 Al를 증착하는 이유는 상기 증착 속도에서 가장 양호한 박막 표면 상태와 소자 제작 시 높은 전도도를 나타내기 때문이다.
증착 시 기판의 온도는 상온, 10-6 Torr의 진공 하에서 증착하게 된다.
상기 압력이 10-6 Torr보다 높은 압력에서 증착을 하게 되면 Al 소스 전 극(14)을 증발시키기 위해서 높은 온도가 필요로 하게 되므로, 최대한 낮은 압력에서 증착하는 것이 바람직하다.
이는 과다한 전류량으로 인한 과열로 Al 소스 전극(14)의 박막 표면 상태가 손상되는 문제점이 발생하게 된다.
한편, 도 2에 도시된 바와 같이 유기 박막 트랜지스터의 ITO 드레인 전극(10) 위에 정공 주입층(PEDOT-PSS)(15)을 450 ~ 550rpm의 속도로 160 ~ 200초간 스핀 코팅하여 적층하고, 고분자 발광층(P3HT)(16)을 스핀 코팅하여 적층한 다음, 30 ~ 50℃의 진공오븐에서 1 ~ 3시간 건조하고, 그 위에 상기 유기 박막 트랜지스터와 마찬가지로, 제1유기 활성층(11)을 순서대로 증착시키면 유기 발광소자의 제조가 가능하게 된다.
이때, 상기 정공 주입층(15)의 스핀 코팅 조건은 최적의 트랜지스터 특성을 얻기 위해 여러 차례 실험을 통해서 확립된 박막 제작 조건이다.
따라서, 상기 정공 주입층(15)의 적층속도는 450rpm 미만이면 박막 두께가 두꺼워지고 박막 표면 상태가 나빠지는 문제가 발생하여 바람직하지 않고, 550rpm을 초과하면 박막 두께가 얇아져서 원하는 최적의 두께를 얻을 수 없는 문제가 발생하여 바람직하지 않게 된다.
또한, 상기 스핀 코팅 시간은 160초 미만이면 박막 두께가 두꺼워져 문제가 발생하여 바람직하지 않고, 200초를 초과하면 박막 두께가 얇아지는 문제가 발생하여 바람직하지 않게 된다.
그리고, 상기 진공오븐에서의 시간 및 온도 범위를 벗어날 경우, 과 건조로 인한 박막 표면상태 손상과 같은 문제가 발생하게 된다.
이와 같은 구성 및 제조방법으로 이루어진 본 발명에 따른 유기 박막 트랜지스터 및 이를 이용한 유기 발광소자에 있어서, 여기서 사용되는 유기 반도체 화합물은 다양한 이동도를 갖는 n형 반도체 물질이 사용 가능하고, 이와 같은 유기 반도체 화합물이 사용되는 반도체 활성층의 두께를 다양하게 할 수 있게 된다.
상기 유기 반도체 화합물의 활성층 두께에 따른 on-off ratio특성 실험은 이동도 특성이 우수한 두 물질(PTCDI C-8, F16CuPc)에 대하여 소자를 제작하여 그것의 on-off ratio특성을 비교하였으며 그 결과는 하기의 표 1에 나타낸다.
표 1에서, 소스-드레인 전극간에 흐르는 전류는 실제적으로 표면에서만 제어되므로 유기 활성층(11,13)의 두께가 증가할수록(3000Å) 전류 특성이 나빠져서 디바이스 내의 유효한 전류의 양도 감소하게 되고, 게이트 전압에 의해 제어되는 양 또한 감소하게 되어 작은 on-off ratio값을 얻게 된다.
반면에, 상기 유기 활성층(11,13)의 두께가 너무 얇으면 소스-드레인 전극간 누설전류의 양이 증가하게 되어 게이트 전극(12)에서의 전류 제어가 제대로 이루어지지 않게 되어 1000Å일 때에는 전류특성은 우수하나 on-off ratio특성이 저하된다.
따라서, 상기 유기 활성층(11,13)의 두께를 2000Å, 소스-드레인 전극간의 압력은 5V로 고정한 후 이동도에 따른 전류-전압특성을 알아보기 위하여 다양한 이동도를 갖는 n형 반도체 물질을 사용하여 비교 실험하였다.
다양한 n형 반도체 물질로 이루어진 유기 활성층(11,13)을 갖는 세로형 유기 박막 트랜지스터의 on-off ratio특성 결과를 하기의 표 2에 나타내었다.
표 2에 나타낸 바와 같이, 세로형 유기 박막 트랜지스터에서 사용되는 n형 반도체 물질의 캐리어 이동도가 큰 경우, 게이트 전압인가에 의해 더욱 높은 on-off ratio특성을 나타내었다.
즉, 보다 높은 이동도 특성을 갖는 n형 반도체 물질을 갖는 유기 활성층(11,13)의 경우 게이트 전극(12) 주변의 상기 유기 활성층(11,13) 표면에 생기는 에너지 장벽에 의해 캐리어 이동도의 감소가 더욱 현저히 나타나게 되어 보다 높은 on-off ratio특성을 나타낸다고 볼 수 있다.
이와 같은 결과는 일반적으로 알려진 유기용 정전유도 트랜지스터(static induction transistor)에서 소스 전극(14)과 드레인 전극(10) 사이에 흐르는 전류가 게이트 전극(12)에서 보상되는 전위차 장벽에 의해 감소하며, 그 특성은 반도체 물질의 이동도 특성과 비례한다는 결과와 유사하다.
따라서, 표 1 및 표 2에서 알 수 있듯이, 유기 활성층(11,13)의 두께는 2000Å, 물질은 PTCDI C-8일 때 최적의 전류-전압 특성을 보였고, 게이트 전압 20V에서 최고 96.1%의 가장 높은 on/off ratio을 나타내었다.
따라서, 첨부된 도 2와 같이, ITO 드레인 전극(10) 위에 정공 주입층(15)과 고분자 발광층(16)을 직접 적층하면 상기 ITO 드레인 전극(10) 쪽으로 발광될 수 있는 구조를 가지게 된다.
즉, 세로형 유기 박막 트랜지스터에 이동도가 큰 유기물질을 사용함으로서 스위칭 효과가 우수한 유기 발광소자의 제작을 가능하게 해준다.
이때, 정공 주입층(15)과 고분자 발광층(16)은 각각 클로로포름 용액 하에서 스핀 코팅하여 기판위에 적층되므로 PTCDI C-8이 최적의 트랜지스터 특성을 보였으나, 상기 고분자 발광층(16)이 PTCDI C-8에 비해 클로로포름에 대한 용해도가 더 커 소자의 가공 상의 문제로 증착이 가능한 F16CuPc 및 높은 이동도를 갖는 물질로 알려진 C60을 사용하여 유기 발광트랜지스터, 즉 발광소자를 제작하여 P3HT 발광소자의 효율을 비교하였다(도 12참조).
도 12에 도시된 바와 같이, 전자 전달층을 도입하지 않은 발광소자의 경우, 12V에서 발광이 일어나기 시작하였고, 전자 전달층 C60을 도입한 발광소자의 경우에는 6.5V, 전자 전달층 F16CuPc를 도입한 발광소자의 경우 9V에서 발광이 시작되었다.
또한, 같은 전압에서 C60을 전자 전달층으로 도입한 발광소자가 상대적으로 큰 값의 양자효율 값을 얻을 수 있었다.
이 결과를 통하여 전자 전달층을 F16CuPc 및 C60로 하여 발광 트랜지스터의 좋은 전자 전달물질로 사용할 수 있음을 확인하였다.
Figure 112006023968064-PAT00001
Figure 112006023968064-PAT00002
이하, 본 발명을 실시예에 의거하여 더욱 상세하게 설명하겠는 바, 본 발명이 실시예에 의하여 한정되는 것은 아니다.
본 발명에서 사용한 유기 활성물질과 전극의 종류에 따라 세로형 유기 박막 트랜지스터를 제작하고, 유기 발광소자를 제작하여 트랜지스터의 전류-전압 특성, 스위칭 특성 및 발광 효율에 대하여 조사한 결과는 다음과 같다.
실시예1
PTCDI C-8을 이용한 세로형 유기 박막 트랜지스터의 제작
세로형 유기 박막 트랜지스터는 ITO 드레인 전극을 화학적으로 패턴한 후 PTCDI C-8 1000Å, Al 게이트 전극 100Å, PTCDI C-8 1000Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr)증착하였다.
도 5에 상기 실시예 1을 통하여 얻은 전류-전압 특성을 나타내었다.
실시예2
PTCDI C-8이 최적의 트랜지스터 특성을 보였으나, 고분자 발광층이 PTCDI C-8에 비해 용매에 대한 용해도가 더 커 소자의 가공 상의 문제로 증착이 가능한 물질 중 캐리어 이동도 특성이 우수한 F16CuPc을 이용한 세로형 유기 박막 트랜지스터에 정공 주입층 및 고분자 발광층을 적층한 유기 발광소자의 제작
유기 발광소자는 ITO 드레인 전극을 화학적으로 패턴한 후 정공 주입층 PEDOT/PSS 및 고분자 발광층 P3HT 1000Å, F16CuPc 500Å, Al 게이트 전극 100Å, F16CuPc 500Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 10에 상기 실시예 2를 통하여 얻은 발광특성을 나타내었다.
실시예3
PTCDI C-8이 최적의 트랜지스터 특성을 보였으나 고분자 발광층이 PTCDI C-8에 비해 용매에 대한 용해도가 더 커 소자의 가공 상의 문제로 증착이 가능한 물질 중 캐리어 이동도 특성이 우수한 C60을 이용한 세로형 유기 박막 트랜지스터에 정공 주입층 및 고분자 발광층을 적층한 유기 발광소자의 제작
유기 발광소자는 ITO 드레인 전극을 화학적으로 패턴한 후 정공 주입층 PEDOT/PSS 및 고분자 발광층 P3HT 1000Å, C60 500Å, Al 게이트 전극 100Å, C60 500Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 11에 상기 실시예3을 통하여 얻은 발광특성을 나타내었다.
실시예4
F16CuPc을 이용한 세로형 유기 박막 트랜지스터의 제작
세로형 유기 박막 트랜지스터는 ITO 드레인 전극을 화학적으로 패턴한 후 F16CuPc 1000Å, Al 게이트 전극 100Å, F16CuPc 1000Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 6에 상기 실시예4를 통하여 얻은 전류-전압 특성을 나타내었다.
실시예5
NTCDA를 이용한 세로형 유기 박막 트랜지스터의 제작
세로형 유기 박막 트랜지스터는 ITO 드레인 전극을 화학적으로 패턴한 후 NTCDA 1000Å, Al 게이트 전극 100Å, NTCDA 1000Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 7에 상기 실시예5를 통하여 얻은 전류-전압 특성을 나타내었다.
실시예6
PTCDA를 이용한 세로형 유기 박막 트랜지스터의 제작
세로형 유기 박막 트랜지스터는 ITO 드레인 전극을 화학적으로 패턴한 후 PTCDA 1000Å, Al 게이트 전극 100Å, PTCDA 1000Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 8에 실시예6을 통하여 얻은 전류-전압 특성을 나타내었다.
실시예7
C60를 이용한 세로형 유기 박막 트랜지스터의 제작
세로형 유기 박막 트랜지스터는 ITO 드레인 전극을 화학적으로 패턴한 후 C60 2000Å, Al 게이트 전극 100 Å, C60 2000Å, Al 게이트 전극 1200 Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 9에 실시예7을 통하여 얻은 전류-전압 특성을 나타내었다.
비교예1
n형 반도체 물질을 사용하지 않은 유기 발광소자의 제작
유기 발광소자에서 n형 반도체 물질을 갖는 유기 활성층을 제외한 발광소자를 제작하였다.
ITO 드레인 전극을 화학적으로 패턴한 후 정공 주입층 PEDOT/PSS 및 고분자 발광층 P3HT 1000Å, Al 게이트 전극 100Å, Al 게이트 전극 1200Å의 순서로 세로형으로 진공(1×10-6 Torr) 증착하였다.
도 12에 비교예1을 통하여 얻은 발광특성과, 실시예2 및 실시예3을 통하여 얻은 발광특성을 비교하여 나타내었다.
상술한 바와 같이, 본 발명에 따른 세로형 유기 박막 트랜지스터 및 이의 제조방법에 의하면, 채널길이가 짧아 전류 밀도가 커지게 되어 높은 전류특성을 보이는 바, 이러한 높은 전류특성은 평판 디스플레이의 구동소자로의 응용에 매우 적합하며, 낮은 주파수 영역에서 트랜지스터의 활용이 가능하여 소형의 전자 디바이스로의 활용이 가능하다.
특히, 이동도가 우수한 n형 반도체 물질을 유기 활성층으로 사용할 경우 뛰어난 스위칭 특성을 보이는 효과가 있다.
또한, 절연막 형성 공정이나 포토리소그래피 공정이 필요 없고 수직 구조이기 때문에 소스와 드레인 전극 간의 미세 패터닝도 필요로 하지 않아 세로형 유기 트랜지스터는 종래의 가로형 유기 트랜지스터에 비해 저렴하고 간단한 공정으로 소자를 제작할 수 있다.
또한, 저렴한 가격과 간단한 공정의 장점을 토대로 e-paper, e-book과 스마트카드 등 다양한 미래의 전자소자로의 활용이 가능하며, 고분자 발광층을 도입할 경우 n형 반도체 물질의 특성에 따라 발광효율의 증가가 가능할 뿐만 아니라 구동전압의 감소도 가능하여 이를 이용한 디스플레이 분야의 발전도 가능한 효과가 있다.

Claims (7)

  1. ITO 드레인 전극 및 Al 소스 전극 사이에 Al 게이트 전극이 위치하며, 상기 전극 사이에 각각 적층되는 유기 반도체 화합물로 이루어진 유기 활성층을 포함하는 유기 박막 트랜지스터에 있어서,
    상기 전극 및 유기 활성층 전체가 세로방향으로 적층된 것을 특징으로 하는 세로형 유기 박막 트랜지스터.
  2. 청구항 1에 있어서,
    상기 유기 반도체 화합물은 PTCDI C-8(N,N-Dioctyl-3,4,9,10-perylenetetracarboxylic diimide), F16CuPc(copper hexadecafluorophthalocyanine), NTCDA(1,4,5,8-naphtha-lenetetracarboxylic dianhydride), PTCDA(perylenetetracarboxylic dianhydride), C60(fullerene)로 이루어진 것을 특징으로 하는 세로형 유기 박막 트랜지스터.
  3. 청구항 1에 있어서,
    상기 ITO 드레인 전극 및 제2유기 활성층 사이에 정공 주입층 및 고분자 발 광층을 적층하여 유기 발광소자로 제작 가능한 것을 특징으로 하는 세로형 유기 박막 트랜지스터.
  4. 청구항 3에 있어서,
    상기 정공 주입층은 PEDOT-PSS로 이루어진 것을 특징으로 하는 세로형 유기 박막 트랜지스터.
  5. 청구항 3에 있어서,
    상기 고분자 발광층은 P3HT로 이루어진 것을 특징으로 하는 세로형 유기 박막 트랜지스터.
  6. ITO 코팅된 글라스 위에 내화학 테이프를 이용하여 원하는 모양으로 ITO 패턴을 형성시키고, 그 패턴된 ITO를 에칭, 세척한 후, 건조시켜 ITO 드레인 전극을 제조하는 제1단계와;
    상기 패턴된 ITO 드레인 전극 위에 유기 반도체 화합물을 증착 또는 스핀 코팅하여 제1유기 활성층을 제조하는 제2단계와;
    상기 제1유기 활성층 위에 Al 게이트 전극을 증착속도 1 ~ 3Å/sec, 전류값 70 ~ 80A로 증착하는 제3단계와;
    상기 제1유기 활성층과 동일한 두께의 제2유기 활성층을 증착 또는 스핀 코팅을 통해 형성하는 제4단계와;
    상기 제1 및 제2유기 활성층 위에 소스 전극을 7 ~ 10Å/sec의 속도로 1200 Å증착하는 제5단계를 포함하여 이루어진 것을 특징으로 하는 세로형 유기 박막 트랜지스터의 제조방법.
  7. 청구항 6에 있어서,
    상기 게이트 전극을 증착시키는 제3단계에서, 두께 100Å, 가로 및 세로가 100㎛ 간격으로 미세 패턴된 정사각형 무늬를 갖는 마스크를 이용하여 증착하는 것을 특징으로 하는 세로형 유기 박막 트랜지스터의 제조방법.
KR1020060031202A 2006-04-06 2006-04-06 세로형 유기 박막 트랜지스터 및 이의 제조방법 KR100794570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031202A KR100794570B1 (ko) 2006-04-06 2006-04-06 세로형 유기 박막 트랜지스터 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031202A KR100794570B1 (ko) 2006-04-06 2006-04-06 세로형 유기 박막 트랜지스터 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20070099883A true KR20070099883A (ko) 2007-10-10
KR100794570B1 KR100794570B1 (ko) 2008-01-17

Family

ID=38805059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031202A KR100794570B1 (ko) 2006-04-06 2006-04-06 세로형 유기 박막 트랜지스터 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100794570B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056606B1 (ko) * 2008-03-15 2011-08-11 단국대학교 산학협력단 유기 발광 메모리 소자
KR101503175B1 (ko) * 2013-11-22 2015-03-18 서강대학교산학협력단 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법
CN109300934A (zh) * 2018-08-16 2019-02-01 华南师范大学 一种低功耗高增益值的反相器及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015099744A1 (en) * 2013-12-26 2015-07-02 Intel Corporation Complementary tunneling fet devices and method for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234952B2 (ja) 2002-05-31 2009-03-04 株式会社リコー 縦型有機トランジスタ
US20060208251A1 (en) * 2002-07-15 2006-09-21 Atsushi Yoshizawa Organic semiconductor device and producing method therefor
JP4196633B2 (ja) 2002-10-07 2008-12-17 株式会社ダイフク 物品搬送具
JP2004335557A (ja) 2003-04-30 2004-11-25 Ricoh Co Ltd 縦型有機トランジスタ
KR20060080446A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056606B1 (ko) * 2008-03-15 2011-08-11 단국대학교 산학협력단 유기 발광 메모리 소자
KR101503175B1 (ko) * 2013-11-22 2015-03-18 서강대학교산학협력단 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법
CN109300934A (zh) * 2018-08-16 2019-02-01 华南师范大学 一种低功耗高增益值的反相器及其制备方法

Also Published As

Publication number Publication date
KR100794570B1 (ko) 2008-01-17

Similar Documents

Publication Publication Date Title
US11177465B2 (en) Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
KR101943595B1 (ko) 액티브 매트릭스 감쇄 소스 인에이블형 수직 유기 발광 트랜지스터
US9437842B2 (en) Light-emitting transistors with improved performance
KR101497744B1 (ko) 나노튜브 가능한, 게이트 전압이 제어된 발광 다이오드
CN1828963B (zh) 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器
CN101926016B (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
US7170088B2 (en) Organic thin film transistor and flat panel display comprising the same
JP4498961B2 (ja) 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置
JP2006191044A (ja) 垂直型有機薄膜トランジスタ、垂直型有機発光トランジスタおよびディスプレイ素子
KR20030091714A (ko) 유기 전계 효과 트랜지스터
US20060284230A1 (en) Vertical organic field effect transistor
TW200843118A (en) Ambipolar transistor design
KR20090040199A (ko) 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법
KR101509420B1 (ko) 유기 박막 트랜지스터
JP2004128028A (ja) 縦型有機トランジスタ
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
JP4334907B2 (ja) 有機電界効果トランジスタ
KR101616190B1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
WO2006098420A1 (ja) 発光素子及び表示装置
JP2007073634A (ja) 有機電子デバイスおよびその製造方法
KR101287368B1 (ko) 트랜지스터 및 그 제조방법
KUDO et al. Organic Light-Emitting Transistors for Flexible Active Matrix Displays
JP5923339B2 (ja) トランジスタ素子
KR20070019634A (ko) 수직 유기 전계효과 트랜지스터
KR20160083749A (ko) 혼합 전하주입층 및 그 이용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee