KR101287368B1 - 트랜지스터 및 그 제조방법 - Google Patents

트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101287368B1
KR101287368B1 KR1020110108842A KR20110108842A KR101287368B1 KR 101287368 B1 KR101287368 B1 KR 101287368B1 KR 1020110108842 A KR1020110108842 A KR 1020110108842A KR 20110108842 A KR20110108842 A KR 20110108842A KR 101287368 B1 KR101287368 B1 KR 101287368B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
organic active
organic
formula
Prior art date
Application number
KR1020110108842A
Other languages
English (en)
Other versions
KR20130044666A (ko
Inventor
오세용
민현식
이태연
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020110108842A priority Critical patent/KR101287368B1/ko
Publication of KR20130044666A publication Critical patent/KR20130044666A/ko
Application granted granted Critical
Publication of KR101287368B1 publication Critical patent/KR101287368B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 전도성 고분자 트랜지스터 제작시 금속과 계면사이에 DCNQI를 포함하는 버퍼층을 삽입하여 접촉저항과 전자 주입능력을 개선할 수 있는 트랜지스터 및 그 제조방법에 관한 것이다.
본 발명에 따르면 유기 활성층과 금속 전극사이의 접촉저항이 개선되고 전자 주입능력이 향상되어 저전압으로 고효율을 얻을 수 있다. 또한 본 발명에 따르면 종래의 가로형 트랜지스터와 달리 세로형 적층구조를 적용함으로써 고속도(high speed), 고전력(high power)의 소자를 얻을 수 있다

Description

트랜지스터 및 그 제조방법 {TRANSISTOR AND METHODE AND FOR MANUFACTURING THE SAME}
본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 고분자 트랜지스터 제작 시 금속과 계면사이에 전하착체 화합물을 포함하는 버퍼층을 삽입하여 접촉저항과 전자 주입능력을 개선할 수 있는 트랜지스터 및 그 제조방법에 관한 것이다.
트랜지스터(transistor)는 규소나 게르마늄으로 만들어진 반도체를 접합하여 만든 전자회로 구성요소로서 전류나 전압흐름을 조절하여 증폭, 스위칭 역할을 하는 전자소자이다. 가볍고 소비전력이 적어 진공관을 대체하여 대부분의 전자회로에 사용된다.
트랜지스터의 종류는 동작구조상의 차이에 따라 바이폴라(bipolar) 트랜지스터와 유니폴라(unipolar) 트랜지스터로 분류될 수 있다. 바이폴라 트랜지스터는 트랜지스터를 구성하는 반도체에 전자와 정공에 의해 전류가 흐르게 되는 양극성 트랜지스터라고 불리며, 유니폴라 트랜지스터는 전자 또는 정공의 한 쪽만이 주도적 역할을 한다는 의미에서 단극성 트랜지스터라고 불린다. 현재 전자기기 등에 가장 많이 적용되고 있는 전계 효과 트랜지스터(field effect transistor, FET)는 유니폴라 트랜지스터의 한 종류이다.
전자 장치 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있는 트랜지스터 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정 표시 장치 또는 유기 발광 표시 장치 등과 같은 전자 장치 분야에서 유용하게 사용된다.
그러나 현재 상용화 되어있는 실리콘 박막 트랜지스터는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 문제점이 있다.
이러한 문제점을 극복하기 위하여 최근 유기 재료를 사용한 전자 소자에 대한 연구가 많이 진행되고 있다. 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있는 점, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에 유기물을 이용한 트랜지스터에 대한 관심이 모아지고 있다.
다만 현재 유기물을 이용한 트랜지스터는 저속도(low speed), 저전력(low power)을 나타내고 상대적으로 고전압(high operation voltage)이 요구되는 단점 때문에 고효율의 소자를 제작하기 어려운 문제점이 있어 이에 대한 개선책이 요구된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 전하착체 화합물을 포함하는 버퍼층을 유기 활성층과 금속 전극 사이에 삽입하여 접촉저항과 전자 주입능력을 개선시키는 수직형 유기트랜지스터로 저전압으로 고효율을 얻을 수 있는 트랜지스터 및 그 제조방법을 제공한다.
본 발명에 따른 트랜지스터 제조방법은, 드레인 전극을 형성하는 단계; 상기 드레인 전극 상에 제 1 유기 활성층을 형성하는 단계; 상기 제 1 유기 활성층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 2 유기 활성층을 형성하는 단계; 상기 제 2 유기 활성층 상에 하기 화학식 1로 표현되는 화합물을 포함하는 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 소스전극을 형성하는 단계로서, 상기 소스전극 형성단계에 의해 상기 버퍼층과 상기 소스전극 사이의 계면에 유기-금속화합물층이 형성되는 단계를 포함한다.
[화학식 1]
Figure 112011083183537-pat00001
상기 화학식에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C9 직쇄 또는 분쇄 알케닐기, C1~C9 직쇄 또는 분쇄 알키닐기이다.
본 발명에 따른 트랜지스터는, 드레인 전극; 상기 드레인 전극 상에 형성된 제 1 유기 활성층; 상기 제 1 유기 활성층 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 제 2 유기 활성층; 상기 제 2 유기 활성층 상에 형성된 하기 화학식 1로 표현되는 화합물을 포함하는 버퍼층; 및 상기 버퍼층 상에 형성된 소스전극을 포함하되, 상기 버퍼층과 상기 소스전극 사이의 계면에 형성된 유기-금속화합물층을 포함한다.
[화학식 1]
Figure 112011083183537-pat00002
상기 화학식에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C20 직쇄 또는 분쇄 알케닐기, C1~C20 직쇄 또는 분쇄 알키닐기이다.
본 발명에 따르면 금속 전극과 유기 활성층 사이에 삽입된 DCNQI 유도체 층에 의해 유기 활성층과 금속 전극사이의 접촉저항이 개선되고 금속과 유기물층 사이의 에너지 장벽이 낮아져 전자 주입이 용이하게 되어 저전압으로 고효율을 얻을 수 있다. 또한 본 발명에 따르면 종래의 가로형 트랜지스터와 달리 세로형 적층구조를 적용함으로써 고속도(high speed), 고전력(high power)의 소자를 얻을 수 있다
도 1은 본 발명에 따른 트랜지스터의 제조단계를 나타낸 것이다.
도 2는 ITO/PEDOT:PSS/P3HT/Al(gate)/P3HT/DMDCNQI(20nm)/Al 으로 제작된 소자의 전류-전압 특성과 발광특성을 나타낸 것이다.
도 3은 DMDCNQI층 두께에 따른 소자의 전류-전압 특성을 나타낸 것이다.
도 4는 DMDCNQI층 두께에 따른 소자의 발광 특성을 나타낸 것이다.
도 5는 알루미늄 기판 위의 DMDCNQI층의 AFM 이미지를 나타낸 것이다.
도 1은 본 발명에 따른 트랜지스터의 제조 방법을 나타낸다. 도 1 을 참고하면, 본 발명의 제조방법은 기판 위에 드레인 전극(10), 제 1 유기 활성층(20), 게이트 전극(30), 제 2 유기 활성층(40), 버퍼층(50) 및 소스전극(60)을 형성하는 단계를 포함한다.
본 발명은 드레인 전극(10)을 형성하는 단계를 포함한다. 상기 드레인전극은 ITO(INdium Tin Oxide), SnO2, IZO(In2O3-ZnO), AZO(aluminum doped ZnO), GZO(gallium doped ZnO) 등이 사용될 수 있고, 바람직하게는 높은 일함수를 갖는 ITO(INdium Tin Oxide)를 이용하면 좋다. 일예로 드레인 전극(10)은 ITO로 코팅된 글라스 위에 사각형 등의 형태로 패터닝을 하고, 그 패턴된 ITO를 에칭, 세척한 후, 건조시켜 형성할 수 있다.
본 발명은 드레인 전극(10) 상에 제 1 유기 활성층(20)을 형성하는 단계를 포함한다.
제 1 유기 활성층(20)은 드레인 전극(10) 위에 유기 반도체 화합물을 증착하거나 스핀 코팅하여 형성할 수 있다. 제 1 유기 활성층(20)에는 전도성 고분자, 저분자 유기반도체 등이 사용될 수 있다. 다시 말해, PPV(poly(para-phenylene vinylene)계열의 물질, 폴리티오핀(polythiophene)유도체 및 프탈로시아닌(pthalocyanine)계 물질로 이루어진 군에서 선택할 수 있다. 구체적으로 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리(p-페닐렌비닐렌), MEH-PPV(poly[2-methoxy-5-(2'-ethylhexyloxy)-1,4-phenylene vinylene), DMO-PPV(poly(2-methoxy-5-(3,7-dimethyloctyloxy)-1,4-phenylenevinylene), 펜타센, 폴리(3,4-에틸렌디옥시티오펜)(PEDOT), 폴리(3-알킬티오펜), 일례로, 폴리(3-헥실티오펜)(P3HT) 등을 이용하여 형성할 수 있다. 상기 유기 활성층의 두께는 20~200nm, 바람직하게는 40~120nm 정도가 좋다. 활성층의 두께가 너무 두꺼우면 소자 전체의 저항이 증가하여 전기적 특성이 떨어지고, 두께가 너무 얇으면 과전류가 흘러 소자의 수명이 줄어들거나 성능이 저하될 수 있다. 또한 제 1 유기층으로 발광특성을 갖는 고분자를 사용하는 경우 발광기능과 세로형 트랜지스터 기능을 동시에 갖는 발광트랜지스터의 제작이 가능하고 발광 특성이 없는 p형 유기반도체의 경우 일반적인 p형 세로형 트랜지스터의 제작이 가능하다.
본 발명은 제 1 유기 활성층(20) 상에 게이트 전극(30)을 형성하는 단계를 포함한다.
전기장을 발생시켜 트랜지스터 전류를 제어하는 게이트 전극(30)은 종래 공지된 방법으로 형성할 수 있으며 일예로 마스크를 사용하여 열증착으로 형성할 수 있다. 게이트 전극(30)은 금속, 금속 합금, 반금속(semimetal) 또는 광 투과성 투명 산화물로 이루어질 수 있다. 상기 금속 예로는 베릴륨(Be), 마그네슘(Mg) 등의 알칼리 토금속; 알루미늄(Al); 은(Ag), 금(Au),팔라듐(Pd), 백금(Pt) 등의 전이금속; 희토류 원소; 셀렌(Se) 등의 반금속 등이 있다. 상기 금속 합금의 예로는 나트륨-칼륨 합금, 마그네슘-인듐 합금, 알루미늄-리튬 합금 등이 있다. 또한 금속산화막을 사용하게되면 높은 유전특성에 의해 누설전류를 감소시켜 높은 온-오프 비율을 달성할 수 있다.
본 발명은 제 1 유기활성층(20) 및 게이트 전극(30) 상에 제 2 유기 활성층(40)을 형성하는 단계를 포함한다.
제 2 유기 활성층(40)은 제 1 유기활성층(20) 및 게이트 전극(30) 위에 유기 반도체 화합물을 증착하거나 스핀 코팅하여 형성할 수 있다. 제 2 유기 활성층(40)으로는 제 1유기 활성층(20)과 동일한 전도성 고분자, 저분자 유기반도체 등이 사용된다. 구체적인 내용은 제 1 유기 활성층(20)에서 설명하는 바와 같다.
본 발명은 제 2 유기 활성층(40) 상에 하기 화학식 1로 표현되는 유기화합물을 포함하는 버퍼층을 형성하는 단계를 포함한다.
[화학식 1]
Figure 112011083183537-pat00003
상기 화학식 1에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C20 직쇄 또는 분쇄 알케닐기, C1~C20 직쇄 또는 분쇄 알키닐기이다.
본 발명에서는 상기 화학식1 의 화합물은 바람직하게는 탄소수 1 내지 12개, 가장 바람직하게는 탄소수 1 내지 8개를 가질 수 있다. 상기 화학식 1의 화합물이 (디)메틸디시아노퀴논이민(dimethyldicyanoquinonediimine, DMDCNQI), (디)에틸디시아노퀴노이민(diethyldicyanoquinonediimine, DEDCNQI) 또는 (디)헥실디시아노퀴노이민(dihexyldicyanoquinonediimine, DHDCNQI)것이 가장 바람직하다.
본 발명에서 상기 화학식 1의 화합물은 금속과 결합하면서 다이폴이 형성되어 금속과 유기물층 사이의 에너지장벽을 낮추어 주어 전자 주입을 용이하도록 해준다. 또한 상기 화합물의 시안화기와 금속층과의 결합이 용이하여 고전도성을 나타내어 접촉저항이 감소하고 계면의 안정성이 향상되며, 측쇄기 도입으로 인하여 용매에 잘 녹고 계면의 표면 특성이 좋아질 수 있는 장점이 있다.
버퍼층(50)은 공지의 방법으로 형성할 수 있으며 일예로 열증착으로 형성할 수 있다. 상기 열증착 단계는 진공 열증착기를 이용하여 10-6torr 이하의 진공상태에서 수행할 수 있다. 열증착 방법은 소자의 표면을 보다 고르게 제작할 수 있는 장점이 있다.
상기 버퍼층의 두께는 5~40nm, 바람직하게는 10nm전후가 좋다. 두께가 5nm미만이면 기대하는 효과를 발휘하기 어렵고, 40nm를 초과하면 상기 버퍼층이 벌크(bulk) 저항 역할을 하게 되어 오히려 소자의 효율이 떨어질 수 있다.
상기 버퍼층의 증착속도는 0.1~1 Å/s, 바람직하게는 0.1~0.3 Å/s 전후가 좋다. 증착속도가 1Å/s 초과하며 계면 모폴로지 변화에 따른 계면 저항 상승이 일어나 소자의 효율이 저하될 수 있고, 0.1Å/s미만은 제어에 어려움이 있다.
또한 DCNQI 유도체의 박막은 용액공정으로도 간단한 방법으로 제작이 가능하며 특히 긴 알킬기를 갖는 DCNQI 유도체의 경우 용액공정의 용이성이 우수하다
본 발명은 버퍼층(50) 상에 소스 전극(60)을 형성하는 단계를 포함한다. 소스 전극(60)은 공지의 방법에 따라 형성할 수 있으며 일예로 열증착으로 형성할 수 있다. 소스 전극(60)은 금속, 금속 합금, 반금속(semimetal) 또는 광 투과성 투명 산화물로 이루어질 수 있다. 상기 금속의 예로는 마그네슘(Mg) 칼슘(Ca) 등의 알칼리 토금속; 알루미늄(Al); 은(Ag), 금(Au), 백금(Pt) 등의 전이금속; 희토류 원소; 셀렌(Se) 등의 반금속 등이 있다. 상기 금속 합금의 예로는 나트륨-칼륨 합금, 마그네슘-인듐 합금, 알루미늄-리튬 합금 등이 있다. 다만, 본 발명에서는 Al, LiAl을 사용하는 것이 바람직하다.
본 발명은 소스전극(60) 형성단계에 의해 소스 전극층(60)과 버퍼층(50)사이의 계면에 유기-금속화합물층(70)이 형성된다.
유기-금속화합물층(70)은 유기-금속화합물이 소정 크기 및 두께로 소스전극(60)과 버퍼층(50) 사이에 존재함에 따라 소스전극층(60)과 버퍼층(50)과는 구분되고, 이들 사이에 존재하는 나노사이즈 두께의 막으로 이해될 수 있다.
즉, 유기-금속화합물층(70)은 버퍼층(50)과 소스전극(60) 사이의 계면에 형성된 얇은 막으로서 그 두께는 1~30Å, 바람직하게는 1~10Å, 보다 바람직하게는 1~5Å이 될 수 있다.
유기-금속화합물층(70)은 버퍼층(50)에 포함되는 화학식 1의 유기화합물과 소스 전극(60)과의 결합에 의해 생성된 유기-금속화합물을 포함한다.
상기 유기-금속화합물은 소스전극(60)의 금속과 상기 화학식 1의 유기화합물이 1 : 2의 조성으로 결합하여 고전도성을 나타낸다.
상기 유기-금속화합물은 바람직하게는 LiAl(B)2 또는 Al(B)2이 될 수 있다. 여기서 B는 상기 화학식 1의 화합물을 나타낸다. 상기 LiAl(B)2 또는 Al(B)2는 바늘형태의 형상을 가지고 그 길이가 2~5㎛ 일 수 있다.
상기 화학식 1로 표현되는 화합물은 tetracyanoquinonediimine(TCNQ)와 달리 2개의 CN기를 가지고 있어 인접하는 금속과 2:1의 조성으로 결합할 수 있다. 따라서 TCNQ보다 높은 전도성을 갖는 유기-금속 화합물을 형성할 수 있다.
상기 유기-금속화합물은 바람직하게는 Al(DMDCNQI)2, LiAl(DMDCNQI)2, Al(DEDCNQI)2, LiAl(DEDCNQI)2, Al(DHDCNQI)2, LiAl(DHDCNQI)2가 될 수 있다. 상기 유기-금속 화합물은 소스전극 증착시, CN기와 금속과의 반응이 크기 때문에 상온 상압에서 쉽게 생성될 수 있다.
본 발명에 따른 트랜지스터 제조 방법에는 발광 효율의 증대를 위해 드레인 전극(10) 상에 정공주입층을 형성하는 단계를 추가로 포함할 수 있다. 상기 정공주입층은 PEDOT (폴리(3,4-에틸렌디옥시티오펜)):PSS(폴리(스티렌설포네이트)), 폴리아닐린-CSA, 펜타센, Cu-PC(구리프탈로시아닌),P3HT(폴리(3-헥실티오펜), 폴리실록산 카르바졸, 폴리아닐린, 폴리에틸렌 옥사이드, (폴리(1-메톡시-4-(0-디스퍼스레드1)-2,5-페닐렌-비닐렌), 폴리인돌, 펄리카르바졸, 폴리피리디아진, 폴리이소티아나프탈렌, 폴리페닐렌 설파이드, 폴리비닐피리딘, 폴리티오펜, 폴리플루오렌, 폴리피리딘, 및 이들의 유도체를 포함하여 이루어진 군으로부터 선택되는 하나 이상을 더 포함할 수 있다. 반드시 이들로 제한되는 것은 아니며, 바람직하게는 PEDOT:PSS혼합물을 사용하는 것이 좋다. PEDOT:PSS는 상당히 높은 전기전도도와 투명도를 나타내고, 특히 값이 싸고 플렉서블하여 롤 투 롤과 같이 대량생산이 가능하기 때문이다. PEDOT은 거의 대부분의 용매에 녹지 않지만 반대 이온으로써 PSS을 이용하면 물에 분산시킬 수 있다. PSS은 아주 좋은 산화제, 전하 보상자, 그리고 폴리머화를 위한 판으로 작용할 수 있다. PEDOT:PSS는 높은 일함수, 높은 홀 친화력, 좋은 투명도를 가진다.
본 발명에 따른 트랜지스터는 드레인 전극(10), 소스 전극(60), 게이트 전극(30), 유기 활성층 (20, 40) 및 버퍼층(50)을 세로 방향으로 적층하여 제조할 수 있다. 세로형 트랜지스터의 종래의 가로형 트랜지스터의 경우와 달리 고가의 장비와 시간이 요구되는 절연막 형성 공정이나 포토리소그래피 공정 등이 요구되지 않고, 드레인 전극과 소스 전극 제작 시 두 전극 간 채널길이가 매우 짧아 채널길이 형성을 위한 미세 패터닝 공정도 요구되지 아나하여 제조공정을 상당히 간략화할 수 있는 장점이 있다.
다른 양상에서, 본 발명은 드레인 전극; 상기 드레인 전극 상에 형성된 제 1 유기 활성층; 상기 제 1 유기 활성층 상에 형성된 게이트 전극; 상기 제 1 유기활성층 및 게이트 전극 상에 형성된 제 2 유기 활성층; 상기 제 2 유기 활성층 상에 형성된 하기 화학식 1로 표현되는 화합물을 포함하는 버퍼층; 및 상기 버퍼층 상에 형성된 소스전극을 포함하되, 상기 버퍼층과 상기 소스전극 사이의 계면에 형성된 유기-금속화합물층을 포함하는 트랜지스터와 관련된다.
[화학식 1]
Figure 112011083183537-pat00004
상기 화학식에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C20 직쇄 또는 분쇄 알케닐기, C1~C20 직쇄 또는 분쇄 알키닐기. 본 발명에 따른 트랜지스터는 앞에서 상술한 드레인 전극(10), 제 1 유기 활성층(20), 게이트 전극(30), 제 2 유기 활성층(40), 버퍼층(50) 및 소스 전극(60)을 참고할 수 있다.
예를 들면, 본 발명에 따른 트랜지스터는 버퍼층(50)으로 상기 화학식 1을 포함한다.
본 발명의 트랜지스터는 버퍼층(50)과 소스 전극(60) 사이의 계면에 형성된 유기-금속화합물층(70)을 포함한다.
유기-금속화합물층(70)은 상기 금속과 상기 화학식 1의 유기화합물이 1 : 2의 조성으로 결합된 유기-금속화합물을 포함한다.
상기 유기-금속 화합물은 LiAl(B)2 또는 Al(B)2일 수 있다(여기서 B는 상기 화학식 1의 화합물을 나타냄).
상기 LiAl(B)2 또는 Al(B)2는 바늘형태의 형상을 가질 수 있다.
상기 유기-금속 화합물층은 두께가 1~30Å, 바람직하게는 1~10Å, 보다 바람직하게는 1~5Å일수 있다.
본 발명에 있어서 드레인 전극(10), 소스 전극(60), 게이트 전극(30), 유기 활성층(20,40) 및 버퍼층(50)은 세로 방향으로 적층될 수 있다.
본 발명에 따른 트랜지스터는 드레인 전극(10) 상에 정공주입층을 추가로 포함할 수 있다.
유기-금속화합물층(70)에 대해서 앞에서 상술한 내용을 참고할 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 본 발명이 이들 예로만 한정되는 것은 아니다.
실시예 1
소자 제작
1. 시약 및 소자 구성
PEDOT:PSS ((Poly3,4-ethylenedioxythiophene):poly(styrenesulfonate))는 Bayer사에서,P3HT(poly(3-hexylthiophene-2,5-diyl))와 DMDCNQI(dimethyldicyanoquinonediimine)는 Aldrich사에서 구입하였다. 여타의 솔벤트들은 시약급(reagent grade)을 사용하였다.
2. 소자 제작
모든 층(layer)들은 패턴한 ITO(15 Ω≤sheet resistance) 유리기판 위에 스핀-코터(spin-coater, MIDAS SPIN-1200D)와 진공증발기(vacuum evaporator, ULVAC VTR-300M / 1ERH evaporator, 10-6Torr이하)를 이용하여 형성시켰다. 각각의 층(layer)을 디포지션(deposition)하기 전에 ITO 유리기판를 증류수, 아세톤, 2-프로판올(2-propanol)에 60분 동안 초음파 세척하였다. 그 후 세척한 ITO 유리기판을 증류수로 헹구어 내고 질소 가스로 건조시켰다. PEDOT:PSS 층은 ITO 유리기판위에 스핀코팅하였고 진공상태에서 건조시켰다.(70℃, 60분) P3HT는 클로로벤젠(chlorobenzene)에 교반한 후, 0.2 μm 포어 사이즈 PTFE 멤브레인 시린지 필터 (pore size PTFE membrane syringe filter)로 필터링한 다음, PEDOT:PSS 박막 위에 스핀 코팅하였다. 격자 타입의 알루미늄 게이트 전극은 10-6Torr이하에서 쉐도우 마스크(shadow mask)를 사용하여 형성시켰다. P3HT의 두 번째 층은 P3HT 첫 번째 박막에 대해 낮은 용해도를 갖는 크실렌 솔루션을 이용하여 스핀코팅하였다. DMDCNQI와 알루미늄 전극은 열증착기로 증착하였다. 그 다음 진공오븐에서 150℃로 10분간 어닐링하여 ITO (source)/PEDOT:PSS (100 nm) / P3HT (200 nm) / Al (gate) / P3HT (50 nm) / DMDCNQI (20 nm) / Al (drain) 소자를 완성하였다.
2. 실험기기
전류-전압 특성은 소스미터(sourcemeter)를 이용하여 측정하였다 (모델 2400과 237, 키슬리 인스트루먼트사, 미국). 원자간력 현미경(Atomic force microscope, AFM) 이미지는 0.3Hz의 스캔 속도의 실리콘 캔틸레버(XE-100, 박시스템사, 한국)를 이용하여 얻었다. 라디언스는 포토다이오드(뉴포트 1830-C, 뉴포트사, 미국). 모든 측정은 질소 대기 하, 실온의 다크 룸(dark room)하에서 수행하였다.
시험예1
버티컬 타입의 유기 발광 트랜지스터의 전류-전압 특성 및 발광특성
도 2는 ITO/ PEDOT:PSS/P3HT/Al(gate)/P3HT/DMDCNQI(20nm)/Al 으로 제작된 소자의 전류-전압 특성과 발광특성을 나타내고 있다.
소스-드레인 전압이 일정할 때, 휘도(Radiance)는 게이트 전압이 증가함에 따라 감소 경향을 나타내었다. 또한 소스-드레인 전압이 일정할 때, 전류도 게이트 전압이 증가함에 따라 감소 경향을 나타내었다. 소스-드레인 전류는 낮은 게이트 전압(4V)으로 컨트롤(control)되었고, 소스-드레인 전압이 4V일 때 1.1x103의 높은 점멸비(on-off ratio)를 얻었다.
시험예 2
DMDCNQI층 두께에 따른 소자의 전류-전압 특성
도 3은 다양한 두께의 DMDCNQI층을 삽입하여 제작된 ITO/PEDOT:PSS/P3HT/Al/P3HT/DMDCNQI/Al 소자의 전류-전압 특성을 나타내고 있다. 소스-드레인 전류는 DMDCNQI층의 두께가 10nm인 경우 가장 높은 값을 나타내었다. 이것은 DMDCNQI 전하 이동 복합체가 유기 활성층(P3HT)과 금속(Al)전극 사이의 접촉 저항을 감소시켰기 때문이라고 판단된다. DMDCNQI층의 두께가 30nm인 경우 낮은 전류 값을 나타내었는데, 이는 DMDCNQI 화합물의 벌크(bulk) 저항에 기인한다고 판단된다.
시험예 3
DMDCNQI층 두께에 따른 소자의 발광 특성
도 4는 다양한 두께의 DMDCNQI층을 삽입하여 제작된 ITO/PEDOT:PSS/P3HT/Al/P3HT/DMDCNQI/Al 소자의 발광 특성(소스-드레인 전압=4V)을 나타내고 있다.
DMDCNQI층의 두께가 10nm인 경우에 최대 휘도(Maximum Radiance) 값을 나타내었다. 이는 DMDCNQI층 삽입에 의해 접촉저항과 정공-전자 캐리어 균형(hole-electron carrier balnce)이 개선되었기 때문이라고 판단된다.
시험예 4
DMDCNQI층의 AFM 이미지 측정
도 5는 알루미늄 기판 위의 DMDCNQI의 AFM 이미지를 나타내고 있다.
도 5에서 보는 바와 같이 알루미늄 기판 위에 바늘 형상의 DMDCNQI-Al 복합체가 조밀하게 붙어있다. 이러한 바늘 형상의 DMDCNQI-Al 복합체가 금속 전극과 유기 활성층 사이의 접촉 저항을 감소시키고 이에 의해 유기 발광 트랜지스터의 효율이 개선될 수 있다고 판단된다.
지금까지 본 발명의 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본질적인 특성에 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 : 드레인 전극 20 : 제 1 유기 활성층
30 : 게이트 전극 40 : 제 2 유기 활성층
50 : 버퍼층 60 : 소스 전극
70 : 유기-금속화합물층

Claims (16)

  1. 드레인 전극을 형성하는 단계;
    상기 드레인 전극 상에 제 1 유기 활성층을 형성하는 단계;
    상기 제 1 유기 활성층 상에 게이트 전극을 형성하는 단계;
    상기 제 1 유기 활성층 및 게이트 전극 상에 제 2 유기 활성층을 형성하는 단계, 여기서 상기 제 1 유기활성층과 상기 제 2 유기활성층은 동일한 성분의 유기반도체 화합물이고 ;
    상기 제 2 유기 활성층 상에 하기 화학식 1로 표현되는 화합물을 포함하는 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 소스전극을 형성하는 단계로서, 상기 소스전극 형성단계에 의해 상기 버퍼층과 상기 소스전극 사이의 계면에 유기-금속화합물층이 형성되는 단계를 포함하는 트랜지스터 제조방법.
    [화학식 1]
    Figure 112013001280469-pat00005

    상기 화학식에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C20 직쇄 또는 분쇄 알케닐기, C1~C20 직쇄 또는 분쇄 알키닐기.
  2. 제 1항에 있어서, 상기 소스전극은 알루미늄, 리튬알루미늄, 구리, 금 및 은으로 이루어진 군에서 선택된 하나 이상의 금속으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  3. 제 2항에 있어서, 상기 방법은 상기 금속과 상기 화학식 1의 유기화합물을 1 : 2의 조성으로 결합하여 고전도성의 상기 유기-금속화합물층을 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  4. 제 1항에 있어서, 상기 유기-금속 화합물층은 LiAl(B)2 또는 Al(B)2를 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
    여기서 B는 상기 화학식 1의 화합물을 나타냄.
  5. 제 4항에 있어서, 상기 LiAl(B)2 또는 Al(B)2는 바늘형태의 형상인 것을 특징으로 하는 트랜지스터 제조방법.
    여기서 B는 상기 화학식 1의 화합물을 나타냄.
  6. 제 1항에 있어서, 상기 유기-금속 화합물층은 두께가 1~10Å인 것을 특징으로 하는 트랜지스터 제조방법.
  7. 제 1항에 있어서, 상기 드레인 전극 상에 정공주입층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
  8. 제 1항에 있어서, 상기 버퍼층의 두께를 5~40nm으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  9. 제 1항에 있어서, 상기 버퍼층을 형성하는 단계는 진공 열증착기를 이용하여 10-6torr 이하의 진공상태에서 열증착하는 것을 특징으로 하는 트랜지스터 제조방법.
  10. 제 9항에 있어서, 상기 버퍼층은 증착속도를 0.1~1 Å/s 로 하는 것을 특징으로 하는 트랜지스터 제조방법.
  11. 제 1항에 있어서, 상기 드레인 전극, 상기 소스 전극, 상기 게이트 전극, 상기 유기 활성층 및 상기 버퍼층은 세로 방향으로 적층되는 것을 특징으로 하는 트랜지스터 제조방법.
  12. 드레인 전극;
    상기 드레인 전극 상에 형성된 제 1 유기 활성층;
    상기 제 1 유기 활성층 상에 형성된 게이트 전극;
    상기 제 1 유기 활성층 및 게이트 전극 상에 형성된 제 2 유기 활성층, 여기서 상기 제 1 유기활성층과 상기 제 2 유기활성층은 동일한 성분의 유기반도체 화합물이고 ;
    상기 제 2 유기 활성층 상에 형성된 하기 화학식 1로 표현되는 화합물을 포함하는 버퍼층; 및
    상기 버퍼층 상에 형성된 소스전극을 포함하되,
    상기 버퍼층과 상기 소스전극 사이의 계면에 형성된 유기-금속화합물층을 포함하는 트랜지스터.
    [화학식 1]
    Figure 112013001280469-pat00006

    상기 화학식에서 R1, R2, R3, R4는 각각 독립적으로 H, C1~C20 직쇄 또는 분쇄 알킬기, C2~C20 직쇄 또는 분쇄 알케닐기, C2~C20 직쇄 또는 분쇄 알키닐기.
  13. 제 12항에 있어서, 상기 유기-금속화합물층은 상기 금속과 상기 화학식 1의 유기화합물이 1 : 2의 조성으로 결합된 유기-금속화합물을 포함하는 것을 특징으로 하는 트랜지스터.
  14. 제 12항에 있어서, 상기 유기-금속 화합물은 바늘형상인 LiAl(B)2 또는 Al(B)2인 것을 특징으로 하는 트랜지스터.
    여기서 B는 상기 화학식 1의 화합물을 나타냄.
  15. 제 12항에 있어서, 상기 유기-금속 화합물층은 두께가 1~10Å인 것을 특징으로 하는 트랜지스터.
  16. 제 12항에 있어서, 상기 드레인 전극, 상기 소스 전극, 상기 게이트 전극, 상기 유기 활성층 및 상기 버퍼층은 세로 방향으로 적층된 것을 특징으로 하는 트랜지스터.
KR1020110108842A 2011-10-24 2011-10-24 트랜지스터 및 그 제조방법 KR101287368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110108842A KR101287368B1 (ko) 2011-10-24 2011-10-24 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108842A KR101287368B1 (ko) 2011-10-24 2011-10-24 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130044666A KR20130044666A (ko) 2013-05-03
KR101287368B1 true KR101287368B1 (ko) 2013-07-18

Family

ID=48657012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108842A KR101287368B1 (ko) 2011-10-24 2011-10-24 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101287368B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
JP2006324655A (ja) 2005-04-22 2006-11-30 Semiconductor Energy Lab Co Ltd 半導体素子、有機トランジスタ、発光装置及び電気機器
KR100807558B1 (ko) 2006-11-10 2008-02-28 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
JP2006324655A (ja) 2005-04-22 2006-11-30 Semiconductor Energy Lab Co Ltd 半導体素子、有機トランジスタ、発光装置及び電気機器
KR100807558B1 (ko) 2006-11-10 2008-02-28 삼성에스디아이 주식회사 유기박막트랜지스터, 이의 제조방법 및 이를 포함하는유기전계발광소자

Also Published As

Publication number Publication date
KR20130044666A (ko) 2013-05-03

Similar Documents

Publication Publication Date Title
Seo et al. Solution‐processed organic light‐emitting transistors incorporating conjugated polyelectrolytes
KR101657319B1 (ko) 인쇄 조성물용 용매
JP5671346B2 (ja) 電子デバイスおよび溶液プロセス技術を用いてこれを製造する方法
Friend Conjugated polymers. New materials for optoelectronic devices
KR100634682B1 (ko) 유기박막트랜지스터
CN1855569B (zh) 有机半导体装置
US7667230B2 (en) Electronic devices containing acene-thiophene copolymers
JP4498961B2 (ja) 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置
US7547926B2 (en) Heterojunction with linkages between an electron donor and an electron acceptor in a blend
KR101345507B1 (ko) 관능화된 금속 나노 입자, 이를 포함하는 버퍼층 및 상기버퍼층을 포함하는 전자소자
JP2012500488A (ja) 有機電子デバイス、および、溶液プロセス技術を用いて有機電子デバイスを作製する方法
CN106920803B (zh) 有源层、包括其的薄膜晶体管阵列基板以及显示装置
Khim et al. Electron injection enhancement by a Cs-salt interlayer in ambipolar organic field-effect transistors and complementary circuits
Yamamoto et al. Improved electron injection from silver electrode for all solution-processed polymer light-emitting diodes with Cs2CO3: conjugated polyelectrolyte blended interfacial layer
EP2157114A1 (en) Semiconducting polymers
US20080303432A1 (en) Systems and methods for improving the qualities of polymer light-emitting electrochemical cells
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
WO2016100983A1 (en) Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices
US20100038631A1 (en) Electronic device comprising semiconducting polymers
KR101287368B1 (ko) 트랜지스터 및 그 제조방법
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
Sarjidan et al. Electrical and luminescence properties of MEH-PPV vertical organic light-emitting transistors with an ultra-thin aluminum source electrode
Chuang et al. Photocurrent suppression of transparent organic thin film transistors
JP2007073634A (ja) 有機電子デバイスおよびその製造方法
KR101503175B1 (ko) 나노사이즈의 게이트 오프닝 홀을 구비하는 세로형 유기트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 5