KR20070098206A - Thin film transistor array substrate and method for fabricating the same - Google Patents
Thin film transistor array substrate and method for fabricating the same Download PDFInfo
- Publication number
- KR20070098206A KR20070098206A KR1020060029539A KR20060029539A KR20070098206A KR 20070098206 A KR20070098206 A KR 20070098206A KR 1020060029539 A KR1020060029539 A KR 1020060029539A KR 20060029539 A KR20060029539 A KR 20060029539A KR 20070098206 A KR20070098206 A KR 20070098206A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- black matrix
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
Description
도 1은 종래 기술에 의한 TFT 어레이 기판의 단면도.1 is a cross-sectional view of a TFT array substrate according to the prior art.
도 2는 종래 기술에 의한 BOA 구조의 TFT 어레이 기판의 단면도.2 is a cross-sectional view of a TFT array substrate having a BOA structure according to the prior art.
도 3은 본 발명에 의한 TFT 어레이 기판의 단면도.3 is a cross-sectional view of a TFT array substrate according to the present invention.
도 4a 내지 도 4g는 본 발명에 의한 TFT 어레이 기판의 공정단면도.4A to 4G are process cross-sectional views of a TFT array substrate according to the present invention.
*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings
111 : TFT 어레이 기판 112a : 게이트 전극 111:
113 : 게이트 절연막 114 : 반도체층 113: gate insulating film 114: semiconductor layer
115 : 데이터 배선 115a : 소스 전극 115:
115b : 데이터 전극 116 : 보호막 115b: data electrode 116: protective film
117 : 화소전극 122 : 게이트 패드117: pixel electrode 122: gate pad
125 : 데이터 패드 132 : 스토리지 전극 125: data pad 132: storage electrode
135 : 포토레지스트 150 : 쉴드층 135
152 : 블랙 매트릭스 500 : 하프-톤 마스크152
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 TFT 어레이가 구비되는 기판에 블랙 매트릭스를 동시에 구비하는 BOA(Black on Array) 구조의 TFT 어레이 기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly, to a TFT array substrate having a black on array (BOA) structure having a black matrix on a substrate having a TFT array and a method of manufacturing the same. .
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트 비(contrast ratio)가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.BACKGROUND ART Liquid crystal display devices, which have recently been spotlighted as flat panel display devices, have been actively researched due to their high contrast ratio, suitable for gray scale display or moving picture display, and low power consumption.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다. 또한, 소형 패널로 제작되어 휴대폰 디스플레이로도 사용되고 있어 그 활용이 다양하다.In particular, it can be manufactured with a thin thickness so that it can be used as an ultra-thin display device such as a wall-mounted TV in the future, and is light in weight and consumes significantly less power than a CRT CRT. It is being used as a next generation display device. In addition, since it is manufactured as a small panel and used as a mobile phone display, its use is various.
이러한 액정표시소자는 제 1 기판인 컬러필터층(color filter layer) 어레이 기판과 제 2 기판인 박막트랜지스터(TFT: Thin Film Transistor) 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 액정의 배열 변화로 생기는 빛의 투과율의 차이를 이용하여 화상을 표시하는 방식으로 구동된다. The liquid crystal display device includes a color filter layer array substrate as a first substrate and a thin film transistor array substrate as a second substrate, and a liquid crystal having dielectric anisotropy therebetween. With the structure formed, it is driven by displaying an image using the difference of the transmittance | permeability of the light which arises from the arrangement change of a liquid crystal.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 TFT 어레이 기판의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a TFT array substrate according to the prior art will be described with reference to the accompanying drawings.
도 1은 종래 기술에 의한 TFT 어레이 기판의 단면도이고, 도 2는 종래 기술 에 의한 BOA 구조의 TFT 어레이 기판의 단면도이다.1 is a cross-sectional view of a TFT array substrate according to the prior art, and FIG. 2 is a cross-sectional view of a TFT array substrate having a BOA structure according to the prior art.
일반적인 액정표시소자는, 도 1에 도시된 바와 같이, 상부기판인 컬러필터층 어레이 기판(12)과 하부기판인 TFT(Thin Film Transistor) 어레이 기판(11)이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정층(50)이 형성되는 구조를 가지는 것으로, 화소 선택용 어드레스(address) 배선을 통해 각 화소에 부가된 박막트랜지스터(TFT)를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동하게 된다.In a typical liquid crystal display device, as shown in FIG. 1, a color filter
이때, 상기 컬러필터층 어레이 기판(12)은 일정한 순서로 배열되어 색상을 구현하는 적색(Red), 녹색(Green), 청색(Blue)의 컬러필터층(32)과, R,G,B 셀 사이의 구분과 광차단 역할을 하는 블랙 매트릭스(31)와, 액정 셀에 전압을 인가하기 위한 공통 전극(33)으로 구성된다. 상기 컬러필터층(32)을 구성하는 세가지 색은 각각 독립적으로 구동되고 이들의 조합에 의해 한 화소(pixel)의 색이 표시된다.At this time, the color filter
그리고, TFT 어레이 기판(11)은 절연막인 게이트 절연막(15)을 사이에 두고 수직으로 교차 배치되어 단위 화소를 정의하는 복수개의 게이트 배선(도시하지 않음) 및 데이터 배선(17)과, 상기 게이트 배선 및 데이터 배선의 교차지점에 배치되어 전압의 턴-온 또는 턴-오프를 제어하는 박막트랜지스터(TFT)와, 절연막인 보호막(18)을 사이에 두고 상기 박막트랜지스터(TFT)에 연결되어 액정층에 전압을 인가하는 화소 전극(19)이 구비되어 있다.The
이때, 컬러필터층 어레이 기판(12)의 블랙 매트릭스는 빛샘이 발생하는 게이트 배선, 데이터 배선 및 박막트랜지스터(T)와 대응되는 위치에 형성되는데, 컬러 필터 어레이 기판과 TFT 어레이 기판의 합착 마진을 고려하여 박막트랜지스터(T)와 대응되는 위치에서 양쪽으로 일정 마진을 두고 넓게 형성된다.In this case, the black matrix of the color filter
그러나, TFT 어레이 기판 하부에서 공급되는 광 중, 사선방향으로 통과하는 광이 블랙 매트릭스 사이로 새어나가 빛샘 현상이 완전히 차단되지 않는 문제점이 있었다. 그리고, 블랙 매트릭스의 사이즈가 커지면 소자의 개구영역이 작아지므로 블랙 매트릭스의 크기를 줄이는데에도 한계가 있었다. However, there is a problem in that light leakage phenomenon is not completely blocked because light passing in an oblique direction is leaked between the black matrices among the light supplied from the TFT array substrate. In addition, when the size of the black matrix becomes larger, the opening area of the device becomes smaller, so that there is a limit in reducing the size of the black matrix.
따라서, 상기와 같은 문제점을 개선하기 위하여, 블랙 매트릭스를 TFT 어레이 기판 상에 형성하는 BOA(Black Matrix on Array) 구조가 제안되었다.Accordingly, in order to improve the above problems, a black matrix on array (BOA) structure is proposed in which a black matrix is formed on a TFT array substrate.
상기 BOA 구조 액정표시장치의 경우, 박막트랜지스터와 블랙 매트릭스 사이의 중첩갭이 좁아짐에 따라 광누설 전류 및 백라이트에서 사선 방향으로 진행하는 광원에 의한 빛샘 현상을 효과적으로 차단할 수 있다는 장점이 있다.In the case of the BOA structure liquid crystal display, as the overlap gap between the thin film transistor and the black matrix is narrowed, the light leakage phenomenon due to the light leakage current and the light source traveling in the diagonal direction from the backlight can be effectively blocked.
BOA 구조의 액정표시소자는 컬러필터층이 구비되는 컬러필터층 어레이 기판과, 블랙 매트릭스 및 박막트랜지스터가 동시에 구비되는 TFT 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성된다. The liquid crystal display of the BOA structure includes a color filter layer array substrate having a color filter layer, a TFT array substrate having a black matrix and a thin film transistor simultaneously, and a liquid crystal layer interposed between the two substrates.
구체적으로, BOA 구조의 TFT 어레이 기판(91) 상에는, 도 2에 도시된 바와 같이, 빛샘을 방지하기 위한 블랙 매트릭스(92)와, 상기 블랙 매트릭스를 포함한 전면에 형성되는 버퍼층(93)과, 상기 버퍼층 상에 형성된 박막트랜지스터(TFT), 스토리지 커패시터(Cst) 및 화소전극(94)으로 구성된다. 여기서, 상기 버퍼층은 블랙 매트릭스와 박막트랜지스터를 서로 절연시킴과 동시에, 블랙 매트릭스와 게이트 배선 사이의 커플링 현상을 방지하기 위해 형성하는 것이다. Specifically, on the
이와 같이, 기존의 BOA 구조 액정표시소자는 박막트랜지스터(TFT) 하부에 블랙 매트릭스(92)를 바로 오버랩시켜 박막트랜지스터와 블랙 매트릭스 사이의 갭을 줄임으로써 블랙 매트릭스의 사이즈를 크게 형성하지 않고도 빛샘을 완전 차단할 수 있게 됨과 동시에 블랙 매트릭스에 의한 개구영역의 협소화를 방지할 수 있다. As described above, the conventional BOA structure liquid crystal display device directly overlaps the
그러나, 종래 기술에 의한 액정표시소자용 TFT 어레이 기판은 다음과 같은 문제점이 있었다. However, the TFT array substrate for a liquid crystal display device according to the prior art has the following problems.
첫째, TFT 어레이 기판 상에 블랙 매트릭스를 형성하고 그 위에 박막트랜지스터를 형성할 경우 박막트랜지스터의 채널층이 외부광(도 2의 95)에 노출되어 반도체층(99)의 전자가 여기됨으로써 광누설 전류(photo induced leakage current)가 발생한다는 문제점이 있었다.First, when a black matrix is formed on a TFT array substrate and a thin film transistor is formed thereon, the channel layer of the thin film transistor is exposed to external light (95 in FIG. 2) to excite electrons in the
둘째, TFT 어레이 기판 상에 블랙 매트릭스를 추가 형성해야 하므로 TFT 어레이 공정에서의 마스크 공정 수가 1회 추가되고 또한, 블랙 매트릭스와 박막트랜지스터를 서로 절연시키기 위해서 그 사이에 버퍼층을 추가형성해야 한다는 단점이 있었다.Second, since the black matrix must be additionally formed on the TFT array substrate, the number of mask processes in the TFT array process is added once, and a buffer layer must be additionally formed therebetween to insulate the black matrix and the thin film transistor from each other. .
본 발명은 상기와 같은 문제점을 해결하기 위해서, 추가 마스크 공정없이 블랙 매트릭스를 TFT 어레이 기판에 형성하여 공정을 단순화하고 개구율을 향상시킴과 동시에 박막트랜지스터 상부에 블랙 매트릭스를 형성하여 채널층이 외부광에 노출되어 광누설전류가 발생하지 않도록 하고자 하는 TFT 어레이 기판 및 그 제조방법을 제공하는데 그 목적이 있다.In order to solve the above problems, a black matrix is formed on a TFT array substrate without an additional mask process, thereby simplifying the process and improving the aperture ratio, and simultaneously forming a black matrix on the thin film transistor so that the channel layer is exposed to external light. It is an object of the present invention to provide a TFT array substrate and a method of manufacturing the same, which are intended to prevent photo leakage current from being exposed.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT 어레이 기판은 수직 교차되어 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선의 교차 지점에 형성되어 게이트 전극, 반도체층, 소스/드레인 전극으로 구성되는 박막트랜지스터와, 상기 데이터 배선 및 박막트랜지스터를 포함한 전면에 형성되는 보호막과, 상기 박막트랜지스터의 반도체층을 커버하도록 상기 보호막 상에 형성되는 블랙 매트릭스와, 상기 보호막 상에서 상기 박막트랜지스터의 드레인 전극에 콘택되는 화소전극을 포함하여 구성되는 것을 특징으로 한다. In order to achieve the above object, the TFT array substrate of the present invention has a gate wiring and a data wiring vertically intersecting to define a unit pixel, and are formed at the intersection of the two wirings to form a gate electrode, a semiconductor layer, and a source / drain electrode. A thin film transistor, a protective film formed on the front surface including the data line and the thin film transistor, a black matrix formed on the protective film to cover the semiconductor layer of the thin film transistor, and a drain electrode of the thin film transistor on the protective film. And a pixel electrode to be contacted.
한편, 본 발명의 다른 목적을 달성하기 위한 TFT 어레이 기판의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 반도체층이 형성되어 있는 게이트 절연막 상에 데이터 배선, 소스/드레인 전극 및 데이터 패드를 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막 및 차광물질을 형성하는 단계와, 상기 보호막 및 차광물질을 일괄 패터닝하여 상기 드레인 전극이 노출되는 콘택홀, 상기 게이트 패드 및 데이터 패드가 노출되는 패드오픈영역, 상기 반도체층을 커버하는 블랙 매트릭스를 동시에 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극에 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. On the other hand, a method of manufacturing a TFT array substrate for achieving another object of the present invention comprises the steps of forming a gate wiring, a gate electrode and a gate pad on the substrate, forming a gate insulating film on the entire surface including the gate wiring; Forming a semiconductor layer on the gate insulating film above the gate electrode, forming a data wiring, a source / drain electrode and a data pad on the gate insulating film on which the semiconductor layer is formed, and a front surface including the data wiring Forming a passivation layer and a light shielding material on the substrate; patterning the passivation layer and the light blocking material in a batch; a contact hole exposing the drain electrode; a pad open region exposing the gate pad and the data pad; and a black matrix covering the semiconductor layer. Simultaneously forming a contact with the drain electrode on the passivation layer; Including the step of forming the pixel electrode is characterized in that formed.
이와같이, 반도체층 상부에 블랙 매트릭스를 형성하여 외부광으로부터 채널 층을 커버함으로써 채널층에 발생할 수 있는 광누설 전류를 방지하고자 한다. As such, a black matrix is formed on the semiconductor layer to cover the channel layer from external light, thereby preventing light leakage current that may occur in the channel layer.
한편, 상기 데이터 배선과 화소전극 사이에는 전계가 형성되지 않아 액정이 원하는 방향으로 제어되지 않는데, 결국 당해 영역에서 빛샘이 발생한다. 따라서, 데이터 배선과 화소전극 사이의 빛샘을 차단하기 위해 쉴드층을 더 구비하는데, 상기 쉴드층은 게이트 배선과 동일층에 형성할 수도 있고 블랙 매트릭스와 동일층에 형성할 수도 있다. On the other hand, an electric field is not formed between the data line and the pixel electrode, so that the liquid crystal is not controlled in the desired direction. As a result, light leakage occurs in the region. Therefore, a shield layer is further provided to block light leakage between the data line and the pixel electrode, which may be formed on the same layer as the gate line or on the same layer as the black matrix.
이하, 첨부된 도면을 통해 본 발명의 실시예에 의한 TFT 어레이 기판 및 그 제조방법을 살펴보면 다음과 같다.Hereinafter, a TFT array substrate and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 의한 TFT 어레이 기판의 단면도이고, 도 4a 내지 도 4g는 본 발명에 의한 TFT 어레이 기판의 공정단면도이다.3 is a cross-sectional view of a TFT array substrate according to the present invention, and FIGS. 4A to 4G are process cross-sectional views of the TFT array substrate according to the present invention.
본 발명에 의한 액정표시소자용 TFT 어레이 기판은, 도 3에 도시된 바와 같이, 박막트랜지스터(TFT) 상부에 블랙 매트릭스가 구비되어 있는 화소 영역과, 게이트 패드(122) 및 데이터 패드(125)가 각각 형성되어 있는 패드부 영역으로 구분된다. As illustrated in FIG. 3, a TFT array substrate for a liquid crystal display device according to the present invention includes a pixel region including a black matrix on a thin film transistor (TFT), a
상기 화소 영역에는 수직 교차되어 단위 화소를 정의하는 게이트 배선(112) 및 데이터 배선(115)과, 상기 두 배선의 교차 지점에서 게이트 전극(112a), 게이트 절연막(113), 반도체층(114), 소스/드레인 전극(115a,115b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성된 보호막(116)과, 외부 자연광으로부터 상기 박막트랜지스터의 반도체층을 커버할 수 있도록 상기 보호막 상에 형성되는 블랙 매트릭스(152)와, 콘택홀(118)을 통해 상기 드레인 전극(115b)에 콘택되고 단위 화소 전면에 형성되는 화소전극(117)과, 상기 게이트 배선(112)에 평행하는 스토리지 전극(132)이 형성되어 있다. A gate wiring 112 and a
이때, 상기 블랙 매트릭스(152)는 소스전극(115a)과 드레인 전극(115b) 사이의 반도체층(이하, '채널층'이라 함)에 외부광이 입사되지 않도록 하는 것을 특징으로 하는데, 이로써 외부광에 의해 채널층에 형성되는 광누설 전류를 방지할 수 있다. 박막트랜지스터의 게이트 전극, 소스/드레인 전극은 금속물질로 형성되어 그 자체가 빛을 차광하므로 박막트랜지스터 전체를 상기 블랙 매트릭스로 커버하지 않아도 무방하다. In this case, the
그리고, 상기 블랙 매트릭스를 박막트랜지스터 상부 또는 반도체층 상부에 한정형성하는 경우, 상기 데이터 배선과 화소전극 사이에서 발생하는 빛샘을 차광하기 위해 쉴드층(150)을 더 구비한다. When the black matrix is limitedly formed on the thin film transistor or the semiconductor layer, the
상기 쉴드층은 상기 게이트 배선과 동일층에 구비하여도 되고 상기 블랙 매트릭스와 동일층에 구비하여도 되지만, 게이트 배선과 동시에 형성하는 것이 보다 바람직할 것이다. 쉴드층을 블랙 매트릭스와 동시에 형성하게 되면 쉴드층에 의해 화소전극과 데이터 배선이 서로 쇼트될 염려가 있고, 또한 게이트 절연막에 비해 보호막의 유전율이나 두께가 클 경우 쉴드층과 데이터 배선 사이에 발생하는 기생 커패시턴스가 더 커질 염려가 있기 때문이다. The shield layer may be provided on the same layer as the gate wiring or on the same layer as the black matrix, but it is more preferable to form the shield layer at the same time as the gate wiring. When the shield layer is formed simultaneously with the black matrix, the pixel layer and the data line may be shorted by the shield layer. Also, if the dielectric constant or thickness of the passivation layer is larger than that of the gate insulating layer, parasitics may occur between the shield layer and the data line. This is because the capacitance may be larger.
상기 스토리지 전극(132) 상부에는 상기 게이트 절연막(113) 및 보호막(116)을 사이에 두고 화소전극(117)이 오버랩되어 스토리지 커패시터(storage capacitor)를 구성한다. The
그리고, 패드부 영역에는 상기 게이트 배선(112)에서 연장 형성되어 외부로부터 주사신호를 전달하는 게이트 패드(122)와, 상기 데이터 배선(115)에서 연장 형성되어 비디어 신호를 전달하는 데이터 패드(125)가 구비되는데, 상기 게이트 패드(122) 및 데이터 패드(125)는 게이트 절연막(113) 또는 보호막(116)을 제거하여 형성된 패드오픈영역(119)을 통해 산화방지막(127)과 콘택하게 된다. In addition, a
도시하지는 않았으나, 상기와 같이 박막트랜지스터 및 블랙 매트릭스가 형성되어 있는 TFT 어레이 기판은 공통전극 및 컬러필터층이 형성되어 있는 대향기판과 대향합착된 후 두 기판 사이에 액정이 충진되어 액정표시소자가 완성된다. Although not shown, the TFT array substrate on which the thin film transistor and the black matrix are formed as described above is opposed to the opposite substrate on which the common electrode and the color filter layer are formed, and then the liquid crystal is filled between the two substrates to complete the liquid crystal display device. .
이와같이, 본발명에 의한 액정표시소자는 블랙 매트릭스를 대향기판에 형성하지 않고 TFT 어레이 기판에 형성함으로써 합착마진에 의한 블랙 매트릭스의 면적을 보다 줄일 수 있게 된다. As described above, the liquid crystal display device according to the present invention can reduce the area of the black matrix due to the bonding margin by forming the black matrix on the TFT array substrate without forming the black matrix on the counter substrate.
상기 액정표시소자의 TFT 어레이 기판을 형성하기 위해서는 먼저, 도 4a에 도시된 바와 같이, 투명하고 내열성이 우수한 TFT 어레이 기판(111) 상에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 중에서 선택된 금속을 증착하여 제 1 노광마스크를 이용한 포토식각공정으로 패터닝함으로써 화소영역에 게이트 배선(도시하지 않음), 쉴드층(150), 게이트 전극(112a), 스토리지 전극(132)을 형성하고 패드부 영역에 게이트 패드(122)를 형성한다. In order to form the TFT array substrate of the liquid crystal display device, first, as shown in FIG. 4A, copper (Cu), copper alloy (Cu Alloy), aluminum (Al) on a transparent and heat resistant
이때, 상기 쉴드층(150)은 후공정에 형성되는 데이터 배선의 양모서리에 형 성하여 데이터 배선과 화소전극 사이에서 발생하는 빛샘을 차광하는 역할을 하는데, 게이트 배선층의 다른 패턴과 쇼트되지 않도록 형성한다. In this case, the
상기 게이트 전극 및 게이트 패드는 상기 게이트 배선과 일체형으로 형성되고 상기 스토리지 전극은 상기 게이트 배선과 평행하게 형성되어 패드부 영역에서 Vcom 신호를 인가받는다. The gate electrode and the gate pad are integrally formed with the gate wiring, and the storage electrode is formed in parallel with the gate wiring to receive the Vcom signal in the pad portion region.
그리고, 도 4b에 도시된 바와 같이, 상기 게이트 전극(112a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 증착하여 게이트 절연막(113)을 형성한다. 4B, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface including the
이어서, 상기 게이트 절연막(113) 위에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 증착한 후, 제 2 노광마스크를 이용한 포토식각공정으로 패터닝하여 반도체층(114)을 형성한다. Subsequently, an amorphous silicon (a-Si: H) is deposited on the
다음, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 구리합금(Cu Alloy), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 은 합금 중에서 선택된 금속을 증착하여 제 3 노광마스크를 이용한 포토식각공정으로 패터닝함으로써 화소영역에 데이터 배선(도시하지 않음), 소스/드레인 전극(115a,115b)을 형성하고, 패드부 영역에 데이터 패드(125)를 형성한다. Next, copper (Cu), copper alloy (Cu Alloy), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), molybdenum alloy, chromium (Cr) on the front surface including the
상기 데이터 배선은 게이트 배선에 수직교차하여 화소영역을 정의하고, 상기 소스/드레인 전극(115a,115b)은 게이트 전극(112a) 및 반도체층(114) 상부에 오버랩되어 박막트랜지스터를 구성한다. 이때, 상기 데이터 배선의 양모서리는 쉴드층 (150)의 모서리와 오버랩된다. The data line defines a pixel area perpendicular to the gate line, and the source /
참고로, 반도체층을 형성하는 단계와, 상기 데이터 배선, 소스/드레인 전극 및 데이터 패드를 형성하는 단계를 동일한 마스크 공정에서 일괄 수행하여 마스크 사용횟수를 1회 더 줄일 수 있다. For reference, forming the semiconductor layer and forming the data line, the source / drain electrode, and the data pad may be performed in the same mask process in order to reduce the number of times of mask use.
즉, 게이트 절연막을 형성한 다음, 그 위에 비정질 실리콘과 금속물질, 포토레지스트를 차례로 증착하고 슬릿 마스크 또는 하프톤마스크와 같은 회절노광 마스크를 씌운 뒤, 포토레지스트를 2중 단차로 형성한다. 그리고, 2중 단차의 포토레지스트 사이로 노출된 상기 비정질 실리콘과 금속물질을 일괄 패터닝하여 반도체층, 데이터 배선, 소스/드레인 전극 및 데이터 패드를 형성한다. 이어서, 낮은 단차의 포토레지스트가 제거될 때까지 포토레지스트를 에싱한 다음, 남아있는 포토레지스트를 마스크로 금속물질을 식각하여 소스전극과 드레인 전극을 서로 분리함과 동시에 소스전극과 드레인 전극 사이의 채널층을 정의한다. That is, after the gate insulating film is formed, amorphous silicon, a metal material, and a photoresist are deposited thereon, a diffraction exposure mask such as a slit mask or a halftone mask is covered, and the photoresist is formed in a double step. In addition, the amorphous silicon and the metal material exposed between the double-stage photoresist are collectively patterned to form a semiconductor layer, a data line, a source / drain electrode, and a data pad. Subsequently, the photoresist is etched until the low stepped photoresist is removed, and then the metal material is etched using the remaining photoresist as a mask to separate the source electrode and the drain electrode from each other and at the same time, the channel between the source electrode and the drain electrode Define the layer.
계속하여, 도 4c에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기 절연물질 또는 실리콘 질화물, 실리콘 산화물과 같은 무기 절연물질을 증착하여 보호막(116)을 형성하고, 그 위에 차광물질(152a) 및 포토레지스트(135)를 차례로 형성한다. Subsequently, as shown in FIG. 4C, an organic insulating material such as benzocyclobutene (BCB) and an acrylic material or an inorganic insulating material such as silicon nitride or silicon oxide is deposited on the front surface including the source /
상기 차광물질은 금속물질, 금속산화물, 금속질화물 중 적어도 어느 한 물질이나, 이 물질들의 조합에서 선택되는 것이 바람직하고, 특히 크롬(Cr), 크롬 산화막(CrOX), 크롬 질화막(CrNx)에서 선택되는 것이 바람직하다. 물론, 블랙 레진을 사용하여도 무방할 것이다. The light-shielding material is at least one of a metal material, a metal oxide, and a metal nitride, but is preferably selected from a combination of these materials, and particularly selected from chromium (Cr), chromium oxide film (CrOX), and chromium nitride film (CrNx). It is preferable. Of course, you can use black resin.
이후, 제 4 노광마스크를 이용한 회절노광 및 현상으로 상기 포토레지스트(135)를 패터닝한다. 상기 제 4 노광마스크는 회절 노광을 위해서, 하프-톤 마스크 또는 슬릿 마스크를 사용한다.Thereafter, the
구체적으로, 포토레지스트(135) 상부에 위치하는 하프-톤 마스크(500)는 투명기판(501) 상에 금속재질의 패턴닝된 차광층(502)을 가지며, 상기 차광층(502)은 선택적으로 반투명층(503)으로 덮혀지는데, 이런 구성요소들이 하프-톤 마스크(500)를 투명영역, 반투명 영역, 차광영역의 3영역으로 분할한다. Specifically, the half-
투명영역에는 광투과율이 100%이고, 차광영역은 차광층(502)이 형성되어 있어 광투과율이 0%이며, 반투명 영역은 반투명층(503)이 형성되어 있어 광투과율이 0% 이상 100%이하이다. The light transmittance is 100% in the transparent region, the light shielding region is formed with the
따라서, 회절 노광된 포토레지스트(135)를 현상하면, 도 4d에 도시된 바와 같이, 완전노광부(Ⅰ), 완전비노광부(Ⅱ), 회절노광부(Ⅲ)의 3영역으로 분할되는데, 완전노광부에 한해 완전제거되고, 회절노광부에 한해 다른 부분보다 얇게 형성되며, 완전비노광부에 한해 그대로 남아있게 된다. Therefore, when the
상기 완전노광부(Ⅰ)는 하프-톤 마스크(500)의 투명영역에 상응하고, 완전비노광부(Ⅱ)는 차광영역에 상응하며, 회절노광부(Ⅲ)는 반투명영역에 상응하는 위치에 형성된다. 이때, 상기 완전노광부는 드레인 전극이 노출되는 콘택홀과 게이트 패드 및 데이터 패드가 노출되는 패드오픈영역이 형성될 영역이고, 상기 완전비노광부는 블랙 매트릭스가 형성될 영역이며, 상기 회절노광부는 그 외의 나머지 영역이다. The full exposure portion I corresponds to the transparent region of the half-
다음, 상기 포토레지스트(135)를 마스크로 하여 차광물질(152a), 보호막(116) 또는 게이트 절연막(113)을 선택적으로 식각하여 드레인 전극(115b)이 노출되는 콘택홀(118), 게이트 패드(122) 및 데이터 패드(125)가 노출되는 패드오픈영역(119)을 형성한다. Next, the
이후, 도 4e에 도시된 바와 같이, 회절노광부의 포토레지스트가 완전 제거되어 차광물질(152a)이 노출될 때까지 상기 포토레지스트(135)를 에싱(ashing)한다.Thereafter, as shown in FIG. 4E, the
이어서, 도 4f에 도시된 바와 같이, 에싱된 포토레지스트(135)를 마스크로 하여 차광물질을 식각함으로써 블랙 매트릭스(152)를 형성한다. 상기 블랙 매트릭스는 상기 박막트랜지스터 상부에 형성하며 적어도 박막트랜지스터의 반도체층 상부에 형성하여 외부광이 반도체층의 채널층에 입사되지 않도록 한다. Subsequently, as shown in FIG. 4F, the
마지막으로, 도 4g에 도시된 바와 같이, 상기 포토레지스트를 스트립한 후, 기판 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명도전물질을 증착하고 제 5 노광마스크를 이용한 포토식각공정으로 패터닝함으로써 상기 콘택홀(118)을 통해 드레인 전극에 콘택되는 화소전극(117)과, 상기 패드오픈영역(119)을 통해 게이트 패드 및 데이터 패드에 콘택되는 산화방지막(127)을 형성한다. Finally, as shown in FIG. 4G, after the photoresist is stripped, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the entire surface of the substrate, and then a photo using a fifth exposure mask. Patterning is performed by an etching process to form a
상기 화소전극은 상기 스토리지 전극(132)에 오버랩되어 스토리지 커패시터를 구성하고, 쉴드층(150)의 모서리에 오버랩되어 화소전극과 데이터 배선 사이에서 발생하는 빛샘을 차광한다. 그리고, 상기 산화방지막은 패드오픈영역을 통해 노출되어있는 게이트 패드 및 데이터 패드가 산화되는 것을 방지함과 동시에 외부 구동회로와의 접촉특성을 향상시켜준다. The pixel electrode overlaps the
이상에서와 같이 형성된 본 발명에 의한 BOA 구조의 TFT 어레이 기판은 총 5번의 노광마스크를 사용하여 완성하게 된다. The TFT array substrate of the BOA structure according to the present invention formed as described above is completed using a total of five exposure masks.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상기 실시예에서는 TN(Twisted Nematic) 모드 TFT 어레이 기판에 한정하여 설명하였으나, BOA구조의 IPS(In-plane Switching), VA(Vertical Alignment), FFS(Fringe Field Switching) 모드 등의 TFT 어레이 기판에도 본 발명에 의한 기술적 사상을 적용할 수 있을 것이다. In the above embodiment, the present invention is limited to a twisted nematic (TN) mode TFT array substrate, but the present invention is also applied to a TFT array substrate such as in-plane switching (IPS), vertical alignment (VA), and fringe field switching (FFS) mode of a BOA structure. The technical idea according to the invention may be applied.
상기와 같은 본 발명의 TFT 어레이 기판 및 그 제조방법은 다음과 같은 효과가 있다.The TFT array substrate of the present invention as described above and a manufacturing method thereof have the following effects.
첫째, TFT 어레이 기판 상에 블랙 매트릭스와 박막트랜지스터를 동시에 형성하는 경우, 박막트랜지스터의 반도체층 상부에 블랙 매트릭스를 형성함으로써 외부광에 노출되는 채널층에 광누설 전류(photo induced leakage current)가 흐르는 문제점을 방지할 수 있다. First, when the black matrix and the thin film transistor are simultaneously formed on the TFT array substrate, the photo induced leakage current flows in the channel layer exposed to the external light by forming the black matrix on the semiconductor layer of the thin film transistor. Can be prevented.
둘째, 콘택홀 및 패드오픈영역을 형성하기 위해 보호막을 패터닝하는 과정에서 블랙 매트릭스를 동시에 패터닝함으로써 별도의 공정 추가없이 BOA 구조를 실현할 수 있다. Second, by simultaneously patterning the black matrix in the process of patterning the protective layer to form the contact hole and the pad open region, the BOA structure can be realized without additional process.
셋째, 박막트랜지스터 상부의 보호막 상에 블랙 매트릭스를 형성하므로, 블랙 매트릭스와 박막트랜지스터를 절연시키기 위한 버퍼층을 추가로 형성하지 않아도 되므로 공정 코스트가 감소되고 절차가 간소해진다.Third, since the black matrix is formed on the passivation layer on the top of the thin film transistor, it is not necessary to further form a buffer layer to insulate the black matrix and the thin film transistor, thereby reducing the process cost and simplifying the procedure.
넷째, 블랙 매트릭스를 TFT 어레이 기판에 형성함에 따라 합착마진을 배제할 수 있어 블랙 매트릭스의 면적을 줄일 수 있다. 따라서, 소자의 개구율을 향상시킬 수 있다. Fourth, as the black matrix is formed on the TFT array substrate, the bonding margin can be excluded, thereby reducing the area of the black matrix. Therefore, the aperture ratio of the device can be improved.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029539A KR101201329B1 (en) | 2006-03-31 | 2006-03-31 | Thin Film Transistor Array Substrate And Method For Fabricating The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060029539A KR101201329B1 (en) | 2006-03-31 | 2006-03-31 | Thin Film Transistor Array Substrate And Method For Fabricating The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070098206A true KR20070098206A (en) | 2007-10-05 |
KR101201329B1 KR101201329B1 (en) | 2012-11-14 |
Family
ID=38804293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060029539A KR101201329B1 (en) | 2006-03-31 | 2006-03-31 | Thin Film Transistor Array Substrate And Method For Fabricating The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101201329B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142064A (en) * | 2013-06-03 | 2014-12-11 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method of fabricating the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102254619B1 (en) | 2013-11-15 | 2021-05-24 | 삼성디스플레이 주식회사 | Display substrate and a method of the same |
-
2006
- 2006-03-31 KR KR1020060029539A patent/KR101201329B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142064A (en) * | 2013-06-03 | 2014-12-11 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR101201329B1 (en) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100440017C (en) | Liquid crystal display and fabricating method thereof | |
KR101225440B1 (en) | Liquid crystal display and fabricating method thereof | |
US7751011B2 (en) | Method of fabricating a liquid crystal display device, comprising forming a protective film so that one end of the protective film is contacted with one end of the transparent conductive pattern. | |
KR101085136B1 (en) | Thin film transistor substrate of horizontal electric field and fabricating method thereof | |
KR100870701B1 (en) | Array substrate for LCD and Method for fabricating of the same | |
KR101107246B1 (en) | Thin film transistor substrate and fabricating method thereof | |
US20110136274A1 (en) | Liquid crystal display device and method for fabricating the same | |
KR20130054780A (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR101186019B1 (en) | Thin film transistor substrate and fabricating method thereof | |
US20060285050A1 (en) | Thin film transistor of fringe field switching type and fabricating method thereof | |
KR20140062526A (en) | Array substrate for liquid crystal display and method for fabricating the same | |
US7705944B2 (en) | Liquid crystal display device with a protective film patterned by a lift-off process and fabricating method thereof | |
KR100628272B1 (en) | Method For Fabricating Liquid Crystal Display Device Of Color-filter On Transistor Type | |
KR20080048379A (en) | An array substrate for lcd and method of fabricating the same | |
KR20140083649A (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
US20070188682A1 (en) | Method for manufacturing a display device | |
KR20130030975A (en) | Liquid crystal display device | |
KR20120075207A (en) | Method for fabricating array substrate for liquid crystal display device of touch panel in cell type and method for the same | |
KR101201329B1 (en) | Thin Film Transistor Array Substrate And Method For Fabricating The Same | |
KR20020002054A (en) | Fringe field switching mode lcd and method for manufacturing the same | |
KR101159388B1 (en) | Liquid crystal display device and fabricating method thereof | |
KR101009667B1 (en) | Liquid Crystal Display Device And Method For Fabricating Of The Same | |
KR101785914B1 (en) | In-Plane Switching Mode | |
KR101346861B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101630323B1 (en) | Thin film transistor of liquid crystal display and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 7 |