KR20070093142A - 보상 회로, 보상 방법 및 컴퓨터 프로그램 제품 - Google Patents

Abstract

본 발명은 다중 경로 환경에 적합한 수신기에서 시간 드리프트를 보상하는 보상 방법 및 회로에 관한 것이다. 시간 드리프트는 동일한 무선 링크, 예를 들어 사용자 장비와 기지국 간의 접속에 대한 무선 링크에 속하는 경로 그룹에 공통인 제 1 성분과, 그룹에 속하는 각 개별 경로에 대해 유효한 제 2 성분으로 분리된다. 제 1 성분은 제 1 피드백 수단을 이용하여 제 1 대역폭으로 처리되고, 제 2 성분은 제 2 피드백 수단을 이용하여 제 2 대역폭으로 처리되는데, 제 1 대역폭은 상기 제 2 대역폭보다 높은 값으로 설정된다. 따라서, 각 경로의 개별적 추적에 전용인 루프의 대역폭은 보다 저속일 수 있고 주변 환경에 적응되며, 그에 따라 시간 분해능을 개선하기 위해 간섭 완화의 원리를 적용할 수 있다.

Description

보상 회로, 보상 방법 및 컴퓨터 프로그램 제품{FINE TIME TRACKING WITH IMPROVED RESOLUTION}

본 발명은 다중경로 다이버시티를 이용함으로써 다중-경로 환경에서 동작하는데 적합한 수신기, 예를 들어 UMTS(Universal Mobile Telecommunicaton System)의 레이크(Rake) 수신기에서 시간 드리프트(time drift)를 보상하는 보상 회로 및 보상 방법에 관한 것이다.

UMTS 통신 시스템에서, 종래의 기지국에 대응하는 적어도 하나의 노드(B)와, 사용자 장비(UE)로 지칭되는 이동 단말기가 정의된다. 노드(B)와 UE 모두는 송신기와 수신기를 포함한다. 노드(B)는 다운 링크에서 노드(B)의 송신기를 통해 신호를 UE 수신기에 전송한다. UE 송신기는 업 링크에서 UE의 송신기를 통해 노드(B) 수신기에 신호를 전송한다. 몇몇 UE는 단일 노드(B)와 통신할 수 있다. 이 경우, UE는 동일 셀내에 존재한다고 하며, 하나의 셀은 주어진 노드(B)가 UE에 서비스를 제공하는 지리학적 영역을 나타낸다.

소위 소프트 핸드오버 상황에 있어서, UE는 상이한 노드(B)에 속하는 두 개 의 셀의 중첩되는 셀 커버 영역 내에 위치하여, UE와 노드(B) 간의 통신은 각 노드(B)로부터의 두 개의 공중 인터페이스 채널을 통해 별도로 (즉, 두 개의 무선 링크를 통해) 수행된다. 양 채널 또는 신호는 최대 비율 결합 레이크 프로세싱(maximal ratio combining Rake processing)에 의해 UE에서 수신된다. 이러한 레이크 프로세싱에서, 지연 분산 에너지(delay dispersive energy)는 상당한 에너지가 도착하는 지연 위치에 할당된 다수의 소위 레이크 핑거(상관 수신기)를 사용하여 결합된다. 이를 달성하기 위해, 상당한 에너지가 도착하는 시간 지연 위치가 초기 획득 위상에서 식별되고 상관 수신기 또는 레이크 핑거는 피크에 할당된다. 다중 경로 지연 프로파일을 획득하는 측정 그리드는 수십 밀리세컨드 정도의 업데이트 레이트를 갖는 대략 하나의 칩 지속기간(one chip duration)을 갖는다. 칩은 확산 심볼에 대응하는데, 칩 주기의 지속기간은 UMTS 전송에 사용되는 광대역 코드 분할 다중 접속(WCDMA) 변조에 사용되는 확산 연산의 대역폭 확장 계수와 대략 동일한 계수만큼 심볼 주기의 지속기간보다 작다. 대역폭 확장 계수는 심볼 주기 당 칩의 개수와 동일하고 확산 계수로서 지칭된다. 각 상관 수신기 내에서, 수신된 신호의 빠르게 변화하는 위상 및 진폭 값은 추적되고 제거된다. 끝으로, 복조되고 위상 조정된 심볼은 모든 활성 레이크 핑거에 걸쳐 결합되고 또 다른 프로세싱을 위해 디코더에 제공된다. 채널 보상된 심볼은 간단히 함께 합산되어 모든 지연 위치의 에너지를 복원한다. 무선 주파수 신호는 복조되어 디지털 기저대역 신호를 생성한다. 기저대역 신호는 관심 사용자용으로 의도된 유용한 데이터를 복원하도록 처리된다.

UMTS 수신기에서의 시간 동기화와 관련하여, 관련 측면은 수신기가 동작해야 하는 최대 속도, 및 수신기(Rx) 발진기와 송신기(Tx) 발진기 간의 동기화 부족으로 인한 시간 드리프트를 포함한다. 수신기의 이동은 송신기와 수신기 간의 거리에 따른 전파 지연에 따라 수신된 심볼에 시간 드리프트를 야기한다. 한편, 전형적으로 Rx 발진기는 Tx 발진기와 완벽하게 동기화되지 않으며, 이는 수신기 그 자체에 사용되는 국부 클록에서의 시간 드리프트를 의미한다. 특히, 상술한 제 2 측면(Tx/Rx 주파수 오프셋)은, UE가 소프트 핸드오버로 동작할 수 있고 그에 따라 둘 이상의 물리적 접속이 둘 이상의 노드(B)와 동시에 활성화될 수 있는 UMTS와 같은 시스템에 중요할 수 있다. 이러한 경우, 상이한 노드(B) 간의 주파수 오프셋은 주파수 오프셋 평가 및 보상과 같은 기법이 수신기에 사용된다 할지라도 수신기 신호에 의해 제거될 수 없다. 또한, 주파수 오프셋으로 인한 드리프트를 대처하는 능력은 국부 발진기 및 이들을 제어하는 회로의 요건 및 비용을 완화시킨다.

이동 통신 채널에서의 무선 전파는 신호 에너지의 다중 반사, 회절 및 감쇠에 의해 특징지워진다. 이들은 자연적인 장애물, 예를 들어, 빌딩, 언덕 등에 의해 야기되어, 소위 다중경로 전파를 야기한다. 다중 경로 전파는 수 마이크로세컨드에 걸쳐 연장하는 지연 프로파일을 갖는 상이한 전파 경로로 인한 신호 에너지의 확장을 야기한다. 한편, 고속 페이딩으로 지칭되는 신호 상쇄는 수신기가 짧은 거리를 이동하여도 발생한다. 신호 상쇄는 소정의 시간 순간에서 소정의 경로를 따른 위상 시프트 및 감쇠를 나타내는 몇몇 가중 페이저(phasors)의 합으로서 가장 잘 이해된다. 이러한 다중 경로 페이딩 환경은 시간 동기화 작업에 대한 또 다른 과제를 나타낸다. 레이크 수신기에서 다이버시티 이득을 가능한 많이 달성하기 위해, 분해가능한 경로들은 추적되고 결합되어 사용되는 전송 대역폭의 가장 가능한 장점을 달성해야 한다. 따라서, 수신기는 관련 지연이 하나의 칩(즉, 대역폭의 역) 정도인 경로를 구분하고 추적할 수 있다. 다중 경로의 경우, 보다 강한 경로는 페이딩으로 인한 보다 약한 주변 경로를 압도할 수 있고, 그에 따라 시간 추적은 보다 약한 경로를 추적하는 것을 실패할 수 있다. 따라서, 개선된 미세한 시간 동기화가 요구된다.

US 2002/0034218 A1의 문헌에는 결정 통계(decision statistics)를 이용하는 시간 추적 유닛이 이웃 간섭 경로로부터의 영향을 완화 또는 보정하는 확산 스펙트럼 시간 추적 기법이 개시되어 있다. 간섭의 완화는 시간 추적 유닛의 결정 통계에 대한 간섭의 기여가 최소화되도록 시간 추적 유닛의 파라미터를 적절히 선택함으로써 달성된다. 간섭 상쇄는 시간 추적 유닛의 결정 통계에 대해 간섭 경로로부터의 영향을 평가하고 제거함으로써 달성된다. 결정 통계는 먼저 채널에 의해 야기되는 위상 왜곡이 대략 일정하게 유지되는 기간 동안 파일럿 신호 또는 복조된 데이터 신호의 공지된 심볼 스트림을 코히어런트하게(coherently) 평균화함으로써 형성된다. 후속하는 비-코히어런트 평균화는 결정으로부터 위상 의존성을 제거하는 가장 간단한 구현을 제공한다. 비-코히어런트 평균화는 기본적으로 코히어런트하게 평균화된 신호의 크기를 평균화함으로써 수행된다. 업데이트 레이트는 페이딩에 대한 면역성을 결정 통계에 제공하는 요건에 의해 그 하한이 정해지고 연속적인 업데이트 레이트 간의 시간 드리프트가 적절하게는 0.5 샘플보다 작도록하는 요건 에 의해 그 상한이 정해진다. 상기 요건들 모두가 충족될 수 없는 경우에는 후자의 요건이 전자의 요건보다 우선순위를 갖는다. 이것은 고주파 오프셋이 존재하고 저속인 경우, 종래 기술에서 제안된 방식은 저조한 성능을 제공할 것이라는 것을 의미한다.

본 발명의 목적은 근접한 경로를 추적하는 능력과 관련한 원하는 시간 분해능이 달성될 수 있으면서 높은 잔여 주파수 오프셋 및 노이즈에 대해 원하는 정도의 내성을 보장하는 개선된 시간 동기화 기법을 제공하는 것이다.

이러한 목적은 청구항 제 1 항의 보상 회로 및 청구항 제 7 항의 보상 방법에 의해 달성된다.

따라서, 시간 동기화의 분해능은 전파 상태의 변화로 인한 시간 드리프트로부터 주파수 오프셋으로 인한 시간 드리프트를 분리함으로써 개선된다. 공통 드리프트 및 차분 드리프트가 상이한 대역폭을 갖는 피드백을 제공함으로써 추적되는 듀얼 피드백 구조가 제공된다. 이것의 역할은 도플러 확산으로 인한 시간 드리프트로부터 주파수 오프셋 시간 드리프트를, 이들 두 시간 드리프트의 상이한 특성에 의존하여 분리하는 것이다. 무선 링크를 위한 경로가 오직 하나만 있는 경우에도, "공통" 루프는 여전히 그 경로에 대해 "높은 레이트"로 동작한다. 따라서, "모든 수신된 경로" 또는 "경로 그룹"이라는 표현은 하드웨어 복잡성에 의존하며 무선 링크에 속하는 적어도 하나의 경로를 커버하는 것으로 간주되며, 수신기는 적어도 하나의 무선 링크에 의거하여 또한 하드웨어/소프트웨어 복잡성에 의존하여 처리할 수 있다.

제안된 솔루션은 수신되는 경로 수에 대하여 완전히 투명한 방식으로 적용될 수 있다. 경로의 수는 경우마다 심지어 접속 동안에도 매우 가변적인 반면, 수신될 수 있는 경로의 최대 수에 대응하는 핑거의 수는 고려될 수 있는 무선 링크의 최대 수와 같은 하드웨어/소프트웨어 복잡성에 의해 제약을 받는다.

시간 드리프트는 적어도 하나의 인코히어런트 초기-후기 게이트(incoherent early-lagte gate)로부터 얻어질 수 있다. 따라서, 제안된 프로세싱은 종래의 초기-후기 게이트에 의해 얻어진 초기-후기 에러에 적용될 수 있고, 그에 따라 하드웨어 변경은 최소화될 수 있다. 또한, 상이한 수신 경로는 레이크 수신기의 제각기의 핑거를 포함할 수 있다. 이것은 제안된 절차가 종래의 인코히어런트의 초기-후기 게이트로부터 반환된 측정치를 후처리함으로써 종래의 레이크 수신기 내에서 구현될 수 있다는 장점을 제공한다. 따라서, 절차는 수신기 내의 프로세서를 제어하는 특정 소프트웨어 루틴을 제공함으로써 구현될 수 있다.

제 1 및 제 2 피드백 수단은 이중 루프 지연 고정 루프(DLL)에 제공될 수 있다. 따라서, 이중 루프 장치가 달성되며, 루프 중 하나는 고속이고 하나의 무선 링크에 속하는 모든 수신 경로에 대해 동일한 커맨드를 생성하고, 다른 루프는 저속이며 각 수신 경로에 대해 개별 커맨드를 생성한다.

또한, 상기 제 1 및 제 2 피드백 수단의 프로세싱 출력에 응답하여 적어도 두 개의 상이한 수신 경로 모두에 대해 공통 제어 신호를 인가하고 상기 적어도 두 개의 상이한 수신 경로 각각에 대해 개별적인 제어 신호를 인가하는 제어 수단이 제공될 수 있다. 이 경우, 공통 및 개별적 제어 신호는 지연 제어를 위한 업 및 다운 커맨드를 포함할 수 있다. 따라서, 제어 수단은 프로세싱 출력을 처리할 수 있고 종래의 수신기 아키텍쳐에 대한 실질적 변형없이 모든 수신 경로 및/또는 개별 수신 경로에 대한 제어 신호를 생성할 수 있다.

적어도 두 개의 상이한 수신 경로에 대해 공통적인 제 1 구성요소를 처리하는 프로세싱 단계의 프로세싱 결과에 대해 간섭 완화과정이 적용될 수 있다. 그에 따라, 간섭 완화 원리가 공통 시간 드리프트가 보상된 후 잔여 시간 드리프트에 대응하는 미분 시간 드리프트에 적용된다.

적어도 두 개의 수신 경로의 경로 세기와 제각기의 시간 드리프트를 연관시키는 계수가 평가될 수 있다. 제 1 예에 따르면, 이 평가는 경로 세기와 제각기의 시간 드리프트 간의 교차 분산(cross variances)의 결정에 기초할 수 있다. 또 다른 제 2 예에 따르면, 평가는 적어도 두 개의 수신 경로의 상이한 수신 경로 간의 관련 지연의 평가(예상되는 결합 계수)에 기초할 수 있다.

제 1 및 제 2 대역폭 간의 비율은 주변환경 상황에 따라 조정될 수 있다. 따라서, 주변환경 상황의 영향 예를 들어 주파수 오프셋, 도플러 확산 등을 고려하여 시간 동기화를 최적화 또는 미세 조정할 수 있다.

본 발명은 첨부한 도면을 참조하여 바람직한 실시예에 기초하여 보다 자세히 설명될 것이다.

도 1은 바람직한 실시예에 따른 수신기 아키텍쳐를 나타내는 도면,

도 2는 바람직한 실시예에 따른 합동의 공통 및 미분 추적 회로(joint common and differential tracking circuit)에 대한 개략적인 블록도,

도 3은 바람직한 실시에에 따른 보상 방법의 구현 예를 도시하는 도면,

도 4는 바람직할 실시예에서 사용되는 예상 결합 계수를 결정하는 프로그램 루틴에 대한 예를 나타내는 도면,

도 5는 결합 계수를 예상하는데 사용되는 β-계수의 리스트를 나타내는 도면,

도 6은 표준 전파 경우에 관련된 동기화 결과를 나타내는 개략도,

도 7은 바람직한 실시예에 따른 프로세싱 없이, 관련 지연의 1 칩에서 4경로를 포함하는, 3GPP 사양으로부터 추출되는 표준 전파 경우에 관련된 동기화 결과를 나타내는 개략도,

도 8은 고주파 오프셋의 표준 조건에서 동기화 결과를 나타내는 개략도,

도 9는 1칩 미만의 경로 간의 관련 지연의 경우에 대한 시간 추적 성능을 나타내는 도면.

이제 CDMA 신호를 수신하는 공지된 낮은 복잡성의 수신기 구조체인 UMTS 레이크 수신기와 연계하여 바람직한 실시예를 기술할 것이다. 전송된 신호의 몇몇 산란 및 반사된 복제본(replicas)을 식별하고 이들 각각에 개별적 상관기(correlator)를 할당, 즉 소위 레이크 핑거를 할당함으로써 가능한 많은 신호 전력을 수집하려 한다. 핑거 출력은 가중치가 부여되고 구조적으로 결합되어 전송된 심볼에 대한 평가치를 제공한다.

각 레이크 수신기에서의 중요한 임무는 동기화이며, 이는 각 레이크 핑거에서의 채널 유도 감쇠(channel-induced attenuation), 위상 시프트 및 경로 지연의 평가 및 보상을 의미한다. 경로 지연 평가는 통상적으로 두 개의 단계로 수행된다. 즉, 개략적인 획득 단계에서, 검출된 경로는 레이크 수신기의 다른 핑거에 할당되고, 전형적으로 이 단계에서는 칩의 1/2의 동기화 에러가 허용된다. 개략적인 획득 단계에 후속하여, 정밀한 추적이 경로 지연에 대한 핑거의 정확한 동기화를 허용한다(전형적으로, 칩의 1/8의 평균 에러가 달성될 수 있다). 많은 관심을 얻은 하나의 추적 구조체는 초기-후기 게이트 타이밍 에러 검출기이다. 디지털 보간기/디씨메이터는 칩 레이트의 정수배인 레이트로 데이터 스트림을 평가된 타이밍 순간에 생성하고, 상기 데이터 스트림은 후속하여 역다중화되고 검출 경로 및 동기화 경로에 공급되며, 후자는 전자에 대해 칩 주기의 일부분만큼 시프트된다. 이러한 타임 시프트는 흔히 초기-후기 게이트 타이밍 오프셋으로 지칭된다. 동기화 경로에 있어서, 확산 시퀀스와 심볼 레이트 샘플링과의 상관이 초기 및 후기 데이터 스트림에 대해 수행되며, 초기 스트림은 후기 스트림을 일 샘플만큼 지연시킴으로써 생성된다. 또한, 데이터 변조 및 복소 채널 페이저 영향은 정기적인 샘플(on-time sample)을 공액 복소수 재구성 파일럿 심볼(complex conjugate reconstructed pilot symbols) 또는 채널 페이저(채널 평가에 의해 제공됨)와 곱함으로써 보상된다. 후속하는 또 다른 구현에 있어서, 초기 후기 샘플은 평가된 채널 페이저가 곱해질 수도 있고 그렇지 않을 수도 있다. 이 경우, 이들 샘플이 주파수 오프셋 및 채널 평가 에러를 제거함으로써 간단히 제곱되는 경우를 고려한다. 저역 통과 필터링된 제곱된 초기 및 후기 샘플 간의 차이는 초기-후기 에러를 계산하는데 사용된다.

종래의 초기-후기 구조의 하나의 중요한 단점은 다중경로 페이딩 환경에서의 그의 감도이다. 증가하는 타이밍 지터와는 별개로, 인접 레이크 핑거로부터의 지연 평가는 그들의 지연 평가가 칩 지속기간 정도 내에 있는 경우 동일한 값에 수렴하려는 경향이 있다. 이 경우, 중앙 제어 유닛은 보다 약한 전력을 갖는 레이크 핑거를 검출 프로세스로부터 제거할 수 있다. 결과적인 비트-에러 성능은 수신기가 신호 전력 및 다이버시티를 자유롭게 하기 때문에 상당히 저하되고, 또한 나머지 핑거는 심각한 다중경로 왜곡을 겪게되는데, 그 이유는 그 핑거가 두 경로의 결과적인 엔벨로프를 추적할 것이기 때문이다. 따라서, 수신기 성능을 증가시키기 위해 개선된 구조가 필요하다.

바람직한 실시예에 따르면, 종래의 UMTS 수신기는 일 칩 정도의 관련 지연을 갖는 경로를 추적할 수 있는 능력과 관련하여 원하는 시간 분해능을 달성하면서, 또한 높은 자연 주파수 오프셋 및 잡음에 대해 원하는 정도의 내성을 보장하도록 개선된다. 이것은 두 개의 주요 구성요소에서의 시간 드리프트를 분리함으로써 달성되는데, 상기 두 개의 구성요소 중 하나는 모든 경로 또는 핑거에 대해 공통적이 고, 다른 하나는 각각의 개별적인 경로 또는 핑거에 유효하다. 따라서, 공통 에러 및 미분 에러는 분리되고, 공통 에러는 보다 높은 대역폭을 갖는 루프를 이용함으로써 처리 및 보상된다. 공통 에러는 주파수 오프셋으로 인한 대부분의 영향을 포함한다. 각 경로의 개별적인 추적 및 그에 따라 미분 에러에 전용인 루프의 대역은 보다 낮아질 수 있고 주변 환경에 맞게 조절될 수 있다. 그것은 공통 드리프트의 보정 이후의 잔여 시간 드리프트를 추적한다. 이것은 도플러 확산에 대해 개별 루프의 대역폭을 디메션닝(dimensioning)할 수 있는 확률 및 개선된 시간 분해능을 위한 간섭 완화의 원리의 적용을 허용한다.

제안된 이중 루프 지연 고정 루프(DLL)에서, 무선 링크에 속하는 모든 경로 또는 핑거에 대한 공통 커맨드(CC)를 생성하는 보다 빠른 루프(공통 루프)의 대역폭과 각 경로 또는 핑거에 대한 개별적 커맨드를 생성하는 느린 루프(미분 루프)의 대역폭 간의 비율은 주변 환경에 맞게 조절될 수 있다(주파수 오프셋 대 도플러 확산).

상기 원리는 핑거마다 비일관성 초기-후기 게이트 상관기를 구현할 수 있는 종래의 레이크 수신기 아키텍쳐에서 구현될 수 있고 표준 사양에 의해 구현되는 다른 기본 기능으로부터 요구되는 수신 신호 코드 전력(RSCP)의 측정을 제공한다. 하드웨어/또는 소프트웨어 복잡성 정도는 유사한 문제점을 갖는 다른 솔루션에 비해 매우 제한된다.

도 1은 바람직한 실시예에 따른 레이크 수신기의 개략적인 블록도이다. 수신기는 다수의 레이크 핑거(12-1 내지 12-n)를 포함하며, 각 핑거는 종래의 초기- 후기 게이트(13) 및 종래의 온-타임 프로세싱 유닛(14)을 포함하는데, 이들 모두는 제각기의 저역 통과 필터(15)가 뒤따른다. 저역 통과 필터(15)는 디지털 필터, 예를 들어 유한 임펄스 응답(FIR) 필터 또는 무한 임펄스 응답(IIR) 필터로 구현될 수 있는데, 상위 저역 통과 필터는 저역 통과 필터의 출력 값을 제곱하는 제곱 수단을 더 포함할 수 있다.

초기-후기 게이트(13)는 상위 저역 통과 필터(15)에서 필터링 및 제곱되는 에러 값(ER)을 생성한다. 온-타임 프로세싱 유닛(4)은 저역 통과 필터(15)에 또한 필터링되는 수신된 신호 전력의 RSCP 값을 생성한다. 각 레이크 핑거의 에러 값 ER 및 RSCP 값은 공통 루프 및 미분 루프를 비교하는 프로세싱 기능부 또는 유닛(16)에 제공되는데, 공통 루프는 무선 링크에 속하는 모든 레이크 핑거에 공급되는 공통 커맨드(CC)를 생성하고, 미분 루프는 제각기의 레이크 핑거에 개별적으로 공급되는 미분 커맨드(DC)를 생성한다.

도 1의 중앙에서의 점선은 특정 하드웨어 상에서 일부분으로서 구현되는 좌측 부분, 즉 레이크 수신기 부분을, 전형적인 제어기를 나타내는 우측 부분으로부터 분리한다. 좌측 부분의 특정 하드웨어는 종래의 구조를 가지며, 우측 부분의 기능부는 제어기 상에서 구현될 수 있다. 따라서, 프로세싱 유닛(16)에 의해 수행되는 프로세싱 기능은 프로세싱 유닛(16)의 메모리에 저장된 소프트웨어 루틴에 의해 제어될 수 있고 또는 프로세싱 기능에 따라 디지털 신호 프로세싱을 수행하는 하드웨어 구조로서 구현될 수 있다.

도 2는 도 1의 레이크 수신기에서 수행되는 추적 절차에 대한 개략적인 블록 도이다. 샘플링 제어기 기능과 RSCP 및 에러 계산 기능을 갖는 레이크 수신기 부분(40)은 제각기의 레이크 핑거에서 추적 에러 또는 시간 드리프트에 대응하는 에러 값(Err-1 내지 Err-n)을 생성하고, 미분 추적 및 간섭 완화를 수행하도록 구성된 제 1 피드백 기능부 또는 유닛(30)에 공급되는 대응 RSCP 값(RSCP-1 내지 RSCP-n)을 생성한다. 미분 피드백 유닛(30)은 느린 미분 루프(SDL)를 통해 커맨드 결합 기능부(10)에 공급되는 커맨드 신호를 생성한다. 또한, 레이크 핑거의 출력 에러(Err-1 내지 Err-n) 및 대응 RSCP 값(RSCP-1 내지 RSCP-n)은 빠른 공통 루프(FCL)를 통해 커맨드 결합 유닛(10)에 공급되는 출력 커맨드를 생성하는 공통 추적용 공통 피드백 기능부 또는 유닛(20)에 공급된다. 커맨드 결합 유닛(10)에서, 미분 피드백 유닛(30) 및 공통 피드백 유닛(20)에 의해 생성된 커맨드는 결합되어 레이크 수신기 유닛(40)에 제공되어 이중 피드백 루프를 폐쇄하고 시간 동기화를 위해 합동의 공통 및 미분 추적을 가능하게 한다.

바람직한 실시예의 기본 측면은 잔여 주파수 오프셋에 의한 시간 드리프트와 노드 B에 대한 UE의 이동으로 인한 시간 드리프트는 서로 다른 특성을 가진다는 것이다. 주어진 무선 링크, 즉 노드 B와 UE 간의 물리적 접속에 대한 잔여 주파수 오프셋의 결과로서, 무선 링크에 속하는 모든 경로 내의 시간 드리프트는 기본적으로 동일하고, 이 구성요소로 인한 경로 간의 관련 지연은 실질적으로 변경되지 않는다. 관련 이동으로 인한 시간 드리프트는 각 경로마다 상이한데, 그 이유는 시간 드리프트는 도착 방향 및 이동 속도에 의존하기 때문이다. 상이한 특성은 접속 또는 무선 링크에 대해 예측되는 최대 속도 및 최대 주파수 오프셋에 대해 주어진 요건에 의해 시작되는 변화 비율에 대해서도 유도될 수 있다. 이들 차이점에 기초하여, 도 2의 구조는 시간 추적에 대해 유도되었다. 기본적으로, 동일한 무선 링크에 속하는 경로에 대한 공통 드리프트 추적이 수행되어 주어진 무선 경로에 속하는 모든 경로(즉, 레이크 핑거)에 대해 공통적인 시간 드리프트, 즉 주파수 오프셋 드리프트를 평가하고 보상한다. 또 다른 미분 루프 또는 미분 드리프트 추적이 적용되어 공통 루프에 의해 보상될 수 없는 개별적인 시간 드리프트를 평가 및 보상한다. 간섭 완화 프로세싱이 적용되어 미분 피드백 유닛(30) 내의 미분 루프에 의해 처리되는 에러를 필터링하며, 이는 이 루프가 동작하는데 필요한 보다 작은 대역폭을 통해 가능하다.

미분 피드백 유닛(30)에 대한 적분 길이, 즉 그의 대역폭은 주파수 오프셋을 고려하지는 않지만 채널 코히어런스 시간은 고려하는데, 상기 채널 코히어런스 시간은 속도의 역수에 직접 비례하고 시간 드리프트에 역비례한다. 따라서, 추적 기법은 도플러 대역폭과 함께 이용되는 경우 일반화될 수 있으며, 이는 이하에서 설명된다.

공통 피드백 유닛(20)은 레이크 수신기에 대한 비-일관성 추적 기법에 기반을 두고 있으며, 이는 예를 들어 "A non-coherent tracking scheme for the Rake Receiver that can cope with unresolvable multi-path", V. Aue, G.Fettweis, IEEE, 1999에 개시되어 있다.

바람직한 실시예에 따르면, 상기 종래의 비-코히어런트 추적 기법의 기본 제약, 예를 들어 상이한 경로의 시간적 "등거리"와, 경로의 관련 지연이 변경되지 않 는다는 사실은 제거되었다. 또한, 이후에 설명될 것이지만, 바람직한 실시예에서 공동 에러에 대해 고려되는 공식은 다르다.

도 2에 따른 바람직한 실시예의 구조에 의한 장점은 후속하는 방정식에서 주어진 바와 같이, 채널 코히어런스 시간과 도플러 대역폭 간의 관계로부터 시작하여 도출될 수 있다.

후속하는 방정식에서 표현되는 바와 같이, 도플러 대역폭 B_D는 UE와 노드 B 간의 상대적 속도에 비례하고 수신된 신호의 파장(λ)에 역비례한다.

UE와 노드 B 간의 상대적 움직임 또는 이동의 경우, UE와 노드 B 간의 전파 경로의 길이의 변화로 인한 경로 지연의 드리프트가 발생한다. 수신기가 보상할 수 있는 최대 드리프트 TR에 대응하는 거리(D)는 다음과 같이 주어진다.

수신기측에 허용되는 해결책은 샘플링 레이트와 링크되는데, 이 레이트는 전형적으로 전송 대역폭 또는 WCDMA 변조를 채택하는 시스템에 대한 칩 레이트의 역수의 배수이다.

커맨드를 생성하기 전에 수신기가 동기화 에러를 처리하는데 이용가능한 시간인 적분 시간은 아래와 같이 유도될 수 있다.

방정식(2)을 사용하여, 후속하는 방정식이 얻어질 수 있다. 즉,

방정식(1)으로부터, 다음이 얻어질 수 있다. 즉,

오직 상대적 속도에 의한 시간 드리프트의 존재시, 채널 코히어런스 시간에 비례하는 적분 시간을 선택할 수 있는 가능성이 있음을 알 수 있다. 적분 시간이 주파수 오프셋 의해 상위 경계가 주어지는 경우, 이러한 가능성은 보장되지 않는다. 이하에서 설명되는 바와 같이, 이 특성은 종래의 초기-후기 게이트(13)에 의해 반환되는 에러의 프로세싱에, 추가적인 낮은 복잡성의 간섭 상쇄 방법을 제공하며, 그런 다음 시간 분해능을 증가시키는데 사용될 수 있다.

고속 공통 루프 FCL의 임무는, 각 경로에 대한 잔여 드리프트가 저속 미분 루프 SDL에 의해 효율적으로 처리될 바람직한 통계 특성을 가지도록, 경로 그룹에 공통인 시간 드리프트의 구성요소를 추적하는 것이다. 공통 루프 추적에 대한 가능한 방식 중 하나의 특성을 유도하기 위해, 경로 지연은 △τ_i만큼 드리프트되고, 공통 드리프트 △τ_C는 보상될 수 있고 모든 경로에 대해 동일한 것으로 가정한다.

최대 비율 결합을 이용하는 수신기에서, 불완전한 동기화로 인한 손실은 완전한 동기화에서의 총 신호 전력(결합 이후)과 결합 이후 이용가능하며 동기화 에러를 포함하는 신호 전력 간의 차이로서 표현될 수 있으며, 공통 루프를 구동하는 에러에 대한 후속 형식이 유도될 수 있다.

이 방정식(6)은, 공통 루프에 대한 최적의 에러는 각 레이크 핑거에서 측정된 초기-후기(비-코히어런트) 에러 Ei의 합을 나타내며, ch_i는 경로(i)에 대한 채널 페이저를 나타낸다.

이하에서, 개별 경로의 추적은 공통 드리프트가 고속 공통 루프 FCL에 의해 보상되면 각 단일 경로의 드리프트를 추적하는 수단으로서 설명된다. 이들 에러는 매우 느리게 변화하며 그들의 검출에 있어서 적분 간격은 채널 코히어런스 시간에 비례하는 것으로 가정할 수 있다. 이 가정에 있어서, 경로 세기와 에러 간의 의존성을 표현하는 후속하는 방정식이 유도될 수 있다.

E_{i ,M}은 측정된 에러의 평균 값을 나타내고, E_{i ,T}는 실제 에러(true error)의 평균 값을 나타내며, β_i,j는 경로 간의 상대적 지연에 의존하는 계수를 나타내고, R_j는 주어진 경로의 세기의 평균 값을 나타낸다. 주어진 간격에서 방정식(7)의 에러 및 경로 세기의 측정치를 이용하면, 이 방정식(7)은 E_{i ,M}으로부터 E_{i ,T}를 유도하는데 사용될 있으며 동기화 에러에 대해 다른 경로에 의해 야기되는 간섭을 이 에러 그 자체에 기초하여 다음 샘플링 포인트를 계산하기 전에 제거한다.

방정식(7)은 후속하는 방정식을 유도하는데 사용될 수 있다.

Cross는 에러와 경로 세기 간의 교차 공분산을 나타내고, Var는 분산을 나타낸다. 에러 및 경로 세기에 대한 소문자는 채널 코히어런스 시간보다 작은 간격에서 계산된 순간적인 양 또는 평균 값을 나타낸다. 한편, 방정식(8)에서 함축된 통계는 채널 코히어런스 시간보다 큰 간격에서 추출된다.

에러 및 경로 세기의 평균값 간의 의존성을 나타내는 계수(β₁₁,β₁₂...)가 다음과 같이 주어진다.

t⁺ _s1,t^- _s1는 제 1 경로에 대한 후기 및 초기 샘플의 초기 및 후기 샘플링 시간이고,

는 경로 1 및 2에 대한 평가된 지연이다. 방정식(9)은 샘플링 조건이 양호한 경우 실제 지연의 근사치로서 사용될 수 있는 평가된 지연에 관한 것이다. 경로 지연에 대해 사용되는 값은 이전 단계에서의 평가된 지연이며, 현재 지연에 대한 예상치로서 사용된다. 이것은 동기화 에러가 제로라는 가정과 등가이다.

예상되는 계수만이 고려되는, 복잡성이 낮은 보상 또는 추적 절차의 구현이 고려될 수 있다. 이 축소된 솔루션은 측정된 상관을 또한 사용하는 솔루션보다 덜 강하다. 그러나, UMTS에 대해 주어진 테스트 조건에서 수행된 링크 레벨 시뮬레이션은, 그것은 여전히 매우 양호한 성능을 제공하며, 따라서 제안된 프로시저에 대 해 복잡성이 감소된 변형 프로시저를 나타낼 수 있다.

이하의 설명에서, 이들 두 평가에 대한 신뢰성에 기초하여 예상 계수 및 측정 계수를 병합하는 가능한 프로시저가 기술된다.

지금까지는, 주어진 경로에 대해 측정된 경로 세기와 에러 간의 결합 계수를 결정하는 두 개의 방식을 기술하였다. β^P _i,j가 예상되는 계수이고 β^M _{i ,j}가 측정된 계수인 경우, 이 둘을 병합하여 β_i,j에 대한 최상의 평가를 얻기 위한 최적의 방법은 예상된 계수 및 측정된 계수의 제각기의 분산을 고려하여 유도될 수 있다. 측정된 계수에 대한 변수의 계산만을 필요로 하는 부분적 최적의 방식은 이하에서 주어진다.

방정식(8)에서 교차 상관 항은 예를 들어 IIR 필터를 이용하여 RSCP 값과 에러 간의 적(product)을 필터링함으로써 계산 또는 결정될 수 있다. 이 연산을 수행함으로써, 필터의 출력의 변형이 평가될 수 있다.

가 β^M _{i ,j}의 분산을 나타내는 것으로 가정하면, 다음의 2개의 계수가 정의될 수 있다.

이 때, 계수(β_i,j)는 다음의 방정식에 의해 얻어질 수 있다.

개선된 성능의 프로시저는 인접 경로로 인한 경로 세기에 대한 영향을 고려함으로써 유도될 수 있다. 이들 영향은 시간 분해능이 1 칩보다 낮은 경우 중요할 수 있다. 이 경우, RSCP와 에러 간의 교차 상관 외에, 상이한 경로의 RSCP 간의 교차 상관 항은 중요할 수 있고, 그들을 무시하면, 에러가 관련된다.

도 3은 도 1의 프로세싱 유닛(16)을 제어하는 소프트웨어 루틴에 대한 기본적인 동작 및 제각기의 예를 포함하는 제안된 보상 또는 추적 프로시저에 대한 개략적인 흐름도이다.

단계(S101)에서, 에러 값(Err[i]) 및 RSCP 값(Rscp[i])이 전송 채널의 각 슬롯마다 결정된다. 얻어진 에러 및 RSCP 값은 공통 루프 단계(102)에서 처리되며, 이 단계에서, 공통 에러(Err_C) 및 공통 RSCP 값(RSCP_C)은 모든 레이크 핑거를 걸친 절대 값을 합산함으로써 얻어진다. 그런 다음, 공통 커맨드(Command_C)가 생성되고, 이 커맨드는 공통 에러(Err_C)의 부호, 즉 업 커맨드 또는 다운 커맨드에 대응한다. 이 공통 커맨드는 단계(S103)에서 도 1의 모든 레이크 핑거(12-1 내지 12-n)에 공급된다. 그런 다음, 미분 루프 단계(104)가 수행되고, 이 단계에서 개별적 또는 미분 에러(Err_acc_filt[j])가 각 레이크 핑거에 대해 계산되고 단계(105)에서 이들 에러의 부호에 기초하여, 개별적 레이크 핑거에 대한 미분 커맨드(즉, 업 커맨드 또는 다운 커맨드)가 결정되며 개별적 레이크 핑거(12-1 내지 12-n)에 공급된다. 도 3에서, Rscp[I]는 핑거(i)의 RSCP 값을 나타내고, Err[i]는 핑거(i)의 에러 값을 나타내며, N_frame_C는 공통 루프에 대한 프레임의 수를 나타내고, N_frame_:I:는 미분 루프에 대한 프레임의 수를 나타낸다.

도 4는 각 경로에 대한 결합 계수로서 예상 결합 계수(B(i,j,RL))를 결정하는 소프트웨어 루틴의 실시예를 나타내는데, RL은 무선 링크를 나타내고 핑거[RL]는 무선 링크에 할당된 각 핑거에 대한 식별자를 나타낸다.

도 5는 결합 계수의 상기 예상에 사용될 수 있는 베타 값의 테이블을 나타낸다.

요약하면, 공통 루프를 구동하는데 공동 에러가 유도된다. 이러한 에러의 특성으로부터, 채널 변화로 인한 단기간 영향은 채널 코히어런스 시간에 비해 짧은 간격에서 에러가 계산되는 경우에도 보이지 않게 된다. 따라서, 공통 루프는 미분 루프보다는 높은 대역폭에 대해 동작할 수 있다. 공통 드리프트의 평가를 유도하기 위해 보다 개량된 방법이 적용될 수 있고, 바람직한 실시예에서 유도된 하나의 방법은 복잡성과 성능 사이에서 양호한 타협을 나타낸다. 미분 루프에 의해 처리되는 잔여 에러와 관련하여, 주어진 경로에 대해 측정된 초기-후기 에러와 인접 경로의 전력 간의 선형 의존성이 방정식(7)에서 나타낸 바와 같이 고려될 수 있다. 이 관계식은 측정에 대해 고려되는 간격이 노드(B)에 대한 UE의 속도에 의존하는 채널 일관성 시간에 비해 큰 경우에 유지된다.

경로 세기를 각 경로에 대해 측정된 에러에 연관시키는 계수를 평가하는 두 가지 방식이 제공된다. 첫 번째 방식은 경로 세기와 (측정된) 에러 간의 교차 분산의 온라인 계산에 기초하고, 두 번째 방식에서는, 이 의존관계의 계수가 경로 간의 평가된 상대 지연에 의해 계산된다(예상되는 교차 상관 계수). 또한, 측정된 및 예상된 교차 상관을 병합하고, 인접 경로의 영향으로 인한 각 경로에 대해 계산 된 에러 항을 필터링하는 방식이 제공된다. 복잡성을 줄이기 위해 타협이 가능하며, 이 경우 예상 계수만이 사용되며, 상기 타협은 제안된 절차의 구현을 위한 제 1 단계로서 고려된다. 또한, 절차가 기초로 하는 몇몇 파라미터의 온라인 적응을 위한 기준이 설명되며, 이 기준은 추적 응답 시간 대 분해능을 최적화하기 위해 전파 상황을 고려할 수 있다. 개별적 경로를 추적하기 위해 수행된 측정은 공통 추적 루프가 기초로 하는 평가를 정제(refine)하는데 사용될 수 있다. 즉, 매우 인접한 경로의 경우, 방정식(6)에 의해 주어지는 공통 에러의 표현은 바이어스되고, 이 바이어스는 매우 느리게 변화하고 개별 루프에 의해 처리되는 β_i,j 계수 및 각 경로의 RSCP를 고려함으로써 제거될 수 있다. 보다 세기가 강한 경로에 대한 주파수 오프셋의 영향을 주로 추적하는 공통 루프 출력이 사용되어 주파수 오프셋 평가 그 자체를 정제할 수 있으며, 이 정제는 공통 드리프트와 관련이 있으며 또한 수신기의 별도의 유닛에서 수행된다. 복잡성을 증가시킴으로써 절차의 성능을 증가시킬 수 있는데, 증가된 성능은 일 칩보다 작은 상대 지연을 갖는 경로를 추적할 수 있는 능력의 증가를 의도한다. 보다 간단한 형태에 있어서도, 절차는 일 칩보다 작은 상대 지연, 예를 들어 0.8 칩의 상대 지연을 갖는 경로들을 별개로 추적할 수 있다.

도 6은 지연 대 프레임을 나타내며, 1 칩 차이가 나는 4개의 경로에 대응하는, 3GPP(3rd Generation Partnership Project)의 특정 전파 경우 번호 3에서의 결과를 추적하는 것과 관련된 다이아그램을 나타낸다. 시작점에서, 두 개의 가장 강 한 경로에 대해 동기화 에러가 존재한다. 강한 경로에 대한 이러한 동기화 에러는 공통 루프에 의해 고속으로 추적된다. 그런 다음, 미분 루프는 대략 프레임 번호 30으로부터 시작하여 정렬이 이루어지는 방식으로 경로 번호 3 및 4의 타이밍을 보정한다(저속 보정). 공통 루프 상에서의 그 지점으로부터, 시뮬레이션에서 700 Hz와 동일한 것으로 가정되는 자연 주파수 오프셋으로 인한 공통 드리프트를 추적한다.

도 7은 바람직한 실시예의 경로 프로세싱 없이, 종래의 초기-후기 게이트를 통해 얻어지는 동일한 성능을 도시한다. 도 7로부터 알 수 있는 바와 같이, 경로 번호 1 및 2와 경로 번호 3 및 4는 제각각 50 및 70 프레임 이후 서로 하나로 붕괴된다. 이것은 종래의 기법의 시간 분해능은 충분하지 않음을 나타낸다.

도 8은 3.500 Hz의 매우 높은 주파수 오프셋에서의 성능을 나타내는 유사한 다이아그램을 나타낸다. DLL은 여전히 추적할 수 있고 심지어 초기 동기화 에러로부터 복구될 수 있다.

끝으로, 도 9는 1 칩보다 근접한, 예를 들어 0.8 칩의 경로를 추적하는 제안된 추적 또는 보상 절차의 능력을 도시한다.

본 발명은 상술한 실시예에 제한되지 않으며, 다중경로 상황에 적합한 수신기에서 시간 드리프트를 보상 또는 추적하는 임의의 추적 또는 보상 절차에 적용될 수 있다. 따라서, 바람직한 실시예는 첨부한 청구항의 범주 내에서 변경될 수 있다.

상술한 바람직한 실시예는 본 발명을 제한하기 보다는 본 발명을 예시하며, 당업자라면 종속항에 정의된 본 발명의 범주를 벗어나지 않고서 다수의 또 다른 실시예를 설계할 수 있을 것이다. 청구항에서, 괄호 안의 임의의 참조 부호는 청구항을 제한하는 것으로 해석되어서는 안된다. "포함하는" 등의 표현은 임의의 청구항 또는 명세서 전체에 기재된 것 이외의 요소 또는 단계의 존재를 배제하는 것은 아니다. 한 요소에 대한 단일 참조가 그러한 요소의 복수 참조를 배제하는 것은 아니며, 그 반대 또한 마찬가지이다. 소정의 수단이 서로 다른 종속항에 기재되어 있다 해도, 이것이 이들 수단의 조합이 사용될 수 없다는 것을 의미하는 것은 아니다.

Claims (15)

1. 다중 경로 수신기 환경에서 시간 드리프트를 보상하는 보상 회로에 있어서,

   상기 시간 드리프트의 제 1 성분을 보다 높은 대역폭에서 처리하도록 구성된 제 1 피드백 수단(20)- 상기 제 1 성분은 공통적이며 무선 링크에 속하는 모든 경로에 영향을 줄 수 있음 -과,

   상기 시간 드리프트의 제 2 성분을 보다 낮은 대역폭에서 처리하도록 구성된 제 2 피드백 수단(30)- 상기 제 2 성분은 상기 무선 링크에 속하는 상기 경로의 각각의 개별 경로에 제각각 유효함 -을

   포함하는 보상 회로.
2. 제 1 항에 있어서,

   상기 시간 드리프트는 적어도 하나의 인코히어런트 초기-후기 게이트(incoherent early-late gate)(13)로부터 얻어지는 보상 회로.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 적어도 두 개의 수신 경로는 레이크 수신기(40)의 제각기의 핑거(12-1 내지 12-n)를 포함하는 보상 회로.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

   상기 제 1 및 제 2 피드백 수단(20,30)은 이중 루프 지연 고정 루프에 제공되는 보상 회로.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   수신 경로의 그룹들- 각 그룹은 무선 링크에 속함 -에 공통 제어 신호를 인가하고, 상기 제 1 및 제 2 피드백 수단(20,30)의 프로세싱 출력에 응답하여 개별 제어 신호를 개별 경로에 인가하는 제어 수단(10)을 더 포함하는 보상 회로.
6. 제 5 항에 있어서,

   상기 공통 및 개별 제어 신호는 지연 제어를 위한 업 및 다운 커맨드를 포함하는 보상 회로.
7. 다중 경로 환경에 적합한 수신기에서 시간 드리프트를 보상하는 방법에 있어서,

   적어도 하나의 경로 그룹에 공통인 제 1 성분과 적어도 두 개의 수신 경로의 상기 적어도 하나의 그룹의 각 개별 경로에 대해 유효한 제 2 성분으로 상기 시간 드리프트를 분리하는 단계와,

   제 1 피드백 수단(20)을 이용하여 제 1 대역폭으로 상기 제 1 성분을 처리하는 단계와,

   제 2 피드백 수단(30)을 이용하여 제 2 대역폭으로 상기 제 2 성분을 처리하는 단계와,

   상기 제 1 대역폭을 상기 제 2 대역폭보다 높은 값으로 설정하는 단계를

   포함하는 보상 방법.
8. 제 7 항에 있어서,

   초기-후기 에러 결정 단계로부터 상기 시간 드리프트를 유도하는 단계를 더 포함하는 보상 방법.
9. 제 7 항 또는 제 8 항에 있어서,

   상기 처리 단계(b)의 처리 결과에 간섭 완화과정을 적용하는 단계를 더 포함하는 보상 방법.
10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,

    경로 세기와 경로 에러를 연관짓는 계수를 평가하는 단계를 더 포함하는 보상 방법.
11. 제 10 항에 있어서,

    상기 평가는 상기 경로 세기와 경로 에러 간의 교차 분산의 결정에 기초하는 보상 방법.
12. 제 10 항에 있어서,

    상기 평가는 상기 적어도 두 개의 수신 경로의 상이한 경로 간의 상대 지연의 평가에 기초하는 보상 방법.
13. 제 7 항 내지 제 12 항 중 어느 한 항에 있어서,

    상기 제 1 및 제 2 대역폭 간의 비율을 주변 환경(environmental conditions)에 적응시키는 단계를 더 포함하는 보상 방법.
14. 프로세서 장치를 제어하도록 구성된 코드 수단을 포함하는 컴퓨터 프로그램 제품에 있어서,

    상기 컴퓨터 프로그램 제품이 상기 프로세서 장치의 메모리에 로딩되는 경우 상기 코드 수단은 상기 프로세서 장치로 하여금 제 7 항 내지 제 13 항 중 어느 항의 방법을 수행하도록 제어하는

    컴퓨터 프로그램 제품.
15. 제 14 항에 있어서,

    상기 컴퓨터 프로그램 제품은 컴퓨터 판독가능 저장 매체를 포함하는 컴퓨터 프로그램 제품.

Images