KR20070091827A - Apparatus for testing integrated circuits chips - Google Patents
Apparatus for testing integrated circuits chips Download PDFInfo
- Publication number
- KR20070091827A KR20070091827A KR1020060021442A KR20060021442A KR20070091827A KR 20070091827 A KR20070091827 A KR 20070091827A KR 1020060021442 A KR1020060021442 A KR 1020060021442A KR 20060021442 A KR20060021442 A KR 20060021442A KR 20070091827 A KR20070091827 A KR 20070091827A
- Authority
- KR
- South Korea
- Prior art keywords
- probe card
- integrated circuit
- wafer
- circuit chip
- screws
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 집적회로 칩 검사장치의 구성을 개략적으로 도시한 평면도이다.1 is a plan view schematically showing the configuration of an integrated circuit chip inspection apparatus according to an embodiment of the present invention.
도 2는 도 1에 도시된 직접회로 칩 검사장치를 상부에서 도시한 평면도이다.FIG. 2 is a plan view of the integrated circuit chip inspecting apparatus illustrated in FIG. 1 from above.
도 3은 본 발명의 다른 실시예에 따른 집적회로 칩 검사장치의 구성을 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a configuration of an integrated circuit chip inspection apparatus according to another exemplary embodiment of the present disclosure.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 집적회로 칩 검사장치 144 : 프로브 카드100: integrated circuit chip inspection device 144: probe card
110 : 하우징 146 : 프로브침110
120 : 지지부재 150 : 조절 부재120: support member 150: adjustment member
130 : 구동부 152 : 스크류130: drive unit 152: screw
140 : 테스터부 154 : 고정 부재140: tester 154: fixing member
142 : 테스트 헤드142: test head
본 발명은 집적회로 칩의 검사 장치에 관한 것으로, 더 상세하게는 집적회로 칩의 전기적 특성을 검사하는 장치에 관한 것이다.The present invention relates to an apparatus for inspecting an integrated circuit chip, and more particularly, to an apparatus for inspecting electrical characteristics of an integrated circuit chip.
일반적으로 반도체 제품을 생산하기 위해서는 순수 실리콘웨이퍼를 제조하는 과정, 순수 실리콘웨이퍼에 복수개의 반도체 칩들을 형성하는 과정, 반도체 칩의 양부를 판별하는 반도체 칩의 전기적 특성 검사(Electrical Die Sorting)과정, 양품 반도체 칩을 패키징하는 과정, 그리고 패키징된 반도체 칩을 최종 테스트하는 등 일련의 반도체 제조 공정을 필요로 한다.Generally, in order to manufacture semiconductor products, a process of manufacturing pure silicon wafers, forming a plurality of semiconductor chips on pure silicon wafers, an electrical die sorting process of semiconductor chips for determining the quality of semiconductor chips, and good products A series of semiconductor manufacturing processes are required, including the packaging of semiconductor chips and the final testing of the packaged semiconductor chips.
전기적 특성 검사 공정을 통하여 불량으로 판별된 칩들 중 리페어가 가능한 칩은 재생시키거나 어셈블리 공정을 수행하기 이전에 제거된다. 따라서 전기적 특성 검사 공정은 어셈블리 공정에서 조립비용을 절감시키고, 반도체 칩 제조 공정의 수율을 향상시키는 중요한 공정 중 하나이다.The repairable chips among the chips determined to be defective through the electrical property inspection process are removed before the regeneration or assembly process is performed. Therefore, the electrical property inspection process is one of the important processes to reduce the assembly cost in the assembly process, and improve the yield of the semiconductor chip manufacturing process.
일반적인 직접회로 칩 검사장치는 내부에 검사를 수행하는 공간을 가지는 하우징, 하우징 내부 하측에 설치되어 웨이퍼를 지지하는 지지부재, 그리고 하우징 내부 상측에서 상기 지지부재와 대향되도록 설치되어 공정시 지지부재에 안착된 웨이퍼에 형성된 집적회로 칩의 전기적 특성을 검사하는 프로브 카드를 가진다. A general integrated circuit chip inspection apparatus has a housing having a space for inspecting therein, a support member installed at a lower side of the housing to support a wafer, and installed to face the support member at an upper side of the housing to be seated on the support member during the process. And a probe card for inspecting electrical characteristics of the integrated circuit chip formed on the wafer.
상기와 같은 구성을 가지는 집적회로 칩 검사장치는 공정 진행시 하우징 내부로 소정의 패턴이 형성된 웨이퍼가 반입되어 지지부재에 안착된다. 웨이퍼가 지지부재에 안착되면, 지지부재는 프로브 카드의 프로브 침에 웨이퍼가 접촉하도록 웨이퍼를 상승시킨다. 그리고, 프로브 카드는 웨이퍼에 형성된 각각의 집적회로 칩들의 전기적 특성을 순차적으로 검사하고, 검사가 완료되면 웨이퍼를 하우징 외부 로 반출하여 검사 공정을 완료한다.In the integrated circuit chip inspection apparatus having the above configuration, a wafer in which a predetermined pattern is formed is loaded into the housing during the process and is mounted on the support member. When the wafer is seated on the support member, the support member raises the wafer so that the wafer contacts the probe needle of the probe card. In addition, the probe card sequentially inspects the electrical characteristics of each integrated circuit chip formed on the wafer, and when the inspection is completed, the probe card is taken out of the housing to complete the inspection process.
그러나, 일반적인 집적회로 칩 검사장치는 검사 공정 진행시 프로브 카드의 위치가 흐트러지면, 웨이퍼에 형성된 패턴의 전기적 특성의 검사를 정밀하게 수행할 수 없어 검사 공정의 불량이 발생된다. 따라서, 작업자는 프로브 카드의 수평 및 높이(이하 '위치'라고 한다)를 조정하는 유지 보수를 수행하여야하나, 집적회로 칩 검사장치에는 프로브 카드의 위치를 조절할 수 있는 수단이 제공되어 있지 않았다. 따라서, 작업자는 프로브 카드의 일부 구성을 해체 및 분리한 후 다시 프로브 카드의 설치를 정밀하게 수행할 수밖에 없어 작업자의 부담이 크고 프로브 카드 위치 조정에 많은 시간이 소모되어 반도체 생산 효율을 저하한다.However, in a general integrated circuit chip inspection apparatus, if the position of the probe card is disturbed during the inspection process, the inspection of the electrical characteristics of the pattern formed on the wafer cannot be performed accurately, resulting in a defect of the inspection process. Therefore, the operator must perform maintenance to adjust the horizontal and the height of the probe card (hereinafter referred to as 'position'), but the integrated circuit chip inspection device was not provided with a means for adjusting the position of the probe card. Therefore, the operator is forced to disassemble and remove some components of the probe card, and then again install the probe card precisely, thus burdening the operator and consuming much time for adjusting the position of the probe card, thereby lowering the semiconductor production efficiency.
상술한 문제점을 해결하기 위한 본 발명의 목적은 웨이퍼에 형성된 패턴의 전기적 특성을 검사하는 프로브 카드의 위치 조절이 가능한 집적회로 칩 검사장치를 제공함에 있다.An object of the present invention for solving the above problems is to provide an integrated circuit chip inspection apparatus capable of adjusting the position of the probe card for inspecting the electrical characteristics of the pattern formed on the wafer.
상기 목적을 달성하기 위한 본 발명에 따른 집적회로 칩 검사장치는 웨이퍼에 형성된 집적회로 칩의 전기적 특성을 검사하는 프로브 카드, 상부에 상기 프로브 카드가 장착되는 장착부가 형성되는, 그리고 내부에 상기 검사를 수행하는 공간을 가지는 하우징, 그리고 상기 프로브 카드의 수평 또는 높이 중 적어도 어느 하나를 조절하는 조절 부재를 포함한다.The integrated circuit chip inspection apparatus according to the present invention for achieving the above object is a probe card for inspecting the electrical characteristics of the integrated circuit chip formed on the wafer, the mounting portion is mounted on the top is formed, and the inspection therein It includes a housing having a space to perform, and an adjusting member for adjusting at least one of the horizontal or the height of the probe card.
본 발명의 일 실시예에 따르면, 상기 조절 부재는 상기 장착부에 회전가능하 도록 설치되는 복수의 스크류들을 구비하고, 상기 프로브 카드의 가장자리에는 상기 스크류들이 삽입되고, 상기 스크류들의 회전에 의해 상기 프로브 카드가 상하이동되도록 하는 홀이 형성된다.According to one embodiment of the invention, the adjusting member has a plurality of screws rotatably installed in the mounting portion, the screws are inserted into the edge of the probe card, the probe card by the rotation of the screws A hole is formed so that is moved.
본 발명의 다른 실시예에 따르면, 상기 조절 부재는 상기 프로브 카드의 가장자리 일부를 상하로 관통되도록 상기 장착부에 고정설치되어 상기 프로브 카드의 상하 이동을 안내하는 복수의 스크류들과, 상기 스크류들 각각에 제공되어, 상기 프로브 카드를 상기 스크류들에 고정시키는 고정 부재를 포함하는 것을 특징으로 하는 집적회로 칩 검사장치.According to another embodiment of the present invention, the adjusting member is fixed to the mounting portion so as to penetrate up and down a portion of the edge of the probe card and a plurality of screws for guiding the vertical movement of the probe card, and each of the screws And a fixing member for fixing the probe card to the screws.
본 발명의 실시예에 따르면, 상기 조절 부재는 상기 프로브 카드의 중심을 기준으로 환형의 배치로 제공된다.According to an embodiment of the invention, the adjustment member is provided in an annular arrangement with respect to the center of the probe card.
이하, 본 발명의 실시예를 첨부된 도면 도 1 및 도 2를 참조하면서 보다 상세히 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.Hereinafter, embodiments of the present invention will be described in more detail with reference to FIGS. 1 and 2. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. This embodiment is provided to more completely explain the present invention to those skilled in the art. Therefore, the shape of the elements in the drawings are exaggerated to emphasize a clearer description.
(실시예)(Example)
도 1은 본 발명의 일 실시예에 따른 직접회로 칩 검사장치의 구성을 개략적으로 도시한 평면도이고, 도 2는 도 1에 도시된 직접회로 칩 검사장치를 상부에서 도시한 평면도이다.1 is a plan view schematically showing the configuration of an integrated circuit chip test apparatus according to an embodiment of the present invention, Figure 2 is a plan view showing the integrated circuit chip test apparatus shown in FIG.
도 1 및 도 2를 참조하면, 본 발명에 따른 집적회로 칩 검사장치(100)는 하우징(110), 지지부재(120), 구동부(130), 테스터부(140), 그리고 조절부재(150)를 가진다. 하우징(110)은 내부에 웨이퍼에 형성된 패턴의 전기적 특성을 검사하는 공정을 수행하는 공간을 가진다. 하우징(110)의 상부 일부는 개방되며, 개방된 상부에는 후술할 테스터부(140)가 설치된다.1 and 2, the integrated circuit chip inspection apparatus 100 according to the present invention may include a
하우징(110)은 웨이퍼(W)의 이송을 수행하는 웨이퍼 이송챔버(미도시됨)와 인접하게 설치된다. 상기 웨이퍼 이송챔버와 인접한 하우징(110)의 일측에는 웨이퍼 출입구(112)가 형성된다. 웨이퍼(W)는 공정시 웨이퍼 출입구(112)를 통해 하우징(110)으로/으로부터 반입 및 반출이 이루어진다. 웨이퍼 출입구(112)는 게이트 밸브(gate valve)와 같은 개폐 부재(미도시됨)에 의해 개폐된다.The
하우징(110)의 개방된 상부에는 테스터부(140)가 장착되는 장착부(114)가 제공된다. 장착부(114)는 테스터부(140), 특히 후술할 프로브 카드(144)가 하우징(110)에 설치되기 위해 하우징(110)에 제공되는 부분이다. 또한, 장착부(114)에는 프로브 카드(144)의 수평 및 높이(이하 '위치'라고 한다)를 조절하는 조절부재(150)의 스크류(152)가 고정설치된다. 조절부재(150)에 대한 상세한 설명은 후술하겠다.An open upper portion of the
하우징(110)에는 하우징(110) 내 오염물질을 지속적으로 배출하는 배출부재(미도시됨)가 제공된다. 배출부재는 공정시 하우징(110)에 수용된 웨이퍼(W) 표면이 파티클과 같은 오염물질에 의해 오염되는 것을 방지한다. 배출부재로는 진공 펌프 가 설치되는 배기 라인(exhaust line)이 사용될 수 있다.The
여기서, 하우징(11)의 내부에는 검사 위치(a) 및 정렬 위치(b)를 갖는다. 검사위치(a)는 웨이퍼(W)에 형성된 집적회로 칩의 일부가 테스터부(140)의 프로브침(146)과 접촉할 수 있는 지지부재(120)의 위치이다. 그리고, 정렬 위치(b)는 검사위치(a)로 지지부재(120)가 이동되기 전 지지부재(120)의 위치이다. 하우징(110) 내부 일측에는 지지부재(120)의 정렬상태를 감지하는 감지부재(미도시됨)가 구비될 수 있다. 감지부재로는 광센서가 사용될 수 있다.Here, the housing 11 has an inspection position a and an alignment position b. The inspection position (a) is a position of the
지지부재(120)는 하우징(110)의 내부 하측에 설치된다. 지지부재(120)는 구동부(130)에 의해 수평 및 수직이동, 그리고 회전운동이 가능하도록 설치된다. 지지부재(120)는 공정시 웨이퍼(W)를 지지하고, 테스터부(140)가 검사를 수행할 수 있도록 웨이퍼(W)의 위치를 조절한다. 지지부재(120)에는 그 상부에 안착된 웨이퍼(W)가 지지부재(120)로부터 이탈되지 않도록 웨이퍼(W)를 고정하는 고정수단(미도시됨)이 제공된다. 고정수단은 검사 공정을 수행함에 있어서, 웨이퍼(W)가 지지부재(120) 상의 기설정된 위치를 벗어나는 것을 방지한다. 고정수단으로는 지지부재(120)에 안착된 웨이퍼(W)를 진공으로 흡착시키는 진공 라인이 사용될 수 있다. The
구동부(130)는 지지부재(120)가 하우징(110) 내부에서 상하좌우 및 회전 운동하도록 구동시킨다. 특히, 구동부(130)는 공정시 지지부재(120)에 안착된 웨이퍼(W)에 형성된 각각의 집적회로 칩들이 순차적으로 프로브 카드(144)에 의해 전기적 특성이 검사될 수 있도록 지지부재(120)를 구동시킨다. 이를 위해, 구동부(130)는 지지부재(120)가 검사위치(a)와 정렬위치(b) 상호간에 직선 왕복 이동되도록 지지 부재(120)를 이동시킨다. 또한, 구동부(130)는 검사위치(a)에서 웨이퍼(W)에 형성된 각각의 집적회로 칩들이 순차적으로 테스터부(140)에 의해 검사될 수 있도록 지지부재(120)를 직선 및 회전 이동시킨다.The
테스터부(140)는 웨이퍼(W) 상에 형성된 집적회로 칩들의 전기적 특성에 대한 검사를 수행한다. 이를 위해, 테스터부(140)는 테스트 헤드(142), 프로브 카드(144), 프로브침(146)을 갖는다. 테스트 헤드(142)는 하우징(110)의 상측에서 선회 가능하도록 설치될 수 있다. 테스트 헤드(142)의 하측에는 프로브 카드(144)가 배치된다. 테스트 헤드(142)는 웨이퍼(W)에 형성된 집적회로 칩의 전기적 특성을 판독한다. 테스트 헤드(142)는 테스터(미도시됨)를 구비하며, 상기 테스터는 프로브 침(146)들에 의해 리딩(reading)된 데이터들을 판독하여 집적회로 칩의 전기적 특성이 기설정된 데이터들을 만족하는지 여부를 판단한다.The
프로브 카드(144)는 테스트 헤드(142)의 하측에 고정설치된다. 프로브 카드(144)는 지지부재(120)의 상부면에 안착된 웨이퍼(W)에 형성된 집적회로 칩(미도시됨)의 전기적 신호를 측정한다.The
프로브 침(146)들은 테스트 헤드(142) 내부에 설치된 테스터(미도시됨)와 전기적으로 연결된다. 상기 테스터로부터 전기적 신호가 프로브침(146)을 통해 웨이퍼(W)에 형성된 집적회로 칩으로 전송되고, 집적회로 칩의 전기적 특성에 대한 측정결과를 포함하는 신호가 상기 테스터로 전송된다. 상기 테스터는 상기 신호에 기초하여 각각의 칩에 대해 전기적 테스트를 수행한다.The probe needles 146 are electrically connected to a tester (not shown) installed inside the
조절부재(150)는 상술한 테스터부(140), 특히 프로브 카드(144)의 위치 조정 을 위해 제공된다. 조절부재(150)는 복수의 스크류(152)들 및 스크류(152)들에 상응하는 홀(hole)(154)을 가진다. 스크류(152)는 하우징(110)의 장착부(114)에서 회전가능하도록 설치된다. 또한, 스크류(152)는 장착부(114)에서 복수개가 환형으로 배치되며, 각각의 스크류(152)들은 테스터부(140)의 가장자리를 관통한다. 스크류(152)가 관통하는 테스터부(140)의 가장자리 부분에는 홀(154)이 형성된다. 홀(154)은 스크류(152)의 외주면에 형성되 나사산과 상응하는 내주면을 갖는다. 즉, 스크류(152)와 홀(154)은 서로 나사결합된다. 홀(154)은 테스터부(140) 자체에 형성될 수 있으나, 홀(154)이 형성된 너트(nut)가 테스터부(140)에 제공될 수도 있다.The adjusting
상술한 구성을 가지는 조절부재(150)는 프로브 카드(144)가 스크류(152)의 회전에 의해 스크류(152) 상에서 상하로 이동된다. 작업자는 각각의 스크류(152)들을 회전함으로써 테스터부(140)의 프로브 카드(144)의 높이를 조정할 수 있다. 또한, 각각의 스크류(152)들의 회전 정도를 달리함으로써 프로브 카드(144)의 수평 조정도 가능하다.In the
상술한 일 실시예에 따른 조절부재(150)는 스크류(152) 및 홀(154)을 가지는 방식을 예로 들어 설명하였으나, 조절부재(150)는 테스터부(140), 특히 프로브 카드(144)의 높이 및 수평을 조절하기 위한 것으로, 그 구성은 다양하게 응용될 수 있다.Although the adjusting
여기서, 도 3을 참조하여 본 발명의 다른 실시예에 따른 조절부재(150)를 설명하면, 본 발명의 다른 실시예에 따른 조절부재(150)는 장착부(114)에 고정설치되 고 테스터부(140)를 관통하도록 설치되는 스크류(152) 및 스크류(152)상에서 테스터부(140)를 기준으로 상부 또는 하부 중 적어도 어느 하나에 제공되는 고정 부재(154)를 가진다. 스크류(152)의 외주면에는 소정의 나사산이 형성되며, 고정 부재(154)는 상기 나사산과 상응하는 내주면을 가진다.Here, referring to Figure 3 adjusting
고정부재(154)는 스크류(152)를 관통하는 테스터부(140) 가장자리의 상부 및 하부에서 프로브 카드(144)의 일부를 조일 수 있도록 설치된다. 따라서, 작업자는 프로브 카드(144)의 높이를 조절한 후 고정부재(154)를 사용하여 프로브 카드(144)를 스크류(152) 상에 고정시킨다.The fixing
상술한 본 발명의 실시예들에서는 조절부재(150)가 프로브 카드(144)의 수평 및 높이를 조절하는 것을 예로 설명하였으나, 조절부재(150)는 작업자가 프로브 카드(144)를 다양한 방향으로 조절하도록 제작될 수 있다. 예컨대, 조절부재(150)는 프로브 카드(144)의 수평 및 높이만이 아닌 프로브 카드(144)의 기울기 조절을 수행할 수 있다. 본 발명의 또 다른 실시예로서, 하우징(110)의 안착부(114)에는 조절부재(150)의 스크류(152)가 수평방향 이동을 위한 가이드 부재(미도시됨)가 설치되며, 각각의 스크류(152)는 가이드 부재를 따라 수평방향으로 이동할 수 있다. 이때, 상기 가이드 부재에는 스크류가 제공되어 이동되는 가이드홀 및 상기 가이드홀에 스크류를 고정시키는 고정수단을 가지는 구성일 수 있다. 상술한 구성을 가지는 조절부재는 작업자가 각각의 스크류(152)들을 수평 방향으로 이동시킬 수 있어 프로브 카드(144)의 높이 조절뿐 아니라 수평 방향의 조절이 가능하다. 또한, 작업자는 각각의 스크류(152)들의 조절 강도를 달리 조절함으로써 프로브 카드(144)의 수 평도(기울기) 조절을 수행할 수 있다.In the above-described embodiments of the present invention, the adjusting
이하, 상술한 구성을 가지는 집적회로 검사장치(100)의 공정 과정 및 효과를 설명한다.Hereinafter, the process and effects of the integrated circuit inspection apparatus 100 having the above-described configuration will be described.
집적회로 칩 검사장치(100)의 공정이 개시되면, 하우징(110) 내부로 웨이퍼(W)가 반입되고, 지지부재(120)의 상부면에는 웨이퍼(W)가 로딩(loading)된다. 웨이퍼(W)가 지지부재(120)에 안착되면, 지지부재(120)는 웨이퍼(W)를 지지부재(120)로부터 이탈되지 않도록 고정시킨다. 그리고, 지지부재(120)는 정렬위치(b)로부터 검사위치(a)로 이동된다. 지지부재(120)가 검사위치(a)로 이동되면, 웨이퍼(W)에 형성된 집적회로 칩의 일부는 프로브침(146)과 접촉한다. 테스터부(140)는 집적회로 칩들에 형성된 패턴의 전기적인 특성이 기설정된 조건을 만족하는지 여부를 판단한다. 만약, 기설정된 조건을 만족하지 않는 집적회로 칩이 검사되면, 불량이 발생된 집적회로 칩은 다음 공정을 수행하지 않도록 회수된다. 웨이퍼(W)에 형성된 모든 집적회로 칩들의 전기적 특성 검사가 완료되면, 지지부재(120)는 검사위치(a)에서 정렬위치(b)로 이동한다. 웨이퍼(W)는 하우징(110)으로부터 반출된다.When the process of the integrated circuit chip inspection apparatus 100 is started, the wafer W is loaded into the
상술한 공정 진행 중 테스터부(140)의 정렬 상태가 흐트러지면, 상술한 검사에 오류가 발생된다. 특히, 테스터부(140)의 프로브카드(144)의 높이 및 기울기의 조절은 검사 공정에 있어서 웨이퍼(W)가 직접적으로 접촉하는 프로브침(146)의 높이 및 기울기를 조절하는 것으로써, 검사 공정의 효율에 중요한 요소로 작용한다. 만약, 테스터부(140)의 수평 방향이 흐트러진 경우에는 조절부재(150)의 조정에 의해 테스터부(140)의 조정이 이루어질 수 있으나, 지지부재(120)의 정렬 상태를 조 정함으로써 이루어질 수도 있으므로, 조절부재(150)는 프로브 카드(144)의 높이 및 기울기 조정을 수행함에 중요한 의미를 가진다.If the alignment of the
작업자는 검사 공정에 오류가 발생되면 조절부재(150)를 이용하여 테스터부(140)의 높이를 조정한다. 즉, 작업자는 스크류(152)를 회전시켜 프로브 카드(144)의 높이를 조정한다. 프로브 카드(144)의 높이 조정이 완료되면, 작업자는 적어도 한번의 시험 테스트를 수행한 후 프로브 카드(144)의 셋팅을 종료한다.The operator adjusts the height of the
상술한 조절부재(150)는 테스터부(140)의 높이 또는 수평 중 적어도 어느 하나를 조정할 수 있다. 따라서, 작업자는 공정 진행시 외부적인 요인으로 인해 테스터부(140)의 정렬 상태가 흐트러졌을 때, 테스터부(140)의 해체 및 분리 없이 테스터부(140)의 위치 조정이 가능하다. The
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. That is, changes or modifications may be made within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the disclosed contents, and / or the skill or knowledge in the art. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.
상술한 바와 같이, 본 발명에 따른 집적회로 칩 검사장치는 웨이퍼에 형성된 패턴의 전기적 특성을 검사하는 프로브 카드의 용이한 위치 정렬이 가능하다. 따라서, 공정 진행시 프로브 카드의 정렬 상태에 오류 발생시 작업자는 프로브 카드의 해체 및 분리 없이 유지 보수를 수행할 수 있다.As described above, the integrated circuit chip inspection apparatus according to the present invention enables easy positioning of the probe card for inspecting the electrical characteristics of the pattern formed on the wafer. Therefore, when an error occurs in the alignment state of the probe card during the process, the operator can perform maintenance without disassembling and detaching the probe card.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060021442A KR20070091827A (en) | 2006-03-07 | 2006-03-07 | Apparatus for testing integrated circuits chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060021442A KR20070091827A (en) | 2006-03-07 | 2006-03-07 | Apparatus for testing integrated circuits chips |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070091827A true KR20070091827A (en) | 2007-09-12 |
Family
ID=38689436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060021442A KR20070091827A (en) | 2006-03-07 | 2006-03-07 | Apparatus for testing integrated circuits chips |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070091827A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101452121B1 (en) * | 2013-07-08 | 2014-10-16 | 세메스 주식회사 | Apparatus for inspecting display cells |
WO2020191295A1 (en) * | 2019-03-20 | 2020-09-24 | Celadon Systems, Inc. | Portable probe card assembly |
WO2022050453A1 (en) * | 2020-09-03 | 2022-03-10 | 한국생산기술연구원 | Cartridge aligner apparatus for multi prober |
-
2006
- 2006-03-07 KR KR1020060021442A patent/KR20070091827A/en not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101452121B1 (en) * | 2013-07-08 | 2014-10-16 | 세메스 주식회사 | Apparatus for inspecting display cells |
WO2020191295A1 (en) * | 2019-03-20 | 2020-09-24 | Celadon Systems, Inc. | Portable probe card assembly |
CN114072682A (en) * | 2019-03-20 | 2022-02-18 | 塞莱敦体系股份有限公司 | Portable probe card assembly |
US11933816B2 (en) | 2019-03-20 | 2024-03-19 | Celadon Systems, Inc. | Portable probe card assembly |
WO2022050453A1 (en) * | 2020-09-03 | 2022-03-10 | 한국생산기술연구원 | Cartridge aligner apparatus for multi prober |
KR20220030637A (en) * | 2020-09-03 | 2022-03-11 | 한국생산기술연구원 | Cartridge aligner apparatus for multi prober |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7245984B2 (en) | prober | |
KR101232157B1 (en) | Apparatus for Testing LCD Panel | |
US6583614B2 (en) | Inspection stage and inspection apparatus having a plurality of Z axes | |
KR101583000B1 (en) | Apparatus and method for testing semiconductor device | |
US20100026328A1 (en) | Inspecting method and program for object to be inspected | |
US9194906B2 (en) | Probe apparatus | |
JP5747428B2 (en) | Positioning and fixing device | |
KR100487658B1 (en) | Probe needle cleaning apparatus and the method | |
KR20070091827A (en) | Apparatus for testing integrated circuits chips | |
KR101673970B1 (en) | Prober cleaning block assembly | |
US7131209B2 (en) | Apparatus for measuring horizontal level of a wafer chuck | |
KR102078603B1 (en) | Inspecting method and Apparatus for treating a substrate | |
JP7267058B2 (en) | inspection equipment | |
JP2004061264A (en) | In-circuit tester and method for testing printed board | |
KR100865889B1 (en) | Probe station and testing method for a wafer using the same | |
KR102037912B1 (en) | Inspecting method and Apparatus for treating a substrate | |
KR101811403B1 (en) | Device for probing chip with variable detector | |
WO2024150616A1 (en) | Prober and probe inspection method | |
KR20050067759A (en) | A semiconductor test device | |
KR100462883B1 (en) | Test head of electrical die sorting apparatus for manufacturing semiconductor device | |
KR20100043279A (en) | Probe card, inspecting apparatus and inspecting method | |
KR100835467B1 (en) | Air cleaning unit for probe card | |
KR20230142772A (en) | Inspection device setup method and inspection device | |
KR20070064902A (en) | Apparatus and method for testing integrated circuits chips | |
JPS6381941A (en) | Inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |