KR20070086524A

KR20070086524A - 고속 푸리에 변환으로 가속되는 반복 다중 입출력 등화기수신기 아키텍쳐

Info

Publication number: KR20070086524A
Application number: KR1020077014144A
Authority: KR
Inventors: 유안빈 구오; 데니스 매케인; 조셉 알. 카발라로
Original assignee: 노키아 코포레이션
Priority date: 2004-11-24
Filing date: 2005-11-04
Publication date: 2007-08-27
Also published as: US20060109897A1; WO2006056836A1; EP1815654A1; US7483480B2

Abstract

CAMA MIMO 수신기와 같은 수신기는 O(Nlog₂(N))의 복잡도 차수를 가지는 FFT 가속 반복 알고리즘을 실행시키기 위해서 구성된 LMMSE 기반 칩-레벨 등화기를 포함하며, N은 공분산 행렬의 차원이다. 등화기는 중첩-저장 또는 중첩-합 FFT 아키텍쳐 중 하나를 사용한다.

고속 푸리에 변환, 등화기

Description

고속 푸리에 변환으로 가속되는 반복 다중 입출력 등화기 수신기 아키텍쳐{ＦＦＴ accelerated iterative ＭＩＭＯ equalizer receiver architecture}

본 발명은 전체적으로 무선 통신 시스템들 및 방법에 관한 것이며, 특히 다중 경로 채널과 같은 채널을 통해서 송신되는 신호들의 수신기들에 사용될 수 있는 등화기들에 관한 것이다.

예들 들어 다중 입력, 다중 출력(MIMO) 코드 분할 다중 접속(CDMA) 신호들에 사용될 수 있는 특정 수신기들이 있다. 전송기 및 수신기 양측에서 다중 안테나들을 사용하는 MIMO 기술이 스펙트럼의 효율을 증가시키기 위해서 최근 중요한 돌파구로서 알려지게 되었다. 이러한 영역에서의 초기 노력들은 D-BLAST로서 알려져 있으며, G.J.Foschini의 "Layered space-time architecture for wireless communication in a fading environment when using multi-element antennas" Bell LaBs Tech. J. pp.41-59, 1996에서 참조하고, 더 현실적인 방법은 V-BLAST로서 알려져 있으며, G.D.Golden, J.G.Foschini, R.A.Valenzuela 및 P.W.Wolniansky의 "Detection algorithm and initial laboratory results using V-BLAST space-time communication architecture" Electron. Lett., vol.35, pp. 14-15, 1월, 1999에서 참고하라. 멀티미디어 서비스들을 지원하기 위해서, 데이터 서비스들에 대한 최적 화된 UMTS 및 CDMA 2000 확장들은 고속 다운 링크 패킷 액세스(HSDPA) 및 그것의 등가물 1X EV-DV(Evolution Data and Voice)과 같은 멀티 코드 CDMA의 표준화를 이끈다. 최근에, 3G 무선 시스템에 대한 MIMO 확장들은 A. Wiesel, L. Garcia, J. Vidal, A. Pages, Javier R. Fonollosa의 "Turbo linear dispersion space time coding for MIMO HSDPA systems" 12회 이동 무선 통신에 관한 IST 회의, 6월 15일~18일, 2003, Aveiro, 포루투칼에서 증명된 바와 같이, 연구 단체들로부터 점점 더 많은 관심을 받고 있다.

그러나, 원래의 MIMO 기반 공간적 멀티플렉싱은 좁은 대역 및 플랫 패이딩(flat fading) 채널들에 대하여 제안되었다. 다중 경로 패이딩 채널에서, 확산 코드의 직교성이 파괴되며, 인접 심벌 간섭(inter-symbol interference)을 따라 다중 액세스 간섭(MAI)이 나타난다. 통상적인 레이크 수신기(Rake receiver)는 작은 확산 이득으로 인하여 만족스런 성능을 제공하지 못한다.

LMMSE (Linear-Minimum-Mean-Square-Error) 기반 칩 레벨 등화기는 확산 코드의 직교성을 재저장하고 ISI 및 MAI 모두를 억제하는 가능성을 가진다. 이러한 관점에서, K. Hooli, M. Juntti, M. J. Heikkila, P. Komulainen, M. Latva-aho, J. Lilleberg의 "Chip-level channel equalization in WCDMA downlink" 응용 신호 프로세싱에 대한 EURASIP 저널, 2002년 8월, pp.757-770에서 참조할 수 있으며, M. J. Heikkila, K. Ruotsalainen and J. Lilleberg의 "Space-time equalization using conjugate-gradient algorithm in WCDMA downlink" IEEE Proceeding in PIMRC, pp.673-677, 2002년에서 참조할 수 있다. 그러나, LMMSE 등화기의 사용은 O((NF)³)의 복잡도 차수를 갖는 큰 상관 행렬(correlation matrix)의 역변환을 포함하며, 여기서 N은 수신 (Rx) 안테나들의 수이고, F는 채널 길이이다. 이것은 실시간 하드웨어 실행을 구현하기 위해서 엄청나게 복잡할 수 있다(2004년 ICASSP에 제출된 P. Radosavljevic, J. R. Cavallaro, A. D. Baynast의 "Implementation of channel equalization for MIMO systems in WCDMA downlink"과 Y. Guo, J. Zhang, D. McCain, J. R. Cavallaro의 "Scalable FPGA architectures for LMMSE-based SIMO chip equalizer in HSDPA downlink" 37회 신호, 시스템 및 컴퓨터에 대한 IEEE Asilomar 회의, 2003을 참조하라).

MEVIO CDMA 수신기가 휴대용 장치에 내장되어 있다는 사실은, 저렴한 비용으로 생산물들의 광범위한 공업적 배치를 위해서 작은 복잡도 이동 수신기들의 설계를 매우 중요하게 만든다. 다이렉트-행렬 역변환(DMI)을 피하기 위해서, LMS와 같은 적합한 확률적 경사도 알고리즘이 적용될 수 있다(이러한 관점에서 K. Hooli 등의 상기 인용된 문헌을 참고하라). 그러나, 이러한 적합한 확률적 경사도 알고리즘들은 수렴이 양호한 스텝 크기의 선택에 의존하기 때문에 안정성 문제를 가진다.

시스템이 에르미트(Hermitian)하고, 양의 정부호(positive definite)이기 때문에, 켤레 경사도 알고리즘이 등화기의 탭들의 반복 계산을 위해서 제안되어 왔다(M. J. Heikkila 등 및 P. Radosavljevic 등의 상기 인용 문헌을 참고하라). CG의 복잡도는 O((NF)²)의 차수이고, 이것은 고속 알고리즘으로서 고려될 수 있다. 그러나, 다중 안테나 수신기가 적용될 때, 신호의 차원(dimension)이 증가한다. 요구 된 MIMO 등화기 필터 길이는 하이이고, 공분산 행렬은 매우 큰 아이젠 값 확산을 가진다. 비록 곱셈이 매우 고비용은 아니고, 컴퓨터 상에서 비교적 쉽게 실행되며, 압축된 형태로 표현된 구조화된 행렬들에 대하여 효과적으로 평행화할 수 있지만, 구조는 반복의 과정 동안에 급속하게 악화된다. 결과적인 복잡도는 하드웨어 실행에 대하여 여전히 과도하다(IEEE GlobeCom, 2004에서 제출된 Y. Guo, J. Zhang, D. McCain, J. Cavallaro의 "Efficient MIMO equalization for downlink multi-code CDMA: complexity optimization and comparative study"을 참조하라).

아래 간행물, V. Y. Pan, A. Zheng의 "Superfast algorithms for Cauchy-like matrix computations and extensions" 선형 대수 및 그것의 응용들, 310, 83-108, 2000, 및 V. Y. Pan의 "Structured matrices and polynomials: unified superfast algorithms" Springer, 2001에서 저자들은 구조화된 행렬들에 대한 고속 알고림즘을 발표하였다. N-차원 행렬에 대하여, 고속 알고리즘은 O((Nlog₂(N))의 복잡도 차수를 가져야 한다.

순환 근사를 사용하는 등화기의 FFT 기반 솔루션 상술한 J. Zhang 등의 인용 문헌 및 2004년 IEEE GlobeCom에 제출된 Y. Guo, J. Zhang, D. McCain, J. Cavallaro의 "Efficient MTMO equalization for downlink multi-code CDMA: complexity optimization and comparative study"에 의해서 제안되었다. 그러나, 순환 코너들(coners)이 순환 구조로 블럭 테플리츠 구조를 근사시키기 위해서 추가될 필요가 있다. 이것은 조건수를 증가시킬 수 있으며, 시스템 안정성을 저해할 수 있다. 매우 높은 신호 대 잡음 비율(SNR) 및 하이 기하학 범위에서, 하이 조건수는 시스템의 성능을 떨어뜨리는 경향이 있다.

상술한 문제들 및 다른 문제들이 극복되며, 다른 장점들이 본 발명의 개시된 바람직한 실시예들의 가르침에 따라 이해된다.

일 양상에서, 본 발명의 실시예들은 O(Nlog₂(N))의 복잡도 차수를 가지는 반복 알고리즘을 가속시키는 고속 푸리에 변환(fast fourier transform)을 실행시키는 장치를 포함하는 등화기를 제공하며, 여기서 N은 공분산(covariance) 행렬의 차원이다.

다른 양상에서, 본 발명의 실시예들은 코드 분할 다중 접속 CDMA 수신기를 제공하며, 상기 수신기는 O(Nlog₂(N))의 복잡도 차수를 가지는 반복 알고리즘을 가속시키는 고속 푸리에 변환을 실행시키도록 동작하는 공분산 추정자 및 탭 솔버(tap solve)의 출력에 커플되는 유한 임펄스 응답(FIR) 필터를 구비하는 LMMSE 기반 칩-레벨 등화기를 포함하며, 여기서 N은 공분산 행렬의 차원이다. 탭 솔버는 중첩-저장(overlap- save) 또는 중첩 합(overlap-add) FFT 아키텍쳐 중 하나이다.

본 발명의 다른 양상의 가르침에서, 유한 임펄스 응답 필터 수단들에 커플되는 출력을 구비한 공분산 추정자 및 탭 솔버를 포함하는 등화기가 제공되며, 공분산 추정자 및 탭 솔버 수단들은 O(Nlog₂(N))의 복잡도 차수를 나타내는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시키며, 여기서 N은 공분산 행렬의 차원이다.

다른 양상에서, 본 발명의 실시예들은 다중 채널로부터 신호를 수신하는 방법을 제공한다. 상기 방법은 적어도 하나의 수신 안테나로 신호를 수신하는 것을 포함하며, O(Nlog₂(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시킴으로써 수신된 신호를 등화하며, 여기서 N은 공분산 행렬의 차원이다.

다른 양상에서, 본 발명의 실시예들은 다중 채널로부터 적어도 하나의 안테나로 수신된 신호를 등화하는 데이터 프로세서로 향하는 프로그램 명령들을 저장하는 데이터 저장 매체를 제공하며, O(Nlog₂(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시키는 연산을 포함하며, 여기서 N은 공분산 행렬의 차원이다.

상술한 이러한 가르침들 및 다른 양상들의 가르침은 첨부된 도면과 관련하여 읽을 때, 아래 바람직한 실시예들의 상세 설명에서 더 명확하게 된다:

도1은 MIMO 다중-코드 CDMA 다운링크의 시스템 모델을 도시하는 블럭도;

도2는 LMMSE 칩-레벌 등화기의 블럭도;

도3은 DMM 계산을 위한 VLSI 아키텍쳐를 도시하며;

도4는 CG 탭 솔버에서 행렬-벡터 곱을 위한 다이렉트 폼 유한 임펄스 응답(FIR) 필터링 아키텍쳐를 도시하며;

도5A는 본 발명의 가르침에 따른, "중첩-저장" FFT 기반 아키텍쳐의 제1 실 시예를 도시하며, 여기서 다이어그램은 하드웨어 실시예 및 프로세스 실시예 모두를 도시하며;

도5B는 본 발명의 가르침에 따른, "중첩-저장" FFT 기반 아키텍쳐의 복잡도를 축소한 제2의 실시예를 도시하며, 여기서 다이어그램은 하드웨어 실시예 및 프로세스 실시예 모두를 도시하며;

도6은 본 발명의 가르침에 따른, "중첩-합" FFT 기반 아키텍쳐의 실시예를 도시하며, 여기서 다이어그램은 하드웨어 실시예 및 프로세스 실시예 모두를 도시하며;

도7은 완전히 로드된 패데스트리안 채널 A에 대하여 2×2의 안테나 구성으로 비트 오차율에 대한 시뮬레이션 결과들의 그래픽적 묘사이며;

도8은 완전히 로드된 패데스트리안 채널 B에 대하여 2×2의 안테나 구성으로 비트 오차율에 대한 시뮬레이션 결과들의 그래픽적 묘사이며;

도9는 수정된 패데스트리안 B 채널에 대하여 13 탭들(taps)로 완전히 로드된 시스템의 오차율 성능에 대한 시뮬레이션 결과들의 그래픽적 묘사이며;

도10은 수정된 패데스트리안 B 채널에 대하여 15 탭들로 완전히 로드된 시스템의 오차율 성능에 대한 시뮬레이션 결과들의 그래픽적 묘사이며; 및

도11은 여러 행렬-벡터 곱 아키텍쳐의 복잡한 경향을 도시하는 그래프이다.

도입부을 통하여, 특정의 바람직한 비제한적인 실시예에서, 본 발명은 다중 패이딩 채널에서 MIMO CDMA 다운링크 신호들의 확산 코드들 사이에서 직교성을 회 복하도록 동작할 수 있는 LMMSE 기반 칩 레벨 등화기를 제공한다. 상기 문장에서의 "다운링크"는 본 발명의 바람직한 실시예에 따라, 셀 기지국에서 등화기를 포함하는 CDAM 수신기를 포함하는 핸드헬드(handheld) 통신 단말기과 같은 이동 스테이션까지 전송된 신호들로 언급될 수 있다. 등화기는 O(N³)의 차수로 인하여 매우 복잡도 있는 행렬 역변환 문제를 해결하며, 여기서 N은 공분산 행렬의 차원이다. 반복적인 켤레 경사도(Conjugate-Gradient)(CG) 알고리즘이 복잡도(이것은 빠른 솔루션들의 카테고리에 속한단) 때문에 다이렉트 행렬 역변환(DMI)을 피하기 위해서 적용되는 동안에, 표준 CG 알고리즘에서 히든(hidden) 상수는 특히, 다차원 MIMO 시스템 및 장시간 지연 확산 채널들에 대하여 여전히 하이이다.

칩 레벨 등화기는 시스템 모델이 심볼 샘플들(MMSE 기준에서)과 대조적으로 칩 샘플들을 복구하도록 의도되었음을 의도한다. 전형적인 CDMA 시스템에서, 프런트 앤드 샘플들은 확산 코드들에 의해서 확산되고, 칩 레벨 등화기는 다중 경로 채널 효과들을 처리하기 위해서 프런트 앤드로서 기능한다. 이러한 경우에, 심볼들을 감지하기 위해서 칩 레벨 등화기에 후속하는 역확산기가 있을 것이다.

아래에서 명백히 설명되는 것과 같이, FFT에 의해 가속되는 반복 등화기는 CDMA 시스템들에 사용되기 위해서 적합한데, 단지 CDMA 시스템들에 사용되는 것으로 한정되는 것은 아니다. 만약 누군가 아래 표현된 시스템 방정식들을 시험한다면, 본 발명의 실시예들이, CDMA와는 다른 MIMO 다중 경로 채널들의 여러 가지 타입에서 장점으로 사용될 수 있다는 것이 명백하게 될 것이다. 본 발명의 바람직한 실시예들은 CDMA 다운링크의 일반적인 컨텍스(context)로 아래에서 표현되었으며, 칩 샘플들을 추정하고 내부 심볼 간섭을 억제하는 직교 확산 코드를 저장하기 위해서 CDMA 프런트-앤드로서 칩-레벨 등화기를 사용하는 명백하고도 강력한 동기가 존재한다. 그러나 본 발명의 가르침들은 단지 CDMA 통신 시스템들에 사용되는 것으로 제한되지 않는다.

본 발명의 실시예들에 따라서, FFT로 가속되는 반복 알고리즘은 복잡도를 O(Nlog₂(N))로 축소하기 위해서 사용되며, 상기 복잡도는 초고속 알고리즘들의 카테고리에 존재한다. 먼저 등화기는 CG 반복법에서 다이렉트 폼 블럭 테플리츠(direct form block-Toeplitz) 구조를 리버스(reverse) 폼 블럭 테플리츠 구조로 변환한다. 시간 도메인 행렬 곱은, 비제한적인 실시예에서, FFT 기반 "중첩-저장" 아키텍쳐를 가지는 등가 주파수 도메인 순환 컨볼루션(equivalent frequency-domain circular convolution)에 의해서 가속된다. 반복하여, 원래의 초기 근사를 급속하게 정제하고, 실제 결과 등화기 탭 값들이 얻어진다. 코너들(corners)을 추가함으로써 테플리츠 구조를 순환 구조로 근사하는 FFT 기반 등화기와는 달리, FFT로 가속되는 반복 알고리즘은 시스템의 조건수를 증가시키지 않으며, 급속한 수렴률 때문에 강력한 수적 안정화가 증명된다. 시뮬레이션들은 특히 매우 장시간 지연 확산 채널들에서 좋은 성능과 복잡도 교환을 보여준다.

CG의 반복법은 매 반복 단계마다 상관 행렬에 대한 행렬 곱을 수행하기 위해서 실질적으로 축소된다. 상관 행렬은 블럭 테플리츠 구조로 추측되기 때문에, 본 발명은 계산을 가속하기 위해서 CG 반복법에 분할 및 정복(divide and conquer) 방법을 적용한다. 상기 방법은 일단, CG 반복법에서 상관 행렬의 다이렉트 폼 블럭 테플리츠 구조를 리버스 폼 블럭 테플리츠 구조로 변환한다. 새로운 시간 도메인 행렬 곱은 주파수 도메인에서 아키텍쳐를 계산하는 등가 FFT 기반 "중첩-저장"에 의해서 가속되며, O(Nlog₂(N))의 차수로 초고속 가속이 달성된다. 알고리즘은 적절하고 조심스럽게 조절된 시스템들에 대하여 매우 안정하다. 다른 실시예에서, 시간 도메인 행렬 곱은 주파수 도메인에서 아키텍쳐를 계산하는 등가 FFT 기반 "중첩-합"에 의해서 가속된다.

공간 멀티플렉싱을 사용하는 MIMO 다중-코드 CDMA 다운링크에 대한 시스템의 예시적 모델이 도1에 도시되었다. MTx 안테나들(12)과 NTx 안테나들(14)이 시스템(10)에 사용되며, 여기서 보통 M ≤ N 이다. MC-CDMA 시스템에 있어서, HSDPA와 같은 다중 확산 코드들은 하이 데이터 레이트(high data rate)를 달성하기 위해서 개개의 사용자에게 할당된다. 일단, 하이 데이터 레이트 심볼들은 디멀티플럭스 블럭(16)에서 K*M 로우 레이트 서브스트림들(lower rate substreams)으로 디멀티플럭스되며, 여기서 K는 데이터 전송을 위해서 시스템에서 사용되는 확산 코드들의 수이다. 서브스트림들은 M 그룹들로 나누어지며, 여기서 그룹 내의 각 서브스트림들은 확산 이득 G의 확산 코드로 관련된 확산기(18) 내에서 확산된다. 서브스트림의 그룹들은 합산 노드들(17)에 결합되며, 변환기들(scramblers)(20)에서 롱 스크램블링 코드들로 스크램블되며, m^thTx 안테나(12)를 통해서 채널(30)을 경유하여 수신 기(25)로 전송된다. m^th 전송 안테나(12)에서 칩 레벨 신호는 아래와 같이 주어지며,

여기서, j는 심볼 인덱스, i는 칩 인덱스 및 k는 합성 확산 코드의 인덱스이다. s_m ^k[j]는 m^th 서브스트림에서 k^th 코드의 j^th 심볼이다.

아래 논의는 j^th 심벌 인덱스에 초점을 맞추며, 단순화를 위해서 인덱스는 생략한다. c_m ^k[i]=c^k[i]c_m ^(s)[i]는 m^th 서브스트림에서 k^th 코드에 대한 혼합 확산 코드 스퀀스이며, 여기서 c^k[i]는 사용자 특정 아다마르(Hadamard) 확산 코드이며 c_m ^(s)는 안테나 특정 스크램블링 롱 코드이다. s_m ^p[j]는 m^th 안테나에서 파일롯 심볼(pilot symbol)을 나타낸다. c_m ^P[i]=c^P[i]c_m ^(s)[i]는 파이롯 확산기(19)를 통하여 m^th 안테나(12)에서 파일롯 심볼들에 대한 혼합 확산 코드이다. n^th Rx 안테나(14)에서 수신된 칩-레벨 신호는 아래와 같이 주어진다.

채널(30)은 m^th Tx 안테나(12)와 n^th Rx 안테나(14) 사이의 채널 행렬에 의해 서 아래와 같이 특징지워진다.

신호 벡터 r_N(i)=[r_N(i+F),...,r_N(i),...,r_N(i-F)]^T에서 각 NRx 안테나들(14) 로부터 i^th 칩을 중심으로 L=2F+1 연속 칩들을 수집함으로써, 그리고 각 수신 안테나(14)로부터 신호벡터들을 팩킹함으로써, 신호 벡터는

와 같이 형성된다. 벡터 형태에서, 수신된 신호는 아래와 같이 주어질 수 있으며,

여기서, V(i)는 부가적인 가우스 노이즈이며, m^th 전송 안테나에 대한 전송된 칩 벡터는 d_m(i)=[d_m(i+F),...,d_m(i),...,d_m(i-F-L)]^T 로 주어진다. 다중 전송 및 수신 안테나(12,14)로부터의 채널 행렬은 아래와 같이 정의된다.

이제, 본 발명의 바람직한 실시예에 따라, LMMSE 칩-레벨 등화기를 논의한 다.

칩-레벨 등화기는 단일의 사용자 CDMA 다운링크 수신기를 실행시키기 위해서 매력적이다. 도2에 도시된 바와 같이, 칩-레벨 등화기(40)는 공분산 추정자 및 탭 솔버(42)와 함께 동작하고, 칩-레벨 등화 신호를 스크램블러 및 역확산기(44)로 출력시키며, 그 후 신호를 디인터리버(deinterleaver) 및 디코더로 출력시키는 유한 임펄스 응답(FIR) 필터(41)를 포함한다.

본 발명의 실시예들에 따라 FFT로 가속되는 반복 알고리즘은 공분산 추정자 및 탭 솔버(42)에서 유리하게 실행될 수 있음에 유의하라. 원래 등화기(40)는 두 개의 주요 부분들 또는 구성 요소들로 나뉠 수 있다: 즉, 행렬 역변화 시스템 방정식을 풀기 위한 공분산 추정자 및 탭 솔버(42); 및 현재 바람직하게 적합화된 알고리즘을 사용하는 공분산 추정자 및 탭 솔버(42)에 의해 계산된 탭들을 사용하는 FIR 필터(41). 간략화하여, 도2의 칩 레벨 등화기(40)는, 더 자세하게 설명될 본 발명의 현재 바람직한 실시예들을 실행하는 공분산 추정자 및 탭 솔버(42) 요소의 출력에 커플되는 FIR 필터(41) 요소를 포함하는 것으로 도시되었다.

칩-레벨 등화기(40)는 다음과 같이 주어지는 선형 FIR 필터(41) 계수 세트에 의해서 전송된 칩 샘플들을 추정한다.

현재 등화의 두 가지 유형에는, 즉 비 적응형 선형 등화기와 적응형 선형 등화기가 있다. 비 적응형 선형 등화기는 전형적으로 관찰 윈도우에서 채널(30)의 정상성을 추측하고, 등화기는 LMMSE 또는 제로 포싱(zero-forcing)과 같은 기준으로 설계된다. 아래와 같이 주어지는 LMMSE 솔루션은 잘 공지되어 있으며,

여기서, 상관 행렬은 아래와 같은 에르고딕성 추정(ergodicity assumption)으로 시간 평균에 의해서 주어지며,

그리고 채널 계수들은 파일롯 심볼들을 사용하는 아래와 같은 식으로 추정된다.

HSDPA 표준에서, 총 전송 파워의 거의 10%는 공통 파일롯 채널(CPICH)에 전 용된다. 이러한 접근은 정확한 채널 추정을 제공한다.

켤레 경사도 등화기

상술한 바와 같이, 칩-레벨 등화기(40)는 두 개의 주요 구성요소들을 포함하는 것으로 고려될 수 있다: 식(6)에서 등화기 필터 탭들을 계산하기 위한 공분산 추정자와 탭 솔버(42) 및 다중 경로 채널을 등화하기 위한 식(5)에서와 같은 FIR 필터들(41)을 포함하는 것으로 고려될 수 있다. 콜레스키 분해(Cholesky decomposition)를 사용하는 다이렉트 행렬 역변환 기반 솔루션은 N 차원 행렬에 대하여 O(N³) 차수의 복소 곱셈들 및 분할 동작들을 포함한다. 그러나, 이것은 하드웨어-기반 실시간 실행을 위해서는 매우 어렵다. 적어도 이러한 이유 때문에, 최소 평균 제곱(least-Mean-Square)(LMS) 알고리즘과 같은 적응성 솔류션들은 더 현실적인 실행들을 위해서 제안되어왔다. 그러나, 다중 수신 안테나(14)가 사용될 때, 적응성 칩-레벨 알고리즘들의 수렴 속도가 제한 요인이 된다. 바람직하지 않은 채널 조건들 하에서, 신호 공분산 행렬은 많은 스펙트럼의 조건수를 가진다. 이것은 급격하게 수렴률을 떨어뜨리고, 고속 패이딩 환경에서 만족스럽지 못한 성능을 나타낸다.

다중 안테나 수신기(25)에서 많은 아이젠(eigen) 값 확산을 수용하기 위해서, 반복 켤레 경사도 알고리즘이 M.J. Heikkila, K. Ruotsalainen과 J. Lilleberg의 "Space-time equalization using conjugate algorithm in WCDMA downlink" IEEE Proceeding in PIMRC, pp.673-677, 2002에서 단일 입력 다중 출력(SIMO) 시공 간 수신기를 위해 제안되었으며, 그리고 2004년 ICASSP에 제출된 P. Radosavljevic, J.R.Cavallaro, A.D.Baynast의 "Implementation of channel equalization for MIMO systems in WCDMA downlink"에서 MIMO 수신기를 위해서 제안되었다. MIMO 시스템에서, m^th 전송 안테나에 대하여, 총 J 반복들과 관련된 두 단계가 있다. 완결 CG 알고리즘은 아래와 같이 주어진다.

초기화

반복:j=1:J에 대하여

시간 도메인 행렬 벡터 곱

원래의 CG 알고리즘은 복소 곱들에서 아래 중요한 계산들을 포함한다:

의 외적(dot product);

에서의 행렬곱, 및 다수의 벡터 스케일링 계산들을 포함한다. 이들 중에서, 반복법에서 행렬 벡터 곱

가 지배적인 복잡도를 가진다. 공분산 행렬과 채널 추정 벡터는 수신 안테나들(14)에 따라서, 서브 행렬과 벡터들로 나누어질 수 있다. 공분산 행렬은 N(L+1)*N(L+1)의 크기를 가지며, 아래와 같이 나누어질 수 있으며,

여기서, 각 서브 행렬들 R_N1 _, _N2 는 두 안테나들(14)의 교차 공분산 행렬들이다. △_j-1 벡터는 N*(L+1) 벡터이고, △_j-1=[△_j-1,1,...,△_j-1,N]^T 로 나누어질 수 있으며, 여기서 두 번째 인덱스는 수신 안테나 인덱스이다. 따라서, 행렬 벡터 곱

은 다음과 같은 서브 블럭들로 나누어진다.

하드웨어 폼에서 다이렉트 하드웨어 서브 행렬 벡터 곱(DMM)

의 직접적인 VLSI 아키텍쳐(50)가 도3에 도시되었으며, 여기서 m(l)은 행렬/벡터 M의 l^th 를 의미한다.

만약 상관 행렬의 크기가 L+1이라 가정한다면, 단일의 서브 블럭 계산에 대 한 복잡도가 표1에 도시되었다. 메모리 액세스는 △와 Γ 각각에 대하여, R_n1,n2 행렬 및 (L+1)을 저장하기 위해서 (L+1)*(L+1)을 포함한다.

표1. 다이렉트 행렬 곱의 복잡도

CG 알고리즘의 수렴은 신호 공분산 행렬의 스펙트럼의 조건수에 의존한다. 시공의 공분산 행렬은, 특히 MIMO 시스템에 대하여 수렴률을 저하시키는 많은 아이젠 값 확산을 가질 수 있다. 채널 페이딩 속도를 따라잡기 위해서, 개개 WCDMA 슬롯(slot)(0.67ms)에서 등화기 필터들의 적어도 하나 또는 두 개의 업데이터들이 요구된다. 비록 기본적으로 CG 알고리즘이 O(L²)의 복잡도 차수로 감소시키더라도, CG에서의 감춰진 상수는 많은 반복들이 수렴되기를 요구할 때 여전히 하이이다. 이것은 컴팩트한 하드웨어 실시예에서 실시간 실행을 제한한다.

주파수-도메인 계산 아키텍쳐

그러나, 채널의 정상성 및 컨볼루션 성질을 사용하여, 공분산 행렬이 오직 N(L+1) 독립 요소들로 밴드 블럭 테플리츠 행렬(banded block Toeplitz matrix)이 되도록 도시될 수 있다. 각 서브 행렬은 다음과 같은 포멧을 가진다.

상삼각모서리행렬(upper triangular coner matrix)는 다음과 같이 정의됨으로써,

R_n1 _, _n2 행렬을 다음과 같은 방식으로 덧붙여 더 큰 행렬로 확장시킬 수 있다:

. 이것은 (L+1)×(3L+1)의 크기를 가지는 테플리츠 행렬을 도시할 수 있다. 따라서 상관 행렬에 의한 행렬 계산은 아래와 같이 상응한다.

Z_n1 _, _n2 행렬의 슬라이딩 윈도우 피처로부터, 행렬 벡터 곱은 실제로 선형 컨볼루션이며, 여기서 필터 탭들 벡터는

이고, 입력 데이터 벡터는

이다. 이러한 선형 컨볼루션은 다이렉트 폼 또는 변환된 계산 아키텍쳐 중 하나에서 시간 도메인 선형 FIR 필터를 사용하여 실행될 수 있다. 일반적인 식은 △_j-1, _n2(l)=0, l<0;l>L에대하여 다음과 같이 주어진다.

이러한 접근의 한 가지 장점은 시간 도메인 FIR 필터링 아키텍쳐로부터 파이프라이닝(pipelining)의 정의를 용이하게 하는 것이다. 다이렉트 폼 FIR 필터링에 대한 VLSI 아키텍쳐(60) 예시가 도4에 도시되었다.

주파수 도메인 FFT 가속

그것의 더 일반적인 VLSI 아키텍쳐에도 불구하고, FIR 필터링 아키텍쳐(60)는 (2L+1)*(L+1) 곱들의 계산 복잡도를 가지며, 여기서 (L+1)*(L+1) 곱만이 제로가 아닌 값으로 고려될 수 있다. 결과적으로, CG의 전체적인 복잡도는 차수 O(N²)에 여전히 존재한다. 그러나, FIR 필터링 해석 및 FFT 알고리즘의 특성들로부터, 주파수 도메인에서 FFT를 사용함으로써 순환 컨볼루션으로부터 선형 컨볼루션을 실행시킬 수 있다. 순환 컨볼루션을 선형 컨볼루션으로 전환하기 위해서는, 주파수 에일리어 스(alias)를 피하기 위해서 에지(edges)를 고려하여야 한다. 롱 스퀀스의 FFT 기반 필터링에는 두 개의 등가 아키텍쳐들이 있는데, 즉 "중첩-합"과 "중첩-저장" 아키텍쳐이다. 비록 도6에서 도시된 "중첩-합" 기반 아키텍쳐가 아래에서 설명되지만, 제어 논리 디자인의 간략화를 위해 최근 선호되는 아키텍쳐는 도5A와 도5B에 도시된 "중첩-저장" 기반 계산 아키텍쳐이다.

"중첩-저장" 기반 FFT 아키텍쳐(70)의 제1 실시예에 의해 실행되는 기본적인 과정은 도5A에 도시되었다. 먼저, 제로들이 필터 계수들에 패드(pad)되면, FFT가 제로 패드(zero-padded) 필터 벡터에 대하여 실행된다. 레코드는 롱 시퀀스로부터 제거되고, 이전 레코드의 2L 값들에 덧붙여진다. 이 레코드의 FFT 결과는 필터의 FFT 결과에 곱해진다. 그 후 IFFT 변환이 시간 도메인 샘플들을 얻기 위해서 수행된다. 적어도 일부 샘플들이 주파수 에일리어스를 피하기 위해서 상기 결과로부터 폐기된다.

필터의 길이가 (2L+1)이므로, 필터 계수들에 L개의 제로들을 패드하여, (3L+1) 포인트(point) FFT가 되면, 데이터 벡터에 대한 FFT 크기 또한 (3L+1)이 될 것이다. 이 경우 롱 시퀀스는 △_j-1, _n2 의 (L+1)개의 제로가 아닌 값들을 포함한다고 고려될 수 있다. 따라서 FFT의 2L개의 샘플들 [X_n2(0),...,X_n2(2L-1)]=[0 _1×L,△_j-1,n2(0),...,△_j-1,n2(L-1)]은 제1 레코드로부터 중첩 저장 값들을 형성하고, L+1 값들은 [△_j-1, _n2(L),0 _1×L]이 된다. 두 개의 FFT 결과들은 주파수 도메인에서 곱해진다. 그 다음, IFFT를 거친 이후의, 최종 결과는 주파수 에일리어스를 피하기 위해서 2L 포인트들을 드롭(drop)할 필요가 있다. 최종 유효 결과는 다음과 같이 주어진다.

도5A의 "중첩-저장" 기반 계산 아키텍쳐(70)는 길이가 (3L+1)인 두 개의 FFT와 하나의 IFFT를 포함한다. 또한, 크기가 (3L+1)인 하나의 외적이 존재한다. 따라서 전체 복잡도는 3(3L+1)log₂(3L+1)/2+(3L+1) 복소곱에 의해서 주어진다. 이상으로, 본 발명의 실시예는 2차의 복잡도 차수 O((L+1)*(L+1))로부터 O(CL*log₂(3L+1))의 복잡도 차수로 감소되는 것을 알 수 있으며, 여기서 C는 복잡도를 표시하는 상수이다.

리버스-폼 FFT 가속 아키텍쳐

비록 복잡도의 차수가 도5A에 도시된 "중첩-저장" 기반 계산 아키텍쳐(70) 실시예에서 감소된다 하더라도, 차수 앞의 상수 C의 값은 더 감소될 수 있다. 확장된 행렬 Z_n1 _, _n2는 많은 제로들을 가지기 때문에, FFT에 입력들도 많은 제로들을 포함한다. FFT 나비꼴 트리(butterfly tree)에서 어떤 가지들을 제거함으로써, FFT 계산의 상태를 감소시킬 수 있다. 그러나 이것은 FFT 모듈에서 여러 일대일맞춤 하는 것을 포함한다. 아래에서 설명하는 것과 같이, 행렬 곱 포멧을 조작함으로써 FFT의 크기를 감소시키는 복잡도 축소를 실행하는 것이 더 바람직하다.

에서의 행렬 곱은 아래 리버스 포멧의 행렬 벡터 곱과 등 가하며, 여기서 △_j-1, _n2의 요소들은 행렬을 형성하고, 상관 행렬의 독립 요소들은 곱 벡터를 형성한다.

(18)

따라서, 데이터 시퀸스 Y_n1,n2=[E_n1,n2 ^*[L],...,E_n1,n2 ^*[1],E_n1,n2[0],E_n1,n2[1],...,

E_n1 _, _n2[L]]가 탭 계수 △_j-1, _n2에 의해서 필터되는 것으로 볼 수 있다. 도5B에서 도시된 중첩-저장 FFT 기반 FIR 필터링 아키텍쳐(80)로, (2L+1) 길이의 벡터를 만들기 위해서 필터 △_j-1, _n2는 먼저 제로들로 패드된다. 벡터 [E_n1 _, _n2 ^*[L],...,E_n1 _, _n2 ^*[1]]은 제1 블럭으로부터 L개의 중첩-저장 값들로서 고려된다. 이러한 값들은 (2L+1) 길이의 벡터를 만들기 위해서 (L+1)개의 새로운 값들 [E_n1 _, _n2[0],E_n1 _, _n2[1],...,E_n1 _, _n2[L]]이 덧붙여진다. 이러한 벡터는 (2L+1) 길이의 FFT 필터 모듈에서의 입력이다. IFFT 모듈은 중간 결과들을 계산하고, L개의 샘플들은

로서, 최종 결과를 생성하기 위해서 드롭된다. 도5B에서 도시된 실시예에서, 복소곱의 수는 바람직한 중첩 저장 FFT 아키텍쳐(80)에 대하여 3(2L+1)log₂(3L+1)/2+(3L+1)로 주어 진다.

리버스 폼 FFT 가속으로 최적화된 반복 알고리즘은 아래와 같이 요약된다. m^th 전송 안테나(12)에 대하여, 반복은 주파수 도메인에서 FFT로 가속된다:

초기화

//주: MIMO 행렬 벡터 곱 Γ _j = R _rr △ _j-1 을 계산하기 위해; 주파수 도메인에서

중복된 계산을 더 축소하기 위해서 상이한 전송 안테나들(12)과 반복들 사이에서의 공통성을 적용할 수 있다. 공분산 벡터들의 FFT는 반복과 전송 안테나에 의존하지 않기 때문에, 먼저 모든 M 전송 안테나들(12) 및 J 반복들에서 초기화 공통 부분에서 공분산 벡터들의 FFT 결과들을 계산할 수 있다. 결과는 N 수신 안테나들(14)에 대하여 분배된 Ψ_N×N 서브 벡터들에 저장된다. 또한 채널 벡터는 N 서브 벡터들로 나누어진다. 이로써 단지 N ² 에 대해서만 직접적으로 실행하면 되므로, (N ² *J*M) 부분에 대한 FFT 연산 횟수를 절감시킨다. 반복 부분에 있어서, Γ_j 벡터는 일단 나누어지고, 제로 벡터들로 초기화된다. n2와 nl의 루프 구조를 재배열함으로써, 제로 패드 △_j-1, _n2 벡터의 FFT는 단지 외부 루프(outer loop)에 대하여 필요하다. 따라서, 단지 내부 루프에서 개별 Γ_j, _n1 _, _n2 에 대하여 주파수 도메인 외적과 IFFT를 계산할 필요가 있다. 누산기(accumulator)는 Γ_j, _n1 서브 벡터들을 생성한다. n1,n2 루프 후에, 두 개의 스칼라 δ_j+1및 ω_j가 내적으로부터 계산된다. δ_j+1은 실제 Γ_j의 놈(norm) 계산이기 때문에, 현재 당해 기술분야에서 숙련된 자는 완전 복소 곱을 계산할 필요가 없음을 이해할 것이다.

이제 MIMO HSDAP 시뮬레이션 체인에 대한 시뮬레이션 결과들이 게시된다. 네 가지의 상이한 기술들의 성능이 비교된다: Cholesky 분해들을 사용하는 다이렉트 행렬 역변환(DMI); 본 발명의 실시예에 따른 FFT 가속 CG 알고리즘; J.Zhang, T.Bhatt, G.Mandyam의 "Efficient linear equalization for high data rate downlink CDMA signaling" 37회 신호, 시스템, 및 컴퓨터에 대한 IEEE Asilomar 회의, 2003년에서 설명된 FFT 기반 알고리즘; 및 LMS 적응성 알고리즘. 패데스트리안-A와 패데스트리안-B 채널은 아래 I-METRA 채널 모델을 시뮬레이션한다(J.P. Kermoal, L. Schumacher, K. Pedersen, P. Mogensen의 "A Stochastic MIMO radio channel model with experimental validation" IEEE JSAC, VOL.20, NO 6, 2002년 8월, pp.1211-1226과 http://www.ist-imetra.org에서 I-METRA 프로젝트 컨소시엄의 "The IST-2000-30148 I-METRA project"를 참조하라). 전송 신호에 대한 칩율(chip rate)은 3.84Mcps이고, 이것은 3GPP HSDPA 표준을 따른다. 직교-가변-확산-계수(Orthogonal-Variable-Spreading-Factor:OVSF) 코드들은 아다마르 시퀀스로부터 생성된다. 확산 이득은 G이고 확산 코드들의 수는 데이터 채널에 대하여 K이다. 채널 상태 정보는 수신기에서 CPICH로부터 추정된다. 총 전송 전력의 10%가 파이롯 트레이닝 심볼들에 할당된다.

도7은 패데스트리안 A에 대하여 완전히 로드된 시스템의 성능을 도시하며, 도8은 2×2 구성을 가진 패데스트리안 B 채널들에서의 성능을 도시한다. 이러한 도면에서, L_h는 채널 지연 확산으로서 도시된다. 패데스트리안-A 채널의 경우에 대하여, FFT 가속 CG 및 FFT 기반 순환 근사는 DMI와 매우 근사하다. 패데스트리안-B 채널의 경우에 있어서, CG 및 FFT 기반 알고리즘은 매우 높은 SNR 범위에서는 DMI로부터 다소 벗어남을 보여준다. 완전 로드된 시스템에 대하여, 다섯번 반복되는 CG는 FFT 기반 알고리즘보다 다소 뛰어나다. CG 및 순환 근사 FFT 솔루션은 LMS 솔루션보다 훨씬 뛰어나다. 본 발명의 실시예들에 따라서, 이것은 CG 반복법에서 FFT 가속 아키텍쳐를 사용하는 LMMSE 기반 칩 등화기의 우수한 성능을 증명한다.

수치 안정성

시스템 안정성은 시스템 행렬의 조건수에 의해서 결정된다. 행렬의 조건수는 아래와 같이 최대 아이젠 값의 비율을 최소 아이젠 값으로 나눈 것으로서 정의된다.

만약 조건수가 크다면, 행렬은 단일의 행렬에 대하여 κ=∞되어 불량조건이 되는 경향이 있다. 불량 조건(ill conditioned) 행렬은 행렬 역변환시 열악한 수치 민감도를 나타낸다. 아래에서는, 상이한 SNR 범위에 대하여 J.Zhang 등의 FFT 기반 알고리즘에서 사용된 원래의 공분산 행렬과 순환 근사 행렬의 2-놈(norm) 조건수를 분석한다. 또한 매틀랩 내장 함수 LAPACK 조건 추정자(condition estimator)에 의해서 얻어진 1-놈의 조건 R의 역수에 대하여 분석이 실행된다. 만약 행렬이 양호 조건(well conditioned)이면, 조건의 역수는 거의 1.0이고, 만약 행렬이 불량 조건이면, 역수는 거의 제로이다.

표Ⅱ에서는, 조건수 κ(R_rr) 및 1-노름 조건수 κ_rc(R_cir)의 역수가 상이한 SNR 범위에서 L_h=12 채널에 대하여 도시되었다. R_rr 및 R_cir은 각각 원래의 공분산 행렬과 코너들을 추가한 후의 순환 행렬(circulant matrix)이다. SNR=0dB 내지 16dB의 범위에서, 원래 행렬은 상당히 양호하거나 다소 양호한 조건에 있다. 조건수는 SNR이 증가할 때, κ_rc 가 증가하는 동안에 더 큰 SNR에 대하여 증가한다. 이것은 분석과 모순이 없으며, 등화기 탭 솔버에서 수치 안정성을 감소시킨다. 표Ⅲ에서는, L_h=15일 때, 불량 채널 경우에 대한 조건을 분석한다. 조건수가 L_h=12보다 큰 점에 유의하라. R_cir에 코너를 추가한 후, 조건수는 특히 SNR=24dB에 대하여 급격하 게 증가하고, κ_r(R_cir)은 3.29e+3이 되며, 제한된 단어 길이를 가지는 수치 연산에 대하여 순환 행렬의 특이성이 될 수 있다.

표Ⅱ. 상이한 행렬에 대하여 SNR 대 조건수 및 역수: L_H=12

표Ⅲ. 상이한 행렬에 대하여 SNR 대 조건수 및 역수:L_H=15

이러한 하이 SNR 범위에 대하여, 순환 행렬 근사로 성능 저하가 매우 안 좋은 채널 상황에 대하여 도시되었다. 도9는 L_h=13일 때, 수정된 패데스트리안-B 채널 의 성능을 도시한다. 도10은 L_h=15일 때, 채널에 대한 성능을 도시한다. 본 발명에 따라, 반복 알고리즘의 잠재성을 보여주기 위해서, 8번의 반복들이 계산되었다. 불량 채널의 경우에 있어서, 순환 근사로 인한 FFT 기반 알고리즘의 성능은 급격하게 저하된다. SNR>16dB의 범위에서, 실제 FFT 기반 순환 근사는 많은 조건수가 시스템 방정식의 안정성에 오류를 일으키기 때문에 실패하나, FFT 가속으로 인한 반복 알고리즘은 매우 근접하게 DMI 솔루션을 따른다. 이것은 표Ⅲ에서의 원래 공분산 행렬 및 코너 보상 공분산 행렬에서 조건수 분석을 증명한다.

복잡도

성능 및 수치 안정성에 추가적으로, 알고리즘 복잡도가 다른 중요한 고려사항이다. M 전송 및 N 수신 안테나들을 구비하는 MIMO 시스템에서, 공분산 행렬의 크기는 만약 상관 관계 윈도우가 L 탭들을 가지면 NL × NL이다. Cholesky 분해를 사용하는 DMI는 O((NL)³)의 복잡도를 가짐이 명백하다. 상이한 계산 아키텍쳐들로 인한 CG 반복법에서 크기 (L+1)을 가지는 행렬-벡터 곱의 복잡도는 표Ⅳ에 도시되었다. DMM(다이렉트 행렬 곱) 및 리버스 폼 FIR 아키텍쳐는 동일한 곱 복잡도를 가진다. FIR-EF는 확장된 폼의 행렬에 대하여 FIR 기반 아키텍쳐를 나타낸다. 따라서, 시간 도메인 계산 아키텍쳐를 사용하는 원래의 CG 알고리즘은 O{(MJ(N(L+1)) ² }의 복잡도 차수를 가진다. 주파수 도메인 아키텍쳐들에 대하여, FIR-EF은 확장된 폼의 행렬을 가지는 FFT 기반 아키텍쳐를 나타낸다. FFT-RF 복잡도 상수가 감소되는 것을 볼 수 있다. 단일의 서브 행렬 연산에 대한 복잡도의 경향은 채널 길이가 증가 함에 따라서 도11에서 도시되었다. FFT-RF의 장점은 매우 긴 상관 관계 길이에 대하여 분명해진다.

표Ⅳ. 상이한 행렬 벡터에 대한 복잡도 비교

----------------------------------------

복소 곱의 아키텍쳐 수

상술한 FFT 가속 반복 공분산 추정자 및 탭 솔버(42)의 동작에 대한 요약으로부터, 반복 MIMO 칩 등화기(40)의 FFT들의 수는 ( N ² +M*N*J)이고 IFFT들의 수는 M*(N ² +J)이다. 더욱이, 주파수 도메인 외적에 대하여 M* N ² *J*(2L+1) 복소곱들이 있고, 내적에 대하여는 1.5*M*N*J*(2L+1) 복소곱들이 있다. L _F 포인트 FFT/IFFT에 대하여, 복소곱들의 수는 "L _F *log₂(L _F )/2"이다. 합산하면, 리버스 폼 FFT 기반 반복 공분산 추정자 및 탭 솔버(42)에 대한 복잡도는:

[(M+1)* N ² + MJ *(N+1)]*(2L+1)/2* log ₂ (2L+1)+1.5*M*N*J*(2L+1).

단순화하면, 지배적인 복잡도는 O{(M* N ² + MNJ )/2*(2L+1)*log ₂ (2L+1)}의 차수에 의해서 주어진다. FFT-RF는 O(( NL ) ² )로부터 작은 감소 차수 상수를 가지는 O(NL*log ₂ (N*L))로 곱의 수를 감소시킴으로써 알고리즘을 상당히 가속시키는 것을 볼 수 있다. 이것은 순환 근사로 인한 FFT 기반 솔루션의 복잡도가 O{(N²/2+2MN)(log₂L_F)+(N³+MN²)}L_F/2임을 IEEE GlobeCom, 2004에 제출된 Y. Guo, J. Zhang, D. McCain, J. Cavallaro의 "Efficient MIMO equalization for downlink mult-code CDMA:complexity optimization and comparative study"에서 볼 수 있으며, 여기서 L_F≥3L+1은 시뮬레이션에 의해서 결정된다. 따라서, 본 발명의 실시예들에 따른 FFT 기반 가속은 순환 근사와 유사한 복잡도를 가지며, 장시간 지연 확산 채널에서 개선된 수치 안정성 및 BER 성능을 제공하는 능력을 가진다.

상술한 것에 기반하여, 발명자들은 LMMSE 기반 MIMO 칩 레벨 등화기(40)의 복잡도를 O( NL * log ₂ (N*L))로 감소시키는 신규한 FFT 가속 반복 알고리즘 및 아키텍쳐를 제공함을 당해 기술 분야에서 숙련된 자는 이해하여야 하며, 이것은 초고속 알고리즘들의 카테고리에 속한다. 이것은 CG 반복법에서 상관 행렬의 다이렉트 폼 블럭 테플리츠 구조를 리버스 폼 블럭 테플리츠 구조로 전환함으로써 달성된다. 시간 도메인 행렬 벡터의 곱은 FFT 기반 "중첩-저장" 아키텍쳐로 등가 주파수 도메인 순환 컨볼루션에 의해서 가속된다. 급속히 반복하여 원래 초기 근사를 실제 최종 등화기 탭들로 정제한다. 코너들을 추가함으로써 순환 구조로 테플리츠 구조를 근사시키는 FFT 기반 등화기와는 달리, 본 발명에 따른 FFT 가속 반복 알고리즘은 시스템의 조건수를 증가시키지 않고, 급속한 수렴율로 인하여 강력한 수치 안정성을 입증한다. 도7 내지 도11에서 도시된 상술한 시뮬레이션들 결과들은 특히 매우 장시간 지연 확산 채널들에 대하여 상당히 개선된 성능 및 복잡도의 교환들을 나타낸다.

상술한 설명은, 예 및 비제한적인 예시들을 통하여, 본 발명을 실행하기 위해서 발명자들에 의해 현재 고려된 최상의 방법 및 장치의 완전하고 유익한 설명들을 제공한다. 그러나 첨부한 도면들 및 청구항들과 결합하여 읽혀질 때, 여러 가지 수정들 및 적응들이 상술한 설명과 관련하여 관련된 기술분야에서 숙련된 자에게 명백하게 가해질 수 있다.

하나의 비제한적인 예시로서, 본 발명의 실시예들이 "중첩-저장" 아키텍쳐의 컨텍스에서 상술된 것에 반하여, 또한 본 발명은 FFT 연산의 "중첩-합"에서 실행될 수 있으며, 여기서 중첩-합 실시예는 입력 데이터 시퀀스에 대하여 두 개의 FFT를 적용한다. 간략하게, 입력 데이터 시퀀스는 일단 두 개의 레코드에 대하여 절단된다. 각 레코드에 제로들을 패드하여 벡터 길이를 FFT 길이로 만든다. 두 레코드들의 FFT 결과들은 제로 패드 필터 계수들의 FFT 결과와 외적되며, IFFT들이 이들 두 개의 출력 벡터들에 대하여 취해진다. 다음으로, 제2 레코드의 제1 중첩 엔트리들은 제1 레코드의 중첩 엔트리들의 꼬리에 추가된다. 최종 결과를 얻기 위해서, 제1 레코드에 대한 초기 램프-업(ramp-up) 엔트리들이 드롭된다.

도6을 참조하면, 행렬 벡터 곱의 FFT 기반 가속을 달성하기 위한 예시적인 "중첩-합"이 도시되었다. 직접적인 해석으로부터, 만약 FIR 필터 길이가 L_FIR이고, FFT 길이가 L_F이면, 입력 시퀀스는 길이 L_F-L_FIR의 여러 레코드들로 나뉜다. L_FIR=2L+1, L_F=3L+1인 경우에 대하여, 레코드 길이는 L이 될 것이다. 따라서, 만약 X(i) 시퀀스에서 값들을 조사하지 않으면, X(i) 레코드들에 대하여 적어도 3개의 FFT 연산들이 있을 것이다. 그러나 만약 헤드 레코드 및 꼬리 레코드에서 X(i)가 제로 엔트리들을 가진다는 사실을 고려한다면, 복잡도는 도5A와 도5B에 관하여 상술한 "중첩-저장" 기반 연산들과 유사하다. 이러한 관점에서, "중첩-합" 및 "중첩-저장"은 등가 연산들로 고려될 수 있다.

일반적으로, FFT 연산의 "중첩-합" 타입은 FFT 실시예의 "중첩-저장" 타입과 같이 유사한 복잡도 차수를 가지나, 제어 논리, FFT의 수 및 FFT의 길이에서 다소 더 복잡하다. 따라서, 현재 FFT 연산의 "중첩-저장" 타입은 MIMO 칩 레벨 등화기(40)에 사용되기 위해서 선호되지만, 본 발명의 실시예들은 오직 FFT 연산의 "중첩-저장" 타입에 사용되도록 제한되지 않으며, FFT 연산의 "중첩-합" 타입에서도 사용될 수 있다.

더욱이, 다운 링크 시스템의 단일 안테나 타입은 (단일 입력, 단일 출력 또는 SISO로 언급되는) MIMO 수신기의 특별한 경우로 고려될 수 있음을 이해해야 한다. 따라서, 본 발명의 실시예는 SISO 시스템에서도 적용될 수 있음을 이해하여야 한다.

게다가, 본 발명의 실시예는 ASIC과 같은 개별 회로 또는 집적 회로에서 실 행되는 회로로서 하드웨어에 내장될 수 있으며, 또한 본 발명의 실시예들은 고속 디지털 신호 프로세서(DSP)에 의해 실행되는 컴퓨터 명령들과 같이 소트트웨어에서 실행될 수 있으며, 또는 본 발명의 실시예들은 하드웨어 또는 소프트웨어의 조합으로서 실행될 수 있다.

그러나, 본 발명의 이러한 모든 가르침 및 유사한 가르침들은 여전히 본 발명의 범위 내에 있다.

더욱이, 본 발명의 일부 특징들은 다른 특징들의 대응하는 사용 없이도 장점으로 이용될 수 있다. 이처럼, 상술한 설명은 본 발명의 원리들의 예시로서 단지 고려되어야 하며, 제한적으로 고려되지 않아야 한다.

Claims

O(Nlog₂(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 알고리즘을 실행시키는 장치를 포함하는 등화기로서, 상기 N은 공분산 행렬의 차원인 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 FFT 가속 반복 알고리즘은 유한 임펄스 응답(FIR) 필터에 연결된 출력을 가지는 탭 솔버에 의해서 실행되는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 LMMSE(Linear-Minimum-Mean-Square-Error,선형 최소 평균 제곱 오차) 등화기인 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 LMMSE 칩-레벨 등화기인 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 코드 분할 다중 접속 CDMA 수신기의 일부를 형성하는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 코드 분할 다중 접속 CDMA 단일 입력, 단일 출력 SISO 수신기의 일부를 형성하는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 코드 분할 다중 접속 CDMA 다중 입력, 다중 출력 MIMO 수신기의 일부를 형성하는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 CG(Conjugate-Gradient,켤레 경사도) 반복법에서 다이렉트 폼 블럭 테플리츠 구조(direct form block-Toeplitz structure)를 리버스 폼 블럭 테플리츠 구조(reversed form block-Toeplitz structure)로 변환하는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 FFT 아키텍쳐로 등가 주파수 도메인 순환 컨볼루션을 실행시킴으로써 시간 도메인 행렬 곱을 가속시키는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 조건수를 증가시키지 않고, FFT 아키텍쳐로 등가 주파수-도메인 순환 컨볼루션을 실행시킴으로써 시간 도메인 행렬 곱을 가속시키는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 중첩-저장 FFT 아키텍쳐를 포함하는 것을 특 징으로 하는 등화기.
제11항에 있어서, 상기 등화기는 필터 계수들에 제로들을 패드하고 제로 패드 필터 벡터에 대하여 FFT 연산을 수행하며, 시퀀스에서 레코드를 제거한 후 이전 레코드의 2L 값들에 덧붙이고, 상기 레코드의 FFT 결과를 상기 필터 벡터의 FFT 결과와 곱하며, 시간-도메인 샘플들을 얻기 위해 역 FFT(IFFT) 연산을 수행하고, 그리고 주파수 에일리어스를 피하기 위해 상기 결과로부터 복수의 샘플들을 폐기하는 것을 특징으로 하는 등화기.
제12항에 있어서, 상기 필터의 길이는 (2L+1)이고, 이 경우 L개의 제로들이 상기 필터 계수들에 패드되고, 상기 FFT 연산은 (3L+1) 포인트 FFT 연산이며, 데이터 벡터에 대한 상기 FFT 연산의 크기는 (3L+1)이며, 상기 시퀀스는 △_j-1, _n2의 (L+1)개의 제로가 아닌 값들을 포함하며, 상기 FFT의 2L개의 샘플들
은 제1 레코드로부터 상기 중첩-저장 값들을 형성하고, 상기 L+1 값들은
이며, 역 FFT 연산(IFFT) 후에, 2L 포인트들은 주파수 에일리어스를 피하기 위해서 드롭되어, 최종 결과가
와 같이 주어지는 것을 특징으로 하는 등화기.
제11항에 있어서, 상기 중첩-저장 FFT 아키텍쳐는 길이 (3L+1)인 두 개의 FFT와 하나의 역 FFT 및 크기가 (3L+1)인 하나의 외적을 포함하며, 전체 복잡도는 3(3L+1)log₂(3L+1)/2+(3L+1) 복소곱들에 의해 주어지는 것을 특징으로 하는 등화기.
제11항에 있어서, 상기 등화기는 (2L+1) 길이의 벡터를 형성하기 위해 필터 계수들에 제로들로 패드하고, (2L+1) 길이의 벡터를 형성하기 위해 (L+1)개의 새로운 값들 [E_n1 _, _n2[0],E_n1 _, _n2[1],...,E_n1 _, _n2[1]]이 덧붙여진 벡터 [E_n1 _, _n2 ^*[L],...,E_n1 _, _n2 ^*[1]]은 제1 블럭으로부터의 L개의 "중첩-저장" 값들로서 고려되며, (2L+1) 길이의 FFT 연산은 상기 벡터에서 수행되고 상기 FFT 연산의 결과가 필터 탭들의 FFT 결과와 곱해지며, 이 경우 역 FFT은 중간 결과들을 형성하고 상기 L개의 샘플들이
로서 최종 결과를 생성하기 위해서 제거되며, 전체 복잡도는 3*(2L+1)*log₂(3L+1)/2+(3L+1) 복소곱들에 의해서 주어지는 것을 특징으로 하는 등화기.
제1항에 있어서, 상기 등화기는 중첩-합 FFT 아키텍쳐를 포함하는 것을 특징으로 하는 등화기.
제16항에 있어서, 상기 등화기는 두 개의 레코드들에 대한 입력 데이터 시퀀스를 절단하고, 각 레코드에 제로들을 패드하고 상기 FFT 길이와 상기 벡터의 길 이를 같게하며, 각 레코드에 FFT 연산을 수행하고 각 레코드에 대한 상기 FFT 결과를 상기 제로 패드 필터 계수들의 FFT 결과들과 외적하고, 상기 두 개의 출력 벡터들에 대하여 역 FFT를 취하고, 상기 제2 레코드의 제1 중첩 엔트리들을 상기 제1 레코드의 중첩 엔트리들의 꼬리(tail)에 추가하고, 상기 제1 레코드에 대하여 최초 램프-업 엔트리들을 제거하는 것을 특징으로 하는 등화기.
LMMSE 기반 칩 레벨 등화기를 포함하는 코드 분할 다중 접속 CDMA 수신기로서, 상기 등화기는 O(Nlog(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 알고리즘(N은 공분산 행렬의 차원)을 실행시키도록 동작하는 공분산 추정자 및 탭 솔버의 출력에 연결되는 FIR 필터를 포함하고, 그리고 중첩-저장 또는 중첩-합 FFT 아키텍쳐 중 하나를 포함하는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 공분산 추정자 및 탭 솔버는 CG 반복법에서 리버스 폼 블럭 테플리츠 구조로 변환되는 다이렉트 폼 블럭 테플리츠 구조를 실행하는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 등화기는 등가 주파수-도메인 순환 컨볼루션을 수행함으로써 시간 도메인 행렬 곱을 가속시키는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 등화기는 회로를 사용하여 실행되는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 등화기는 소프트웨어를 사용하여 실행되는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 등화기는 회로 및 소프트웨어의 조합을 사용하여 실행되는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 수신기는 단일 입력, 단일 출력 SISO CDMA 수신기를 포함하는 것을 특징으로 하는 CDMA 수신기.
제18항에 있어서, 상기 수신기는 다중 입력, 다중 출력 MIMO CDMA 수신기를 포함하는 것을 특징으로 하는 CDMA 수신기.
FIR 필터 수단들에 연결되는 출력을 구비한 공분산 추정자 및 탭 솔버 수단을 포함하는 등화기로서, 상기 공분산 추정차 및 탭 솔버 수단은 O(Nlog₂(N))의 복잡도 차수를 나타내는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시키며, N은 공분산 행렬의 차원인 것을 특징으로 하는 등화기.
제26항에 있어서, 상기 등화기는 코드 분할 다중 접속 CDMA 다운링크 수신기의 일부를 형성하는 것을 특징으로 하는 등화기.
제26항에 있어서, 상기 등화기는 LMMSE 등화기인 것을 특징으로 하는 등화기.
제26항에 있어서, 상기 등화기는 LMMSE 칩-레벨 등화기인 것을 특징으로 하는 등화기.
제26항에 있어서, 상기 등화기는 단일 입력, 단일 출력 SISO 아키텍쳐 또는 다중 입력, 다중 출력 MIMO 아키텍쳐 중 하나를 구비하는 코드 분할 다중 접속 CDMA 수신기의 일부를 형성하는 것을 특징으로 하는 등화기.
제26항에 있어서, CG 반복법에서 다이렉트 폼 블럭 테플리츠 구조를 리버스 폼 블럭 테플리츠 구조로 변환하기 위한 수단을 포함하는 것을 특징으로 하는 등화기.
제26항에 있어서, FFT 아키텍쳐로 등가 주파수-도메인 순환 컨볼루션을 실행시킴으로써 시간 도메인 행렬 곱을 가속시키는 수단을 포함하는 것을 특징으로 하는 등화기.
제26항에 있어서, 상기 등화기는 중첩-저장 FFT 아키텍쳐 또는 중첩-합 FFT 아키텍쳐 중 하나를 포함하는 것을 특징으로 하는 등화기.
다중 채널로부터 신호를 수신하기 위한 방법으로서,

적어도 하나의 수신 안테나로 상기 신호를 수신하는 단계; 및

0(Nlog(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시킴으로써 수신된 신호를 등화하는 단계를 포함하며, N은 공분산 행렬의 차원인 것을 특징으로 하는 방법.
제34항에 있어서, 상기 FFT 가속 반복 절차는 FIR 필터에 연결된 출력을 구비한 탭 솔버에 의해서 실행되는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 LMMSE 기술을 사용하는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 LMMSE 칩-레벨 기술을 사용하는 것을 특징으로 하는 방법.
제34항에 있어서, 수신하고 등화하는 단계는 코드 분할 다중 접속 CDMA 수신 기 내에서 일어나는 것을 특징으로 하는 방법.
제34항에 있어서, 수신하고 등화하는 단계는 코드 분할 다중 접속 CDMA 단일 입력, 단일 출력 SISO 수신기 내에서 일어나는 것을 특징으로 하는 방법.
제34항에 있어서, 수신하고 등화하는 단계는 코드 분할 다중 접속 CDMA 다중 입력, 다중 출력 MIMO 수신기 내에서 일어나는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 CG 반복법에서 다이렉트 폼 블럭 테플리츠 구조를 리버스 폼 블럭 테플리츠 구조로 변환하는 것을 포함하는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 FFT 아키텍쳐로 등가 주파수-도메인 순환 컨볼루션을 실행시킴으로써 시간 도메인 행렬 곱을 가속시키는 것을 포함하는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 중첩-저장 FFT 연산을 사용하는 것을 포함하는 것을 특징으로 하는 방법.
제43항에 있어서, 중첩-저장 FFT 기술을 사용하는 것은, 필터 계수들에 제로 들을 패드하고, 제로 패드 필터 벡터에 대하여 FFT 연산을 수행하는 것과, 시퀀스로에서 레코드를 제거하고 이전 레코드의 2L 값들에 덧붙이는 것과, 상기 레코드의 FFT 결과를 상기 필터 벡터의 FFT 결과와 곱하는 것과, 시간-도메인 샘플들을 얻기 위해 역 FFT 연산을 수행하는 것, 및 상기 결과로부터 복수의 샘플들을 폐기하는 것을 포함하는 것을 특징으로 하는 방법.
제44항에 있어서, 상기 필터의 길이는 (2L+1)이며, L개의 제로들이 상기 필터 계수들에 패드되고, 상기 FFT 연산은 (3L+1) 포인트 FFT 연산이며, 데이터 벡터에 대한 상기 FFT 연산의 크기 또한 (3L+1)이며, 상기 시퀀스는 △_j-1, _n2의 (L+1)개의 제로가 아닌 값들을 포함하며, 상기 FFT의 2L개의 샘플들
은 제1 레코드로부터 상기 중첩-저장 값들을 형성하고, 상기 L+1 값들은
이며, 역 FFT 연산 후에, 2L 포인트들은 드롭되어, 최종 결과가
와 같이 주어지는 것을 특징으로 하는 방법.
제43항에 있어서, 상기 중첩-저장 FFT 기술을 사용하는 것은 길이 (3L+1)인두 개의 FFT와 하나의 역 FFT를 실행시키는 것과, 크기 (3L+1)인 하나의 외적을 생성하는 것을 포함하며, 전체 복잡도는 3(3L+1)log₂(3L+1)/2+(3L+1) 복소곱들에 의해 주어지는 것을 특징으로 방법.
제43항에 있어서, 등화하는 단계는 (2L+1) 길이 벡터를 형성하기 위해 필터 계수들에 제로들을 패드하는 것, (2L+1) 길이 벡터를 형성하기 위해 (L+1)개의 새로운 값들 [E_n1 _, _n2[0],E_n1 _, _n2[1],...,E_n1 _, _n2[1]]이 덧붙여진 벡터 [E_n1,n2 ^*[L],...,E_n1,n2 ^*[1]]은 제1의 블럭으로부터 L개의 "중첩-저장" 값들로서 고려되며, 상기 벡터 상에서 (2L+1) 길이의 FFT 연산을 실행하는 것, 그리고 상기 FFT 연산의 결과를 필터 탭들의 FFT 결과와 곱하는 것, 중간 결과들을 형성하기 위해 역 FFT를 취하는 것,
로서 최종 결과를 생성하기 위해 상기 L개의 샘플들을 제거하는 것을 포함하며, 여기서 전체 복잡도는 3*(2L+1)*log₂(3L+1)/2+(3L+1) 복소곱들에 의해서 주어지는 것을 특징으로 하는 방법.
제34항에 있어서, 등화하는 단계는 중첩-합 FFT 연산을 사용하는 것을 포함하는 것을 특징으로 하는 방법.
제48항에 있어서, 등화하는 단계는 두 개의 레코드들에 대하여 입력 데이터 시퀀스를 절단하는 것, 각 레코드에 제로들을 패드하여 상기 벡터 길이를 상기 FFT 길이와 같게하는 것, 각 레코드에 FFT 연산을 실행하는 것, 각 레코드에 대한 상기 FFT 결과를 제로 패드 필터 계수들의 FFT 결과와 곱하는 것, 상기 두 개의 출력 벡터들에 대하여 역 FFT를 취하는 것, 상기 제2 레코드의 제1 중첩 엔트리들을 상기 제1 레코드의 중첩 엔트리들의 꼬리에 추가하는 것, 및 상기 제1 레코드에 대하여 특정 엔트리들을 제거하는 것을 포함하는 것을 특징으로 하는 방법.
다중 채널로부터 적어도 하나의 안테나로 수신된 신호를 등화하기 위해서 데이터 프로세서로 향하게 하는 프로그램 명령들을 저장하는 데이터 저장 매체로서, O(N(log₂(N))의 복잡도 차수를 가지는 고속 푸리에 변환 FFT 가속 반복 절차를 실행시키는 연산을 포함하며, N은 공분산 행렬의 차원인 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 FFT 가속 반복 절차는 FIR 필터에 연결되는 출력을 R구비한 탭 솔버를 동작시킴으로써 실행되는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 연산은 LMMSE 기술을 사용하는 것을 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 연산은 LMMSE 칩-레벨 기술을 사용하는 것을 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 데이터 프로세서는 코드 분할 다중 접속 CDMA 수신기의 일부를 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 데이터 프로세서는 코드 분할 다중 접속 CDMA 단일 입력, 단일 출력 SISO 수신기의 일부를 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 데이터 프로세서는 코드 분할 다중 접속 CDMA 다중 입력, 다중 출력 MIMO 수신기의 일부를 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 연산은 CG 반복법에서 다이렉트 폼 블럭 테플리츠 구조를 리버스 폼 블럭 테플리츠 구조로 변환하는 것을 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 연산은 FFT 아키텍쳐로 등가 주파수-도메인 순환 컨볼루션을 실행시킴으로써 시간 도메인 행렬 곱을 가속시키는 것을 포함하는 것을 특징으로 하는 데이터 저장 매체.
제50항에 있어서, 상기 연산은 중첩-저장 FFT 연산 또는 중첩-합 FFT 연산 중 하나를 사용하는 것을 포함하는 것을 특징으로 하는 데이터 저장 매체.