KR20070085007A

KR20070085007A - 임피던스 정합 회로

Info

Publication number: KR20070085007A
Application number: KR1020060063117A
Authority: KR
Inventors: 춘-이 황
Original assignee: 노바텍 마이크로일렉트로닉스 코포레이션
Priority date: 2006-02-22
Filing date: 2006-07-05
Publication date: 2007-08-27
Also published as: TW200733559A; KR100792641B1; US7368936B2; US20070194967A1; TWI369855B

Abstract

본원에는 제조 공정들에서의 변화들에 영향을 받지 않으면서도 고정밀도를 지니는 임피던스 정합 회로가 개시되어 있다. 상기 임피던스 정합 회로는 임피던스 검출 회로, 전류 비교기, 연속 근사 제어기, 및 임피던스 결합 회로를 포함한다. 상기 임피던스 검출 회로는 외부 임피던스를 검출한다. 상기 임피던스 결합 회로는 출력 임피던스를 출력한다. 상기 전류 비교기는 상기 임피던스 검출 회로 및 상기 임피던스 결합 회로로부터의 전류들을 비교한다. 상기 연속 근사 제어기는 출력 임피던스가 상기 전류 비교기를 통해 상기 외부 임피던스의 대응하는 임피던스 정합 값을 이루고 있는지를 인식한다. 상기 출력 임피던스가 원하는 임피던스 값을 이루고 있지 않을 경우에, 상기 연속 근사 제어기가 상기 외부 임피던스에 대응하는 원하는 임피던스 값을 이루기 위해 임피던스 결합 회로의 출력 임피던스를 변화시키도록 상기 임피던스 결합 회로에서 임피던스 조정 메커니즘을 순차적으로 제어하게 된다.

Description

임피던스 정합 회로{Impedance match circuit}

도 1은 종래의 임피던스 정합 회로를 보여주는 회로도.

도 2a 및 도 2b는 다른 종래의 임피던스 정합 회로를 보여주는 회로도.

도 3a 및 도 3b는 또 다른 종래의 임피던스 정합 회로를 보여주는 회로도.

도 4는 본 발명의 한 실시예에 따른 제조 공정에서의 변화들에 영향을 받지 않으면서도 고정밀도를 갖는 임피던스 정합 회로를 보여주는 회로도.

본 발명은 임피던스 정합 회로에 관한 것이다. 더 구체적으로 기술하면, 본 발명은 제조 공정들에서의 변화들에 영향을 받지 않으면서도 고정밀도를 지니는 임피던스 정합 회로에 관한 것이다.

상기 임피던스 정합 회로는 여러 분야에 적용된다. 예를 들면, 고속 데이터가 전송 회선을 통해 전송될 경우에, 극히 높은 주파수로 인해 매우 짧은 파장이 결과적으로는 상당한 전자기파 효과를 발생시킨다. 입력 유닛 임피던스, 전송 회선 특성 임피던스, 및 출력 유닛 임피던스가 정합되지 않을 경우에, 데이터 전송 과정에서 전자기파 효과로 인해 반사 간섭 현상이 발생하게 되고, 완전한 전력 전송이 이루어지지 않을 수 있다. 이러한 현상은 상기 임피던스 정합 회로를 사용하여 효율적으로 감소 또는 제거될 수 있다. 종래의 임피던스 정합 회로는 매우 많은 요소를 지니며 낮은 정밀도를 지니는 것과 같은 많은 단점이 있다. 여분의 요소들로 인해 회로 면적이 증가되며 불필요한 전력이 소비된다.

미국 특허 제US 6,560,290호에는 고속 데이터 통신을 위한 칩 임피던스 정합 회로 및 상보형 금속 산화물 반도체 드라이버가 개시되어 있다. 도 1은 이러한 임피던스 정합 회로의 회로도이다. 도 1에서는, 저항기들(R11,R12,R13,R14)이 전압 소스(VCC)의 전압을 분할하고 이를 연산 증폭기들(OP11,OP12,OP13)에 출력하도록 직렬로 연결되어 있다. 트랜지스터들(101,106,109)의 2개의 단에는 상기 연산 증폭기들(OP11,OP12,OP13)이 연결되어 있으며 상기 연산 증폭기들(OP11,OP12,OP13)의 입력 전압을 통해 상기 트랜지스터(101,106,109)들의 구동이 이루어진다. 트랜지스터들(101,104,106,109) 및 대응하는 트랜지스터들(102,103,105,107,108,110,111)은 전류 미러들을 형성한다. 상기 트랜지스터(101)의 소스 및 드레인이 통전 상태로 됨으로써, 인가된 저항기(R1e)를 통해 흐르는 전류가 생성된다. 전류는 트랜지스터들(102,103)에 미러되고, 상기 트랜지스터들(102,103)을 통해 흐르는 전류는 또한 트랜지스터들(104,106)을 각각 통해 흐른 다음에 트랜지스터(105) 및 트랜지스터들(107,108)에 각각 미러된다. 트랜지스터(105)를 통해 흐르는 전류는 트랜지스터(109)를 통해 트랜지스터들(110,111)에 미러된다. 따라서, 수신 단들(RX+,RX-)의 등가 임피던스는 인기된 저항기(R1e)의 임피던스이다.

종래의 회로는 너무 많은 연산 증폭기로 인해 레이아웃이 복잡해지고 오프셋 전압에 민감해짐으로써, 제조 공정들의 일관성을 이루기가 어렵다. 한편, 등가 저항이 트랜지스터에 의해 시뮬레이션(simulation)되기 때문에, 고주파 효과가 제한되게끔 채널 변조 효과 및 기판 기생 효과가 생기는 것 같다.

ROC 특허 공보 제538602호에는 다른 한 종래의 임피던스 정합 회로가 개시되어 있다. 도 2a 및 도 2b는 이러한 종래의 임피던스 회로의 회로도들이다. 연산 증폭기(OP20)는 외부 저항기(R2e)를 통해 흐르는 (전류값이 VB/R2e인) 전류를 발생시키게끔 트랜지스터(201)를 통전하도록 기준 전압(VB)을 수신한다. 트랜지스터(202)는 전류를 트랜지스터들(203_1∼203_n)에 미러한다. 저항기(R22)는 저항기(R21)와 함께 다른 저항기 그룹을 형성하도록 스위치(SW)에 의해 제어된다. 일례로서 2개의 저항기들(R22) 및 트랜지스터(203_3)에 연결된 저항기(R21)를 취해 보면, 저항기(R21)는 2개의 스위치(SW)를 통해 2개의 저항기(R22)와 병렬 연결된다. 병렬 연결 방식으로, 이러한 그룹의 등가 임피던스가 병렬 연결된 저항기들(R22)에 기인하여 강하하고, 그럼으로써 연산 증폭기(OP21_3)를 통해 전압(VB)과 비교되는 낮은 전압 차가 발생하게 된다. 다른 저항기 그룹들도 유사한 방식으로 추론될 수 있다. 전압(VB)과 다른 전압들을 비교한 다음에, 연산 증폭기들(OP21_1∼OP21_n)은 신호들(T21_1∼T21_n)을 출력하여 도 2b에 도시된 바와 같이 스위치(SW21_1∼SW21_n)를 제어한다. 예를 들면, 신호들(T21_1∼T21_2)이 1이고 T21_3∼T21_n이 0일 경우에, 저항기(R2e)의 임피던스 값이 저항기(R22)와 병렬 연결된 저항기(R21)의 등가 저항에 가장 근사한 값이라고 생각된다. 이 순간에, 저항기(R23) 및 하나의 저항기(R24)가 출력 단자들(VX,VY)에서 원하는 정합 저항값을 발생하게끔 스위 치(SW21_1)가 온(ON) 상태로 된다. 이러한 종래의 회로의 단점은 요소들의 개수가 많음으로써 회로 크기가 커지게 된다는 것에 있다.

ROC 특허 공보 제538602호에는 종래의 임피던스 정합 회로가 또한 개시되어 있다. 도 3a 및 도 3b는 이러한 회로도들이다. 연산 증폭기(OP30)는 트랜지스터(301)에 입력되는 기준 전압(VB)를 수신하고, 그럼으로써 외부 저항기(R3e)를 통해 흐르는 전류를 발생시킨다. 트랜지스터(305,309)의 폭-길이 비는 p:q 이며, 트랜지스터(305,307)의 임의의 폭-길이 비는 p:1이다. (x가 ON-상태 스위치(SW31)의 개수일 경우에) 저항기(RO)를 통해 흐르는 전류에 대한 저항기(R3e)를 통해 흐르는 전류의 비가 p+x/q이게끔 제어 타이밍 생성기(350)가 스위치들(SW31_1∼SW31_n)을 순차적으로 턴온시킨다. 트랜지스터(309)에 의해 생성된 전류는 저항기(R0)에서 전압 강하를 발생시키는데, 다시 말하면 전압(V0)은 상기 연산 증폭기(OP31)가 연결되는 위치에서 발생한다. 연산 증폭기(OP31)는 전압(V0)과 전압(VB)을 비교하고, 비교된 결과를 레지스터 유닛들(321_0∼321_n)에 저장한다. 상기 레지스터 유닛들(321_0∼321_n)의 출력 신호들(TS_0∼TS_n)은 도 3b의 스위치들(SW32_0∼SW32_n)을 제어할 수 있고, 그럼으로써 저항기(R33) 및 저항기(R34)는 출력 단자들(VX,VY)에서 저항기(R3e)에 가장 관련된 정합 저항값을 발생시킨다. 이러한 종래의 회로가 비교적 간단하지만, 전압들을 비교하는 메커니즘은 여전히 복잡하며, 트랜지스터들과 정합될 때 정밀도가 감소될 수 있다.

본 발명의 목적은 외부 저항기에 고정 비례하는 관계로 내장된 저항기를 제 공하는 임피던스 정합 회로를 제공하는 것이다.

본 발명은 외부 저항기에 고정 비례하는 관계로 내장된 저항기를 제공하는 임피던스 정합 회로를 제공한다. 적합한 자동 보정 메커니즘은 임피던스 값이 제조 공정, 온도, 및 전압에 영향을 받지 않게 할 수 있다. 상기 임피던스 정합 회로는 또한 데이터 전송 효과를 효율적으로 개선하도록 데이터 전송 시스템에 적용될 수 있다.

위에 언급된 목적 및 다른 목적을 기반으로 하여, 본 발명은 외부 임피던스에 관련된 임피던스 정합 값을 발생시키는 임피던스 정합 회로를 제공한다. 상기 임피던스 정합 회로는 임피던스 검출 회로, 전류 비교기, 연속 근사 제어기, 및 임피던스 결합 회로를 포함한다. 상기 임피던스 검출 회로는 제1 전류를 출력하기 위해 외부 임피던스에 비례하는 관계로 제1 임피던스를 획득하도록 외부 임피던스를 검출한다. 상기 전류 비교기는 상기 제1 전류 및 상기 외부 임피던스를 통해 흐르는 제2 전류에 응답하여 비교된 결과를 발생시킨다. 상기 연속 근사 제어기는 원하는 제1 임피던스를 획득하기 위해 상기 전류 비교기의 비교된 결과에 따라 상기 임피던스 검출 회로의 제1 임피던스를 제어한다. 상기 임피던스 결합 회로는 상기 외부 임피던스에 비례하는 관계로 임피던스 정합 값을 획득하게끔 상기 임피던스 검출 회로의 임피던스 결합 구조를 중복시킨다. 상기 외부 임피던스에 대한 제1 임피던스의 비는 외부 임피던스에 대한 임피던스 정합 값의 비와 동일하다.

위에 언급된 목적 및 다른 목적을 기반으로 하여, 본 발명은 또한 외부 임피 던스에 관련된 임피던스 정합 값을 발생시키는 임피던스 정합 회로를 포함하는 신호 수신기를 제공한다. 상기 임피던스 정합 회로는 임피던스 검출 회로, 전류 미러, 전류 비교기, 연속 근사 제어기, 및 임피던스 결합 회로를 포함한다. 상기 임피던스 검출 회로는 외부 임피던스에 비례하는 관계로 제1 임피던스를 획득하도록 외부 임피던스를 검출하고, 제1 전류를 출력시킨다. 상기 전류 미러는 트랜지스터들의 다른 폭-길이 비들에 비례하는 관계로 제3 전류를 획득하도록 상기 외부 임피던스를 통해 흐르는 제2 전류를 미러하는데 사용된다. 상기 전류 비교기는 상기 제1 전류 및 상기 제3 전류를 비교하여 비교된 결과를 발생시키고 이를 상기 연속 근사 제어기에 입력한다. 상기 연속 근사 제어기는 조정이 이루어진 다음에 외부 임피던스에 비례하는 관계로 원하는 제1 임피던스를 획득하도록 상기 전류 비교기의 비교된 결과에 따라 상기 임피던스 검출 회로의 제1 임피던스를 조정한다. 상기 임피던스 결합 회로는 외부 임피던스에 비례하는 관계로 임피던스 정합 값을 획득하도록 상기 임피던스 검출 회로의 임피던스 결합 구조를 중복시킨다.

위에 언급된 목적, 특징 및 이점 및 다른 목적, 특징 및 이점을 이해할 수 있게 하기 위해, 도면들에 나타나 있는 바람직한 실시예들이 이하에서 상세하게 설명될 것이다.

앞서 언급된 개괄적인 설명 및 이하의 상세한 설명 모두는 대표적인 것들이며 권리주장된 바와 같은 발명의 부가 설명을 제공하려고 의도된 것으로 이해되어야 한다.

도 4는 본 발명의 한 실시예에 따른 제조 공정들에서의 변동들에 영향을 받 지 않으면서도 고정밀도를 지니는 임피던스 정합 회로의 회로도이다. 본 발명의 실시예에 따른 임피던스 정합 회로는 임피던스 검출 회로(410), 전류 비교기(420), 연속 근사 제어기(430), 임피던스 결합 회로(440), 레지스터(register; 450), 전류 미러(460), 및 전압 클램프용 트랜지스터들(401,402)을 포함한다. 이러한 실시예에서, 상기 임피던스 검출 회로(410)는 임피던스 값을 검출하고 이를 임피던스 검출 범위 내에서 인가된 저항기에 비례하는 관계로 결합한다. 상기 임피던스 검출 값의 조정은 상기 임피던스 검출 회로(410)의 스위치 및 저항기에 대한 결합 구조를 조정함으로써 수 배의 상기 인가된 저항기(RE)로 되도록 임피던스 검출 값을 조정하도록 상기 비교기(420)의 비교 이후에 상기 연속 근사 제어기(430)에 비교 신호를 출력하는 단계를 포함한다. 상기 레지스터(450)는 상기 임피던스 결합 회로(440)에 임피던스 검출 값을 중복시키고, 그 값은 임피던스 정합 값으로 된다. 원하는 저항값이 점차로 접근하게 됨에 따라, 임피던스 정합 오차들이 감소된다. 이러한 정합 구조를 달성하는 것이 용이하며, 요소들의 개수가 대단히 감소된다. 한편, 연속 근사 제어기(430)와의 결합 관계를 이루는 전류 비교기(420)의 보정 메커니즘은 고정밀도를 지닌다. 임피던스 검출 회로(410) 및 상기 임피던스 결합 회로(440)는 동일한 임피던스 아키텍처를 지님으로써, 상기 임피던스 정합 값이 온도, 제조 공정, 및 전압에 영향을 받지 않게 된다.

상기 임피던스 검출 회로(410)는 외부 저항기(RE)의 임피던스를 검출하고, 이를 상기 외부 저항기(RE)의 임피던스에 비례하는 관계로 임피던스 값 내에 결합시키고, 또한 제1 전류(I1)를 출력시킨다. 상기 외부 저항기(RE)의 한 단이 전압 클램프용 트랜지스터(401)의 소스 단에 연결되며, 타 단은 전압(Vcc)에 연결된다. 상기 전압 클램프용 트랜지스터(401)의 소스는 상기 외부 저항기(RE)의 한 단에 연결되며, 상기 게이트는 구동 전압(VCLP)에 연결되고, 드레인은 상기 전류 미러(460)에 연결된다. 상기 전압(VCLP)은 상기 소스 단자의 전압이 전압(VC)에 클램프되게끔 상기 전압 클램프용 트랜지스터(401)의 게이트에 입력된다. 상기 전압 클램프용 트랜지스터(401)는 ([(VCC-VC)/RE]의 전류 값을 갖는) 전류(I2)를 상기 전류 미러(460)에 흐르게 하기 위해 외부 저항기(RE)와 직렬로 연결된다. 트랜지스터(404)에 대한 트랜지스터(403)의 폭-길이 비는 N/M일 경우에, 상기 전류 미러(460)는 트랜지스터들(403,404,405_1∼405_n)을 포함한다. 전류 미러(460)는 상기 제2 전류의 입력을 통해 제3 전류(I3)를 출력시킬 수 있다. I3의 전류 값은 I3*(M/N)이다. 제어 신호는 상기 전류 미러에 의해 생성된 전류(I3)를 미세조종하기 위해 트랜지스터드(405_1∼405_n)에 대응하는 스위치들(SW45_1∼SW45_n)의 온/오프(ON/OFF)를 제어한다. 예를 들면, 트랜지스터(404) 및 트랜지스터(405)의 임의의 폭-길이 비는 M:1이다. (y가 정수일 때) y 스위치들이 ON일 경우, I3의 전류 값은 I2*[(M+y)/N]이다. 이러한 실시예에 의하면, 상기 전류 미러(460)의 미세조종 설계는 상기 임피던스 정합 회로의 정밀도 및 적응성을 또한 증가시킬 수 있다.

상기 전압 클램프용 트랜지스터(402)의 소스는 상기 임피던스 검출 회로(410)에 연결된다. 상기 게이트는 구동 전압(VCLP)에 연결된다. 상기 드레인은 상기 전류 비교기(420)의 입력 단에 연결된다. 상기 전압(VCLP)은 전압(VD)으로 되게 하기 위해 상기 소스 단의 전압을 클램프시키도록 상기 전압 클램프용 트랜지스 터(402)에 입력된다. 전압(VC)이 전압(VD)과 동일할 경우에, 상기 전압 클램프용 트랜지스터(402)는 전류(I1)를 흐르게 하기 위해 상기 임피던스 검출 회로(410)와 직렬로 연결된다. 상기 임피던스 검출 회로(410)가 임피던스 정합 값을 이루지 못할 경우에는, 전류(I1)의 최대 허용 값이 전류(I3)의 최대 허용 값과 동일하지 않게 된다.

상기 임피던스 검출 회로(410)는 제1 기본 임피더(basic impedor; RR1), 제 스위치들(SWA1,SWA2...SWAn), 및 제2 기본 임피더들(RA1,RA2...RAn)을 포함한다. 상기 기본 임피더들(RA1,RA2...RAn)이 동일한 값을 지니는 것으로 가정되어 있다. 임피던스(RR1)는 기준 전압(VCC) 및 전압 클램프용 트랜지스터(402)의 소스 사이에 연결되어 있다. 임피던스(RA1,RA2...RAn)의 한 단은 기준 전압(VCC)에 연결되어 있으며, 다른 한 단은 상기 제1 스위치(SWA1,SWA2...SWAn)의 한 단에 연결되어 있고, 상기 제1 스위치(SWA1,SWA2...SWAn)의 다른 한 단은 상기 제2 전압 클램프용 트랜지스터(402)의 소스 단에 연결되어 있다. 연속 근사 제어기(430)는 임피던스(RR1) 및 임피던스들(RA1,RA2...RAn)에 의해 형성된 등가 임피던스들을 제어하도록 상기 제1 스위치들(SWA1,SWA2...SWAn)의 ON/OFF를 제어한다. 여기서, 병렬 연결된 임피던스들(RA1∼RAn)의 임피던스 값은 RA로 되도록 설정된다. 상기 임피던스 값(RA)은 상기 제1 스위치들(SWA1,SWA2...SWAn)의 ON/OFF 상태에 따라 변한다. 상기 전압 클램프용 트랜지스터(402)는 상기 소스 단의 전압을 전압(VD)으로 클램핑함으로써 상기 임피던스 검출 회로(410)로부터 출력된 제1 전류(I1)는 (VCC-VD)/(RR1//RA)이다.

상기 임피던스 검출 회로(410)가 적합한 임피던스 정합 값을 획득하지 못할 경우에, 상기 임피던스 검출 회로(410)의 최대 허용 전류(I1)는 상기 전류 미러(460)의 최대 허용 전류(I3)와는 다르고, 그럼으로써 상기 전류 비교기(420)의 입력 전압(VE)의 값이 상승하게 되거나 상기 전류 비교기(420)의 입력 전압(VE)의 값이 하강하게 된다. 상기 전류 비교기(420)는 슈미트 트리거를 사용하여 구현된다. 상기 전류 비교기(420)는 상기 전류들(I1,I3)의 비교된 결과를 상기 연속 근사 제어기(430)에 전송한다. 상기 전류(I1)가 상기 전류(I3)와 동일하지 않을 경우에, 상기 연속 근사 제어기(430)는 임피던스 값(RA)의 변화를 위해 이러한 비교 결과에 따라 연속적으로 상기 제1 스위치들(SWA1,SWA2...SWAn)을 턴온시킨다. 예를 들면, I1이 I3보다 작을 경우에, ON-상태의 스위치들(SWA1∼SWAn)의 개수는 RA 값이 작게 되고, I1 값이 크게 되게끔 점차로 증가된다. 상기 전류(I1)의 전류 값이 상기 전류(I3)의 전류 값에 가장 근사할 때까지, 상기 전류 비교기(420)는 상기 임피던스 검출 회로(410)가 원하는 저항 값을 획득할 수 있게끔 상기 연속 근사 제어기(430)가 상기 근사 동작을 종료하게 하기 위해 상태 변화한다. 위에 언급된 내용으로부터 알 수 있는 바와 같이, 전류(I1) = (VCC-VD)/(RR1//RA)라는 관계가 성립되며, 전류(I3) = 전류(I3)*(M/N) = [(VCC-VC)*M/(RE*N)]이라는 관계가 성립한다. 종료에 도달하게 되면, 상기 전류(I1)는 상기 전류(I3)와 대락적으로 동일하게 되며, 그럼으로써 상기 임피던스 검출 회로(410)의 등가 저항값은 (RR1//RA) = RE*(N/M)이라는 관계가 성립된다. 이때, 상기 레지스터(450) 내에는 상기 임피던스 검출 회로(410)의 임피던스 값에 대응하는 제1 스위치들(SWA1,SWA2...SWAn)의 ON/OFF가 저 장된다. 이 순간에, 인에이블 신호는 상기 임피던스 결합 회로(440)의 스위치들(SWB1∼SWBn)의 ON/OFF 상태들을 제어하게끔 상기 스위치들(SWA1,SWA2...SWAn)의 ON/OFF 상태들을 상기 임피던스 결합 회로(440)에 전달하도록 상기 레지스터(450)를 제어한다. 정합 임피던스 값을 획득하도록 점차로 접근하는 방법을 사용함으로써, 요소들이 절약되고, 또한 고정밀도 효과가 달성된다.

상기 임피던스 결합 회로(440)는 기본 임피도(RR3), 스위치들(SWB1,SWB2...SWBn) 및 기본 임피도들(RB1,RB2...RBn)을 포함한다. 상기 기본 임피도(RR3)는 출력/입력 핀(I/O) 및 기준 전압(VCC)과 직렬로 연결된다. 상기 기본 임피도들(RB1,RB2...RBn)의 한 단이 상기 기준 전압(VCC)에 연결되어 있으며, 다른 한 단이 제2 스위치들(SWB1,SWB2...SWBn)에 연결되어 있다. 상기 제2 스위치들(SWB1,SWB2...SWBn)의 다른 한 단이 출력/입력(I/O) 핀에 연결되어 있다. 상기 기본 임피도들(RB1,RB2...RBn)은 동일한 임피던스 값을 지니는 것으로 가정된다.

상기 스위치들(SWB1,SWB2...SWBn)의 ON/OFF 상태들은 상기 레지스터(450)를 통해 상기 제1 스위치들(SWA1,SWA2...SWAn)의 ON/OFF 상태를 중복시킨다. 상기 스위치들(SWB1,SWB2...SWBn)의 ON/OFF는 상기 기본 임피도(RR3) 및 상기 기본 임피도들(RB1,RB2,..RBn)의 등가 임피던스를 제어한다. 예를 들면, 접근이 종료될 경우에, 상기 스위치들(SWA1,SWA2)은 ON이고, 다른 스위치들(SWA3∼SWAn)은 OFF이다. 여기서, 상기 임피던스 검출 회로(410)는 원하는 임피던스 정합 값을 획득한다. 상기 임피던스 결합 회로(440)의 스위치들(SWB1,SWB2)은 또한 동일한 임피던스 정합 값을 획득하게끔 상기 레지스터(450)를 통해 턴온된다(다른 스위치들(SWB3∼SWBn) 은 OFF이다). 여기서, 상기 임피던스 결합 회로(440)는 상기 임피던스 검출 회로(410)의 등가 저항값을 완전히 중복시키고, 이를 출력/입력(I/O) 핀에 출력시킨다. 정밀도를 더 증가시키기 위해, 상기 임피던스 결합 회로(440) 및 상기 임피던스 검출 회로(410)는 동일한 임피던스 아키텍처를 지니는데, 예를 들면 집적 회로의 레이아웃은 완전히 동일한 것이다. 예를 들면, 상기 기본 임피도들(PR1,RA1∼RAn,RR3,RB1∼RBn) 각각의 구현은 예를 들면 칩 저항기이다.

본 발명의 한 실시예에 따른 신호 수신기는 외부 임피던스에 관련된 임피던스 정합 값을 생성하기 위한 임피던스 정합 회로를 포함한다. 상기 신호 수신기가 신호들을 수신할 경우에, 외부 신호 전송 장치의 임피던스는 가장 양호한 전송 효과를 획득하도록 정합된다. 상기 신호 수신기의 임피던스 정합 회로는 임피던스 검출 회로, 전류 미러, 전류 비교기, 연속 근사 제어기, 및 임피던스 결합 회로를 포함한다. 상기 임피던스 검출 회로는 외부 임피던스를 검출한다. 상기 외부 임피던스의 전류는 상기 임피던스 검출 회로의 전류와 비교되도록 상기 전류 미러를 통해 상기 전류 비교기에 검출 전류를 미러(mirror)한다. 상기 연속 근사 제어기는 원하는 정합 임피던스 값이 획득될 때까지 상기 비교된 결과에 따라 상기 임피던스 검출 회로의 임피던스 값을 점차로 조정한다. 이어서, 상기 검출된 결과는 동일한 임피던스 값으로서 출력되도록 상기 임피던스 결합 회로에 중복된다.

위에 언급된 내용을 고려해 보면, 본 발명에서는, 제조 공정에 영향을 받지 않으면서도 고정밀도를 지니는 임피던스 정합 회로가 상기 전류 비교기(420)의 결 합을 위해 상기 임피던스 검출 회로(410)를 채용하기 때문에, 상기 전류 비교기(420)는 상기 연속 근사 제어기(430)의 보정 모드를 구동시키고, 상기 임피던스 검출 회로(410) 및 상기 임피던스 결합 회로(440)는 동일한 임피던스 아키텍처를 지니며, 상기 임피던스 정합 값은 온도, 제조 공정, 및 전압에 영향을 받지 않으면서도 고정밀도를 지닌다. 한편, 이러한 임피던스 정합 구조는 요소들의 개수가 대단히 감소되게끔 달성되기에 용이하다. 더군다나, 상기 임피던스 결합 회로(440)의 개수가 한개로만 국한되지 않는다. 다수의 채널을 사용하는 경우에는, 다수의 그룹의 동일한 임피던스 결합 회로(440)가 사용될 수 있다.

당업자에게는 자명하겠지만 본 발명의 범위 또는 사상으로부터 벗어나지 않고서도 본 발명의 구조에 대한 여러 가지의 변경 및 변형이 구현될 수 있다. 위에 언급된 내용을 고려해 보면, 본 발명은 본 발명의 변형 및 변경 예가 첨부된 청구항들의 범위 및 상기 청구항들의 등가 범위에 속하는 경우에 그러한 본 발명이 변형 및 변경 예를 포함하려고 의도된 것이다.

Claims

외부 임피던스에 관련된 임피던스 정합 값을 발생시키는 임피던스 정합 회로에 있어서,

상기 외부 임피던스에 비례하는 관계로 제1 임피던스를 획득하도록 상기 외부 임피던스를 검출하고 제1 전류를 출력시키는 임피던스 검출 회로;

상기 제1 전류 및 상기 외부 임피던스를 통해 흐르는 제2 전류에 응답하여 비교된 결과를 발생시키는 전류 비교기;

원하는 제1 임피던스를 획득하도록 상기 전류 비교기의 비교된 결과에 따라 상기 임피던스 검출 회로의 제1 임피던스를 제어하는 연속 근사 제어기; 및

상기 외부 임피던스에 비례하는 관계로 임피던스 정합 값을 획득하도록 상기 임피던스 검출 회로의 임피던스 결합 구조를 중복시키는 임피던스 결합 회로로서, 상기 외부 임피던스에 대한 상기 제1 임피던스의 비율이 제1의 소정 비율을 형성하도록 상기 외부 임피던스에 대한 임피던스 정합 값의 비율과 결합하는 임피던스 결합 회로를 포함하는 것을 특징으로 하는 임피던스 정합 회로.
제1항에 있어서,

상기 임피던스 정합 회로는,

상기 임피던스 결합 회로를 제어하도록 상기 임피던스 검출 회로의 임피던스 결합 구조를 일치시키는 레지스터를 더 포함하는 것을 특징으로 하는 임피던스 정 합 회로.
제1항에 있어서,

상기 임피던스 정합 회로는,

제3 전류의 획득을 위해 상기 제2 전류를 미러하는 전류 미러를 더 포함하는 것을 특징으로 하는 임피던스 정합 회로.
제3항에 있어서, 상기 전류 비교기는 상기 제3 전류와 상기 제1 전류를 비교하는 것을 특징으로 하는 임피던스 정합 회로.
제3항에 있어서,

상기 임피던스 정합 회로는,

상기 외부 임피던스와 직렬로 연결되어 있으며 상기 전류 미러에 상기 제2 전류를 흐르게 하는 제1 전압 클램프용 트랜지스터; 및

상기 임피던스 검출 회로와 직렬로 연결되어 있으며 상기 제1 전류를 흐르게 하는 제2 전압 클램프용 트랜지스터를 더 포함하는 것을 특징으로 하는 임피던스 정합 회로.
제5항에 있어서,

상기 임피던스 검출 회로는,

기준 전압 소스 및 상기 제2 전압 클램프용 트랜지스터 사이에 직렬로 연결된 제1 기본 임피더;

복수 개의 제1 스위치;

한 단이 상기 기준 전압 소스에 연결되어 있으며 타 단이 각각의 제1 스위치의 한 단에 연결되어 있는 복수 개의 제2 기본 임피더로서, 각각의 제1 스위치의 타 단이 상기 제2 전압 클램프용 트랜지스터에 연결되어 있으며, 상기 연속 근사 제어기는 상기 제1 기본 임피더 및 상기 제2 기본 임피더들의 결합된 등가 임피던스를 제어하도록 각각의 제1 스위치의 ON/OFF를 제어하고, 상기 등가 임피던스는 제1 임피던스인 복수 개의 제2 기본 임피더를 포함하는 것을 특징으로 하는 임피던스 정합 회로.
제6항에 있어서,

상기 임피던스 결합 회로는,

상기 기준 전압 소스 및 출력/입력 핀 사이에 직렬로 연결된 제3 기본 임피더;

복수 개의 제2 스위치;

한 단이 상기 기준 전압 소스에 연결되어 있으며 타 단이 각각의 제2 스위치의 한 단에 연결되어 있는 복수 개의 제4 기준 임피더로서, 각각의 제2 스위치의 타 단이 상기 출력/입력 핀에 연결되어 있으며, 상기 제2 스위치들의 ON/OFF 상태들이 상기 제1 스위치들의 ON/OFF 상태들을 중복시키고, 각각의 제2 스위치의 ON/OFF 는 상기 제3 기본 임피더 및 상기 제4 기본 임피더들의 결합된 등가 임피던스를 제어하며, 상기 등가 임피던스가 임피던스 정합 값인 복수 개의 제4 기본 임피더를 포함하는 것을 특징으로 하는 임피던스 정합 회로.
제1항에 있어서, 상기 임피던스 결합 회로 및 상기 임피던스 검출 회로는 동일한 임피던스 아키텍처를 지니는 것을 특징으로 하는 임피던스 정합 회로.
신호 수신기에 있어서,

외부 임피던스에 관련된 임피던스 정합 값을 발생시키는 임피던스 정합 회로를 포함하며, 상기 임피던스 정합 회로는,

상기 외부 임피던스에 비례하는 관계로 제1 임피던스를 획득하도록 상기 외부 임피던스를 검출하고 제1 전류를 출력시키는 임피던스 검출 회로;

제3 전류의 획득을 위해 상기 외부 임피던스를 통해 흐르는 제2 전류를 미러하는 전류 미러;

비교된 결과를 생성하기 위해 상기 제3 전류와 상기 제1 전류를 비교하는 전류 비교기;

원하는 제1 임피던스를 획득하도록 상기 전류 비교기의 비교된 결과에 따라 상기 임피던스 검출 회로의 제1 임피던스를 제어하는 연속 근사 제어기; 및

상기 외부 임피던스에 비례하는 관계로 임피던스 정합 값을 획득하도록 상기 임피던스 검출 회로의 임피던스 결합 구조를 중복시키는 임피던스 결합 회로로서, 상기 외부 임피던스에 대한 상기 제1 임피던스의 비율이 제1의 소정 비율을 형성하도록 상기 외부 임피던스에 대한 임피던스 정합 값의 비율과 결합하는 임피던스 결합 회로를 포함하는 것을 특징으로 하는 신호 수신기.
제9항에 있어서,

상기 임피던스 정합 회로는,

상기 임피던스 결합 회로를 제어하도록 상기 임피던스 검출 회로의 임피던스 결합 구조를 일치시키는 레지스터를 더 포함하는 것을 특징으로 하는 신호 수신기.
제9항에 있어서,

상기 임피던스 정합 회로는,

상기 외부 임피던스와 직렬로 연결되어 있으며 상기 전류 미러에 상기 제2 전류를 흐르게 하는 제1 전압 클램프용 트랜지스터; 및

상기 임피던스 검출 회로와 직렬로 연결되어 있으며 상기 제1 전류를 흐르게 하는 제2 전압 클램프용 트랜지스터를 더 포함하는 것을 특징으로 하는 신호 수신기.
제9항에 있어서,

상기 임피던스 검출 회로는,

기준 전압 소스 및 상기 제2 전압 클램프용 트랜지스터 사이에 직렬로 연결 된 제1 기본 임피더;

복수 개의 제1 스위치;

한 단이 상기 기준 전압 소스에 연결되어 있으며 타 단이 각각의 제1 스위치의 한 단에 연결되어 있는 복수 개의 제2 기본 임피더로서, 각각의 제1 스위치의 타 단이 상기 제2 전압 클램프용 트랜지스터에 연결되어 있으며, 상기 연속 근사 제어기는 상기 제1 기본 임피더 및 상기 제2 기본 임피더들의 결합된 등가 임피던스를 제어하도록 각각의 제1 스위치의 ON/OFF를 제어하고, 상기 등가 임피던스는 제1 임피던스인 복수 개의 제2 기본 임피더를 포함하는 것을 특징으로 하는 신호 수신기.
제9항에 있어서,

상기 임피던스 결합 회로는,

상기 기준 전압 소스 및 출력/입력 핀 사이에 직렬로 연결된 제3 기본 임피더;

복수 개의 제2 스위치;

한 단이 상기 기준 전압 소스에 연결되어 있으며 타 단이 각각의 제2 스위치의 한 단에 연결되어 있는 복수 개의 제4 기준 임피더로서, 각각의 제2 스위치의 타 단이 상기 출력/입력 핀에 연결되어 있으며, 상기 제2 스위치들의 ON/OFF 상태들이 상기 제1 스위치들의 ON/OFF 상태들을 중복시키고, 각각의 제2 스위치의 ON/OFF는 상기 제3 기본 임피더 및 상기 제4 기본 임피더들의 결합된 등가 임피던 스를 제어하며, 상기 등가 임피던스가 임피던스 정합 값인 복수 개의 제4 기본 임피더를 포함하는 것을 특징으로 하는 신호 수신기.
제9항에 있어서, 상기 임피던스 결합 회로 및 상기 임피던스 검출 회로는 동일한 임피던스 아키텍처를 지니는 것을 특징으로 하는 신호 수신기.