KR20070083120A - 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 제1 기판과 제2 기판의 온도 차이를 최소화하여 스페이서 주위의 이상 발광을 억제할 수 있는 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 의한 전자 방출 표시 디바이스는 밀봉 부재와 함께 진공 용기를 구성하는 제1 기판 및 제2 기판과, 제1 기판 위에 어레이를 이루며 배치되는 전자 방출 소자들과, 제2 기판의 일면에 형성되는 형광층들과, 각각의 형광층 사이에 위치하는 흑색층과, 형광층들과 흑색층의 일면에 위치하는 애노드 전극과, 적어도 일부가 흑색층과 접촉하면서 제2 기판 상에서 밀봉 부재의 내측과 외측에 걸쳐 위치하는 복수의 방열막들과, 제1 기판과 제2 기판 사이에 배치되는 복수의 스페이서들을 포함한다.

형광층, 흑색층, 애노드전극, 방열막, 스페이서, 진공용기

Description

전자 방출 표시 디바이스 {ELECTRON EMISSION DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 평면도이다.

도 2는 도 1의 I-I선 단면도이다.

도 3은 도 1의 A 영역을 나타낸 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 4는 도 1의 Ⅱ-Ⅱ선 단면도이다.

도 5는 흑색층의 변형예를 설명하기 위해 도시한 전자 방출 표시 디바이스의 부분 단면도이다.

도 6은 방열막의 변형예를 설명하기 위해 도시한 방열막의 부분 확대 평면도이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 제1 기판과 제2 기판의 온도 차이를 최소화하여 스페이서 주위의 이상 발광을 억제할 수 있는 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 흑색층 및 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

전자 방출 디바이스는 전자 방출부와 구동 전극들을 구비하여 화소 단위로 제2 기판을 향해 의도한 양의 전자들을 방출시키고, 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 한다.

상기 전자 방출 표시 디바이스에서 제1 기판과 제2 기판은 밀봉 부재에 의해 가장자리가 일체로 접합된 다음 내부 공간이 대략 10^-6 Torr의 진공도로 배기되어 밀봉 부재와 함께 진공 용기를 구성한다. 진공 용기는 내부와 외부의 압력 차이에 의해 강한 압축력을 인가받으며, 이 압축력은 화면 사이즈에 비례하여 커진다.

따라서 통상의 전자 방출 표시 디바이스는 진공 용기 내부에 스페이서들을 설치하여 진공 용기에 가해지는 압축력을 지지하고, 제1 기판과 제2 기판의 간격을 일정하게 유지시키고 있다. 스페이서는 주로 유리 또는 세라믹과 같은 유전체로 제작되며, 형광층을 침범하지 않도록 흑색층에 대응하여 위치한다.

그런데 전자 방출 표시 디바이스를 장시간 구동하면 형광층에 충돌한 전자들이 신속하게 외부로 빠져나가지 못하고 정체되어 형광층 표면을 대전시킨다. 이로 인해 제2 기판에 열이 발생하고, 제1 기판과 제2 기판 사이에 온도 차이가 발생하게 된다.

이러한 두 기판의 온도 차이는 스페이서들에 영향을 미쳐 제2 기판을 향한 스페이서 상단과 제1 기판을 향한 스페이서 하단이 소정의 온도 차이를 갖게 된다. 스페이서의 위치별 온도 차이는 스페이서의 국부적인 비저항값 차이를 유발하여 스페이서의 높이 방향을 따라 표면 전위를 변화시킨다.

이로써 스페이서 주위를 진행하는 전자빔은 스페이서를 향해 끌리거나 스페이서로부터 밀려나는 등 경로가 왜곡되며, 그 결과 스페이서 주위의 형광층이 과대 발광하거나 과소 발광하여 화면 상에 스페이서 자리가 보이는 표시 불량으로 이어진다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 제1 기판과 제2 기판의 온도 차이를 최소화하여 스페이서 주위의 이상 발광을 억제할 수 있는 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

밀봉 부재와 함께 진공 용기를 구성하는 제1 기판 및 제2 기판과, 제1 기판 위에 어레이를 이루며 배치되는 전자 방출 소자들과, 제2 기판의 일면에 형성되는 형광층들과, 각각의 형광층 사이에 위치하는 흑색층과, 형광층들과 흑색층의 일면에 위치하는 애노드 전극과, 적어도 일부가 흑색층과 접촉하면서 제2 기판 상에서 밀봉 부재의 내측과 외측에 걸쳐 위치하는 복수의 방열막들과, 제1 기판과 제2 기판 사이에 배치되는 복수의 스페이서들을 포함하는 전자 방출 표시 디바이스를 제공한다.

상기 방열막은 금, 백금, 금 합금 및 백금 합금 중 어느 하나로 형성될 수 있다.

상기 방열막은 흑색층 위에서 제2 기판의 일 방향을 따라 형성되고, 그 단부가 상기 일 방향을 따라 제2 기판의 일측 가장자리로 연장되어 대기 중에 노출될 수 있다.

상기 방열막은 형광층들이 위치하는 액티브 영역 외측에서 복수의 방열 돌기들을 형성할 수 있다.

상기 방열막들은 밀봉 부재 외측에서 연결부를 통해 전기적으로 연결될 수 있으며, 연결부가 양단부에 소정 폭의 애노드 리드부를 형성할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 평면도이고, 도 2는 도 1의 I-I선 단면도이며, 도 3은 도 1의 A 영역을 나타낸 전자 방출 표시 디바이스의 부분 분해 사시도이다. 도 2와 도 3에서는 전자 방출 디바이스의 일례로 전계 방출 어레이(FEA)형을 도시하였다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(14)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 Torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재(14)가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스를 구성하고, 전자 방출 디바이스가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛과 결합하여 전자 방출 표시 디바이스를 구성한다.

도 2와 도 3을 참고하면 전계 방출 어레이(FEA)형 전자 방출 디바이스에서 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(16)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(16)을 덮으면서 제1 기판(10) 전체에 제1 절연층(18)이 형성된다. 제1 절연층(18) 위에는 제2 전극인 게이트 전극들(20)이 캐소드 전극(16)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

캐소드 전극들(16)과 게이트 전극들(20)의 교차 영역을 하나의 화소 영역으 로 정의하면, 캐소드 전극(16) 위로 화소 영역마다 전자 방출부들(22)이 형성되고, 제1 절연층(18)과 게이트 전극들(20)에는 각 전자 방출부(22)에 대응하는 개구부(181,201)가 형성되어 제1 기판(10) 위에 전자 방출부(22)가 노출되도록 한다.

전자 방출부(22)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(22)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 훌러렌(C₆₀), 실리콘 나노와이어 또는 이들의 조합 물질을 포함할 수 있다. 다른 한편으로 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

상기에서는 게이트 전극들(20)이 제1 절연층(18)을 사이에 두고 캐소드 전극들(16) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 경우도 가능하다. 이 경우 전자 방출부는 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(20)과 제1 절연층(18) 위로 제3 전극인 집속 전극(24)이 형성된다. 집속 전극(24) 하부에는 제2 절연층(26)이 위치하여 게이트 전극들(20)과 집속 전극(24)을 절연시키며, 집속 전극(24)과 제2 절연층(26)에도 전자빔 통과를 위한 개구부(241,261)가 마련된다.

집속 전극(24)은 전자 방출부(22)마다 이에 대응하는 하나의 개구부를 형성하여 각 전자 방출부(22)에서 방출되는 전자들을 개별로 집속하거나, 화소 영역마 다 하나의 개구부(241)를 형성하여 하나의 화소 영역에서 방출되는 전자들을 포괄적으로 집속할 수 있다. 도 3에서는 두번째 경우를 도시하였다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(28), 일례로 적색과 녹색 및 청색 형광층들(28R,28G,28B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(28) 사이로 화면의 콘트라스트 향상을 위한 흑색층(30)이 형성된다. 형광층(28)은 제1 기판(10)에 설정되는 화소 영역에 한가지 색의 형광층이 대응하도록 배치되며, 흑색층(30)은 제2 기판(12)의 일 방향 및 이 방향과 직교하는 방향을 따라 매트릭스 형태로 구비될 수 있다.

그리고 형광층(28)과 흑색층(30) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(32)이 형성된다. 애노드 전극(32)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(28)을 고전위 상태로 유지시키며, 형광층(28)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO(Indium Tin Oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(28)과 흑색층(30)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 금속막과 투명 도전막을 동시에 형성하는 구조도 가능하다.

본 실시예에서 흑색층(30) 위에는 제2 기판(12)의 일 방향(일례로 도면의 x축 방향)을 따라 열전도율이 우수한 금속 물질로 이루어진 방열막(34)이 형성되며, 방열막(34)이 제2 기판(12)의 일측 가장자리로 연장되어 밀봉 부재(14)의 내측과 외측에 걸쳐 위치한다. 방열막(34)은 금, 백금, 금 합금 또는 백금 합금으로 이루어질 수 있다.

흑색층(30)은 크롬 산화물로 이루어질 수 있는데, 통상의 흑색층(30)은 발광 유닛 제작시 열 공정을 거치면서 저항이 높아지고 열전도도가 낮아지게 된다. 이로써 방열막(34)이 흑색층(30)의 전도성을 높여 형광층(28) 표면에 대전된 전하들을 신속하게 외부로 인출시키며, 그 단부가 대기 중에 노출되어 위치함에 따라 제2 기판(12)에서 발생하는 열을 외부로 발산시켜 제2 기판(12)의 온도를 낮추는 역할을 한다.

도 4를 참고하면, 방열막(34)은 전자 방출부들과 형광층들이 위치하는 액티브 영역에서 흑색층(30) 위에 형성되어 이와 전기적으로 연결되고, 그 단부가 제2 기판(12)의 일측 가장자리로 연장되어 대기 중에 노출되도록 한다. 다른 한편으로 도 5를 참고하면, 흑색층(30')과 방열막(34')이 함께 제2 기판(12)의 일측 가장자리로 인출되어 그 단부가 대기 중에 노출되어 위치할 수 있다.

또한 도 6에 도시한 바와 같이 액티브 영역 외측에 위치하는 방열막(34") 부위에 다수의 방열 돌기(36)가 형성될 수 있다. 방열 돌기(36)는 방열막(34")의 측면에서 방열막(34")의 길이 방향과 수직한 방향으로 연장 형성되며, 방열막(34")의 표면적을 늘려 이의 방열 효과를 극대화시킨다.

다시 도 1을 참고하면, 밀봉 부재(14) 외측으로 연장된 방열막들(34)은 제2 기판(12)의 일측 가장자리에서 연결부(38)를 통해 모두 전기적으로 연결될 수 있으며, 이러한 구성을 통해 대기 중에 노출되는 방열 면적을 확대시킬 수 있다. 이때 연결부(38)의 양 단부에는 소정 폭의 애노드 리드부(40)가 형성되어 애노드 리드부(40)를 통해 애노드 전극(30)에 애노드 전압을 인가하도록 한다.

전술한 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(42, 도 2 참고)이 배치된다. 스페이서들(42)은 형광층(28)을 침범하지 않도록 흑색층(30)에 대응하여 위치하고, 주로 유리나 세라믹과 같은 유전체로 제작된다.

상기한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(16), 게이트 전극들(20), 집속 전극(24) 및 애노드 전극(32)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(16)과 게이트 전극들(20) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(24)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(32)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(16)과 게이트 전극(20)의 전압 차가 임계치 이상인 화소들에서 전자 방출부(22) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(24)의 개구부(241)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(32)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(28)에 충돌하여 이를 발광시킨다.

전술한 구동 과정에 있어서, 형광층들(28)이 위치하는 제2 기판(12)은 전자 방출부(22)로부터 지속적으로 전자들을 제공받기 때문에 형광층(28) 표면이 대전되어 제2 기판(12)에 열이 발생하고, 제1 기판(10)과 제2 기판(12)의 온도 차이를 유발하게 된다.

이때 흑색층(30)과 접촉하는 방열막(34)이 높은 열전도율을 갖는 금속으로 이루어지고 그 단부가 대기 중에 노출되어 위치함에 따라, 제2 기판(12)에 발생하는 열을 신속하게 대기 중으로 방출시켜 제1 기판(10)과 제2 기판(12)의 온도 차이를 감소시킨다. 또한 방열막(34)이 흑색층(30)보다 높은 전기 전도도를 가지므로 형광층(32) 표면에 대전된 전하들을 신속하게 외부로 인출시켜 형광층(32) 표면의 전하 대전을 감소시킨다.

따라서 본 실시예의 전자 방출 표시 디바이스는 스페이서(42)의 높이 방향에 따른 국부적인 비저항값 변화 및 이에 따른 표면 전위 변화를 최소화하고, 그 결과 스페이서(42) 주위의 전자빔 경로 왜곡을 억제하여 스페이서(42) 주위의 이상 발광을 예방할 수 있다.

상기에서는 전자 방출부가 진공 중에서 전계에 의해 전자를 방출하는 물질들로 이루어진 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명은 이러한 전계 방출 어레이형에 한정되지 않고 다른 타입의 전자 방출 표시 디바이스에도 용이하게 적용 가능하다.

또한 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도 면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 방열막을 이용해 제2 기판의 온도를 낮춤으로써 제1 기판과 제2 기판의 온도 차이를 줄이고, 그 결과 스페이서의 높이 방향에 따른 비저항값 차이를 최소화한다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 스페이서 주위의 전자빔 경로 왜곡을 억제하여 화면 상에 스페이서 자리가 보이는 표시 불량을 예방할 수 있다.

Claims (7)

1. 밀봉 부재와 함께 진공 용기를 구성하는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 어레이를 이루며 배치되는 전자 방출 소자들과;

   상기 제2 기판의 일면에 형성되는 형광층들과;

   상기 각각의 형광층 사이에 위치하는 흑색층과;

   상기 형광층들과 흑색층의 일면에 위치하는 애노드 전극과;

   적어도 일부가 상기 흑색층과 접촉하면서 상기 제2 기판 상에서 상기 밀봉 부재의 내측과 외측에 걸쳐 위치하는 복수의 방열막들; 및

   상기 제1 기판과 제2 기판 사이에 배치되는 복수의 스페이서들

   을 포함하는 전자 방출 표시 디바이스.
2. 제1항에 있어서,

   상기 방열막이 금, 백금, 금 합금 및 백금 합금 중 어느 하나로 형성되는 전자 방출 표시 디바이스.
3. 제1항에 있어서,

   상기 방열막이 상기 흑색층 위에서 상기 제2 기판의 일 방향을 따라 형성되고, 그 단부가 상기 일 방향을 따라 제2 기판의 일측 가장자리로 연장되는 전자 방출 표시 디바이스.
4. 제3항에 있어서,

   상기 흑색층이 상기 방열막과 함께 상기 제2 기판의 일측 가장자리로 연장되는 전자 방출 표시 디바이스.
5. 제1항에 있어서,

   상기 방열막이 상기 형광층들이 위치하는 액티브 영역 외측에서 복수의 방열 돌기들을 형성하는 전자 방출 표시 디바이스.
6. 제1항에 있어서,

   상기 방열막들이 상기 밀봉 부재 외측에서 연결부를 통해 전기적으로 연결되는 전자 방출 표시 디바이스.
7. 제6항에 있어서,

   상기 연결부가 양단부에 소정 폭의 애노드 리드부를 형성하는 전자 방출 표시 디바이스.

Images