KR20070075574A - 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치 - Google Patents

반도체 패키지, 그의 제조 방법, 및 그의 제조 장치 Download PDF

Info

Publication number
KR20070075574A
KR20070075574A KR1020060003978A KR20060003978A KR20070075574A KR 20070075574 A KR20070075574 A KR 20070075574A KR 1020060003978 A KR1020060003978 A KR 1020060003978A KR 20060003978 A KR20060003978 A KR 20060003978A KR 20070075574 A KR20070075574 A KR 20070075574A
Authority
KR
South Korea
Prior art keywords
substrate
film
chip
vacuum
semiconductor package
Prior art date
Application number
KR1020060003978A
Other languages
English (en)
Inventor
유종우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060003978A priority Critical patent/KR20070075574A/ko
Publication of KR20070075574A publication Critical patent/KR20070075574A/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/0401—Gullies for use in roads or pavements
    • E03F5/0405—Gullies for use in roads or pavements with an odour seal
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
    • E03F5/041—Accessories therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 필름으로 기판 상의 칩이 패키지되는 반도체 패키지와, 상기 반도체 패키지의 제조 방법 및 제조 장치를 개시하며, 반도페 패키지는 본 발명에 따른 반도체 패키지 제조 방법은, 기판의 일면에 칩을 실장하는 제 1 단계와 상기 기판과 상기 칩을 와이어들로써 전기적으로 연결하는 제 2 단계와 상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 결합되게 필름으로 막을 형성하고, 형성된 막의 내부를 진공 상태로 밀봉하는 제 3 단계 및 상기 기판의 칩이 실장된 면의 이면에 상기 칩과 전기적 결합을 이루도록 솔더볼을 형성하는 제 4 단계를 포함한다. 반도체 패키지가 필름에 의하여 진공으로 패키지됨에 따라 패키지 공정 시간이 단축되며, 기존 몰딩 마진 및 몰딩 불량이 개선되고, 반도체 패키지의 사이즈가 개선될 수 있다.

Description

반도체 패키지, 그의 제조 방법, 및 그의 제조 장치 {Semiconductor Package, Method for manufacturing the same, and Apparatus for manufacturing the same}
도 1은 종래 반도체 패키지를 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 나타내는 단면도.
도 3a 내지 도 3d는 도 2의 반도체 패키지 제조 장치를 이용한 제조 방법을 순차적으로 단면도.
본 발명은 반도체 패키지에 관한 것으로서, 특히 필름으로 기판상의 칩이 패키지되는 반도체 패키지와, 상기 반도체 패키지의 제조 방법 및 제조 장치에 관한 것이다.
반도체 패키지는 웨이퍼 공정에 의해 만들어진 개개의 다이(Die)를 실제 전자 부품으로써 사용할 수 있도록 전기적 연결을 해주고, 외부의 충격으로부터 보호되도록 포장한 것을 말한다.
최근 들어, 반도체 패키지는 고용량, 초소형화 요구에 따라 다양한 타입으로 개발되고 있다. 특히, 볼 그리드 어레이(Ball Gride Array : 이하 'BGA'라 함)는 최근 발표되고 있는 칩 스케일 패키지(Chip Scale Package)를 구현하는데 유리한 이점을 가지고 있으므로 가장 주목을 받고 있는 반도체 패키지이다.
도 1에는 BGA 반도체 패키지가 예시되고 있다.
BGA(1)는, 웨이퍼의 스크라이브 라인을 따라 개별 절단(sawing process)한 칩(12)을 기판(die)(10)에 접착제를 이용하여 접착(die attach process)하고, 와이어 본딩(wire bonding process)으로써 칩(12)의 본드 패드(미도시)와 기판(10)의 본드 핑거(미도시)를 와이어들(wire, 14)로 상호 연결시켜 전기적으로 결합하며, 기판(10)의 전면에 형성된 칩(12)과 와이어들(14)을 외부 환경과 충격으로부터 보호하기 위해 에폭시 몰드 컴파운드(Epoxy Mold Compound : 이하 'EMC'라 함, 16)로 몰딩한다. 이후, 기판(10)의 하부에 있는 솔더 볼 패드(18)에 외부 연결 단자인 솔더볼들(19)이 부착되고, 절단(singulation process)이 수행되어 단위 BGA가 스트립 형태로 되어 있는 것이 낱개로 분리된다.
일반적으로 몰딩은 외부 환경과 충격으로부터 칩(12)과 와이어들(14)을 보호하기 위한 공정으로, EMC(16)에 열과 압력 등을 가하여 플로우 상태로 기판(10)과 몰딩 툴(미도시) 사이에 주입하고, 그 후 EMC(16)를 안정된 경화물로 만들기 위해 고온에서 일정시간(약 4시간)의 경화 과정을 거친다. 이와 같이 EMC(16)를 사용한 몰딩은 경화 과정에 상당한 시간이 소요되므로 반도체 패키지의 전체 공정 시간과 비용이 증가하는 문제점이 있다.
또한, EMC(16)를 사용한 몰딩은 보이드(void) 발생 방지와 칩(12)의 외부 노 출 방지를 위해 플로우 상태로 주입된 EMC(16)의 흐름이 안정적으로 이루어질 수 있는 소정의 몰딩 마진 공간을 필요로 한다. 따라서 반도체 패키지의 전체적인 두께가 커지게 되는 문제점이 있다.
뿐만 아니라, EMC(16)를 사용한 몰딩은 플로우 시 와이어 스위핑(sweeping) 및 쇼트(short) 불량이 발생할 수 있으며 EMC(16)의 플로우 차이로 인한 칩의 손상 및 워페이지(warpage) 등의 문제점이 발생할 수 있다.
따라서, 본 발명의 목적은, 반도체 칩을 필름으로 진공 패키징하여 공정 시간과 두께 및 손상을 줄이는 반도체 패키지와 그의 제작 방법 및 제작 장치를 구현하는 데 있다.
본 발명에 따른 반도체 패키지는, 기판; 상기 기판의 일면에 실장된 칩; 상기 기판과 상기 칩을 전기적으로 연결하는 와이어들; 상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하는 막을 형성하며 단부가 최소한 상기 기판의 측면에 결합되는 필름; 및 상기 기판의 칩이 실장된 면의 이면에 상기 칩과 전기적 결합을 이루도록 형성되는 솔더볼들;을 구비하며, 상기 기판과 상기 필름 사이는 진공 상태로 기밀이 유지된다.
여기에서, 상기 필름은 Epoxy 또는 Polyimide 계열의 물질로서 접착성 유무는 관계없는 절연성을 가진 두께 200um 이내의 재질로 구성됨이 바람직하다.
그리고, 상기 기판에는 상기 칩이 실장된 주변 영역에 상하로 관통된 진공홀 이 최소 하나 이상 형성되고, 상기 진공홀에 패킹이 삽입되어 상기 기밀이 유지되게 구성됨이 바람직하다.
그리고, 상기 필름은 상기 기판과 접착제로써 결합되거나, 용융되어 결합될 수 있다.
본 발명에 따른 반도체 패키지 제조 방법은, 기판의 일면에 칩을 실장하는 제 1 단계; 상기 기판과 상기 칩을 와이어들로써 전기적으로 연결하는 제 2 단계; 상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 결합되게 필름으로 막을 형성하고, 형성된 막의 내부를 진공 상태로 밀봉하는 제 3 단계; 및 상기 기판의 칩이 실장된 면의 이면에 상기 칩과 전기적 결합을 이루도록 솔더볼을 형성하는 제 4 단계;를 포함한다.
여기에서, 상기 제 3 단계는, 최소한 상기 기판의 측면과 상기 측면에 대응하여 접착될 상기 필름의 변부 중 최소한 하나 이상에 접착제를 도포하는 제 5 단계; 상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 위치하게 상기 필름으로 상기 기판을 커버하는 제 6 단계; 최소한 상기 기판의 측면과 상기 필름의 대응되는 면을 접착시키는 제 7 단계; 상기 기판에 형성 가능한 진공홀을 통하여 상기 기판의 상기 일면과 상기 필름 사이에 진공이 형성되도록 펌핑하는 제 8 단계; 및 상기 펌핑 이후 상기 진공홀을 패킹처리하여 실링시키는 제 9 단계;를 포함할 수 있다.
또한, 상기 제 3 단계는, 상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 위치하게 상기 필름으로 상기 기판을 커버하는 제 10 단계; 최소한 상기 기판의 측면과 상기 필름의 대응되는 면을 열로 융착시키는 제 11 단계; 상기 기판에 형성 가능한 진공홀을 통하여 상기 기판의 상기 일면과 상기 필름 사이에 진공이 형성되도록 펌핑하는 제 12 단계; 및 상기 펌핑 이후 상기 진공홀을 패킹처리하여 실링시키는 제 13 단계;를 포함할 수 있다.
그리고, 본 발명에 따른 반도체 패키지 제조 장치는, 공기의 출입이 자유롭게 관통된 최소한 하나 이상의 흡입구가 형성되고, 내측에 필름을 수용하는 제 1 공간을 가지는 상부 금형; 상기 제 1 공간과 마주보면서 칩을 실장한 기판을 수용하는 제 2 공간을 가지며, 상기 제 2 공간의 저면에 상기 기판에 형성되는 진공홀과 대응되는 위치에 상기 기판이 로딩될 때 정렬과 로딩된 기판의 패키징을 위한 진공 펌핑을 수행하는 팁이 구성되는 하부 금형; 및 상기 하부 금형의 상기 팁과 배관으로 연결되고, 상기 패키징을 위한 펌핑을 수행하는 진공 펌프;를 구비하며, 상기 기판이 로딩된 상태에서 상기 제 1 공간의 상기 필름이 상기 제 2 공간의 상기 기판의 일면을 커버하도록 상기 상부 금형과 상기 하부 금형 중 최소한 하나 이상이 구동되며, 상기 상부 금형과 상기 하부 금형의 결합으로 상기 필름의 변부와 상기 기판의 최소한 측면의 접착이 유도되면서 상기 진공 펌프에 의한 펌핑이 수행된다.
여기에서, 상기 하부 금형은, 상기 제 2 공간의 측벽에 최소한 상기 기판의 측면에 대응되는 위치에 상기 필름의 해당 부분을 융착시키기 위한 융착 부재가 구성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 2의 실시예는 BGA 패키지(2)이며, 기판(10), 칩(12), 와이어(14), 솔더패드(18), 솔더볼(19) 및 필름(b)으로 구성된다.
BGA 패키지(2)는 장방형의 기판(10)과, 그 일면에 접착제에 의해 실장되는 칩(12), 기판(10)의 본드 핑거(미도시)와 칩(10)의 본드 패드(미도시)를 전기적으로 연결시키는 와이어들(14)과, 기판(10)의 일면에 실장된 칩(12)과 와이어들(14)을 수용하면서 막을 형성하고 그 단부가 최소한 기판(10)의 측면에 결합되는 필름(b), 및 기판(10)의 칩(12)이 실장된 면의 이면에 칩(12)과 전기적 결합을 이루도록 솔더 패드(18)와 연결되는 솔더볼들(19)을 구비한다.
기판(10)에는 칩(12)이 실장된 주변 영역에 상하로 관통된 진공홀(a)이 최소 하나 이상 형성되고, 상기 진공홀(a)은 필름(b)에 의해 형성된 막의 내부(c)를 진공 상태로 만든 후 패킹이 삽입되어 진공 상태의 기밀이 유지되게 구성된다
필름(b)은 Epoxy 또는 Polyimide계열의 물질로서 접착성 유무는 관계없는 절연성을 가진 두께 200um 이내의 재질로 되어 있어서 기판(10)의 일면에 실장된 칩(12)과 와이어들(14)을 수용하는 막을 형성하기가 용이하며 기판(10)의 측면과 접착제 또는 융착으로써 결합 될 수 있다.
이와 같은 BGA 패키지(2)의 제조 방법은, 우선, 기판(10)의 일면에 접착제로 칩(12)을 실장하고 기판(10)의 본드 핑거(미도시)와 칩(10)의 본드 패드(미도 시)를 와이어들(14)로 전기적으로 연결시킨다. 이후, 필름(b)으로 기판(10)의 일면에 실장된 칩(12)과 와이어들(14)을 수용하는 막을 형성하고 그 단부를 기판(10)의 측면과 결합시키며 막의 내부(c) 즉, 기판(10)과 필름(b) 사이를 진공 상태로 밀봉시킨다. 마지막으로, 기판(10)의 칩(12)이 실장된 면의 이면에 칩(12)과 전기적 결합을 이루도록 솔더 패드(18)와 솔더볼(19)을 연결시킨다.
상기한 제조 방법에서 본 발명은 접착제 대신에 가열 또는 초음파에 따른 필름(b)의 융착을 유도하여 필름(b)과 기판(10)의 일면이 결합되도록 실시될 수 있다.
도 3a 내지 도 3d는 도 2의 반도체 패키지를 제작하는 제조 장치와 제조 방법을 순차적으로 나타낸 단면도이다.
본 발명의 BGA 패키지를 밀봉시키는 반도체 제조 장치(3)는, 공기의 출입이 자유롭게 관통된 최소한 하나 이상의 흡입구(31)가 형성되고, 내측에 필름을 수용하는 제 1 공간을 가지는 상부 금형(30)과, 상기 제 1 공간과 마주보면서 칩(12)을 실장한 기판(10)을 수용하는 제 2 공간을 가지며 상기 제 2 공간의 저면에 기판(10)에 형성되는 진공홀(a)과 대응되는 위치에 기판(10)이 로딩될 때 정렬과 로딩된 기판(10)의 패키징을 위한 진공 펌핑을 수행하는 팁(d)이 구성되는 하부 금형(32), 및 하부 금형(32)의 팁(d)과 배관으로 연결되고, 패키징을 위한 펌핑을 수행하는 진공 펌프(34)를 구비한다.
도 3a 내지 도 3d의 제조 장치(3)에서 상부 금형(30)과 하부 금형(32)은 둘 중 최소한 하나 이상 상하로 로딩된다. 기판(10)이 로딩된 후 상부 금형(30)과 하 부 금형(32)이 로딩되면, 상부 금형(30)의 제 1 공간의 필름(b)으로 하부 금형(32)의 제 2 공간의 기판(10) 일면이 커버되어 이들 간의 접착이 유도되고, 그 후 진공펌프(34)의 펌핑에 의하여 필름(b)으로 기판(10)이 패키징된다.
구체적으로, 반도체 제조 장치(3)를 이용하여 BGA 패키지를 밀봉시키는 방법을 설명한다.
먼저, 도 3a와 같이, 기판(10)은 일면에 칩(12)이 실장되고, 칩(12)이 와이어들(14)로 본딩핑거(미도시)와 본딩된 상태에서 상부 금형(30)과 하부 금형(32) 사이로 로딩된다.
이후, 도 3b와 같이, 상부 금형(30)과 하부 금형(32)이 기판(10)을 중심으로 상하 이동하여 결합이 체결되어 금형(3)의 내부가 밀폐된다. 실시예로써 상부 금형(30)과 하부 금형(32)이 같이 로딩되는 것으로 설명하였으나, 이에 국한되지 않고 상부 금형(30)과 하부 금형(32) 중 어느 하나가 로딩되도록 제작될 수 있다.
상부 금형(30)은 하강하여 상부 금형(30)의 제 1 공간에 안착된 필름(b)이 기판(10)의 측면에 위치되고, 하부 금형(32)은 상승하여 진공펌프(34)와 배관으로 연결된 팁(d)이 제 2 공간에 위치한 기판(10)의 진공홀(a)에 삽입된다.
다음으로, 도 3c와 같이, 하부 금형(32)의 팁(d)과 연결된 진공펌프(34)가 동작되면, 밀폐된 금형(3)의 내부 공기 압력이 낮아지게 되어 상부 금형(30)의 흡입구(31)를 통해 외부 공기가 금형(3)의 내부로 흡입되면서 상부 금형(30)의 제 1 공간에 안착된 필름(b)이 상부 금형(30)에서 이탈된다. 이탈된 필름(b)은 기판(10)의 일면에 실장된 칩(12)과 와이어들(14)을 수용하면서 기판(10)의 상부로 막을 형 성한다. 여기서, 필름(b)의 단부와 기판(10)의 측면은 접착제 또는 융착에 의해 결합이 가능해진다. 이때 융착을 위하여 전열식 히터 또는 초음파 가열기가 융착 부재(33)로 하부 금형(30)의 내부 공간의 측벽에 구성됨이 바람직하다.
계속해서 진공펌프(34)를 동작시켜 필름(b)으로 형성된 막의 내부(c), 즉 기판(10)과 필름(b) 사이를 10 Torr 이하의 진공 상태로 만들어 외부 환경과 충격으로부터 칩(10)과 와이어들(14)을 보호할 수 있게 한다.
마지막으로, 도 3d와 같이, 상부 금형(30)과 하부 금형(32)을 상하로 이격시킴으로써 필름(b)으로 막이 형성되고 그 내부(c)를 진공 상태로 밀봉한 BAG 패키지(2)가 완성된다.
이때, 상부 금형(30)과 하부 금형(32)을 이격시키기 전에 기판(10)에 형성된 진공홀(a)에 패킹이 형성됨으로써 상기 진공 상태를 유지시키도록 함이 바람직하다.
따라서, 본 발명에 의하면, 반도체 내부를 보호하기 위해 얇고 유연한 필름을 사용하여 막을 형성하고 그 내부를 진공으로 밀봉함으로써, EMC를 사용하여 밀봉할 때 소요되는 경화 과정이 생략되어 반도체 패키지 공정 시간이 단축되며, EMC를 사용하여 밀봉할 때 요구되는 몰딩 마진 및 몰딩으로 발생할 수 있는 불량을 제거함으로써 반도체 패키지의 전체적인 두께를 줄이면서 안정성을 높이는 반도체 패키지와 그의 제작 방법 및 제작 장치를 구현하는 효과가 있다.

Claims (10)

  1. 기판;
    상기 기판의 일면에 실장된 칩;
    상기 기판과 상기 칩을 전기적으로 연결하는 와이어들;
    상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하는 막을 형성하며 단부가 최소한 상기 기판의 측면에 결합되는 필름; 및
    상기 기판의 칩이 실장된 면의 이면에 상기 칩과 전기적 결합을 이루도록 형성되는 솔더볼들;을 구비하며,
    상기 기판과 상기 필름 사이는 진공 상태로 기밀이 유지됨을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 필름은 Epoxy 또는 Polyimide 계열의 물질로서 접착성 유무는 관계없는 절연성을 가진 두께 200um 이내의 재질임을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 기판에는 상기 칩이 실장된 주변 영역에 상하로 관통된 진공홀이 최소 하나 이상 형성되고, 상기 진공홀에 패킹이 삽입되어 상기 기밀이 유지되게 구성됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 필름은 상기 기판과 접착제로써 결합됨을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 필름은 접착부분이 용융되어 상기 기판과 결합상태를 유지함을 특징으로 하는 반도체 패키지.
  6. 기판의 일면에 칩을 실장하는 제 1 단계;
    상기 기판과 상기 칩을 와이어들로써 전기적으로 연결하는 제 2 단계;
    상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 결합되게 필름으로 막을 형성하고, 형성된 막의 내부를 진공 상태로 밀봉하는 제 3 단계; 및
    상기 기판의 칩이 실장된 면의 이면에 상기 칩과 전기적 결합을 이루도록 솔더볼을 형성하는 제 4 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제 6 항에 있어서, 상기 제 3 단계는,
    최소한 상기 기판의 측면과 상기 측면에 대응하여 접착될 상기 필름의 변부 중 최소한 하나 이상에 접착제를 도포하는 제 5 단계;
    상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 위치하게 상기 필름으로 상기 기판을 커버하는 제 6 단계;
    최소한 상기 기판의 측면과 상기 필름의 대응되는 면을 접착시키는 제 7 단계;
    상기 기판에 형성 가능한 진공홀을 통하여 상기 기판의 상기 일면과 상기 필름 사이에 진공이 형성되도록 펌핑하는 제 8 단계; 및
    상기 펌핑 이후 상기 진공홀을 패킹처리하여 실링시키는 제 9 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제 6 항에 있어서, 상기 제 3 단계는,
    상기 기판의 상기 일면에 실장된 상기 칩과 상기 와이어들을 수용하면서 단부가 최소한 상기 기판의 측면에 위치하게 상기 필름으로 상기 기판을 커버하는 제 10 단계;
    최소한 상기 기판의 측면과 상기 필름의 대응되는 면을 열로 융착시키는 제 11 단계;
    상기 기판에 형성 가능한 진공홀을 통하여 상기 기판의 상기 일면과 상기 필름 사이에 진공이 형성되도록 펌핑하는 제 12 단계; 및
    상기 펌핑 이후 상기 진공홀을 패킹처리하여 실링시키는 제 13 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 공기의 출입이 자유롭게 관통된 최소한 하나 이상의 흡입구가 형성되고, 내측에 필름을 수용하는 제 1 공간을 가지는 상부 금형;
    상기 제 1 공간과 마주보면서 칩을 실장한 기판을 수용하는 제 2 공간을 가지며, 상기 제 2 공간의 저면에 상기 기판에 형성되는 진공홀과 대응되는 위치에 상기 기판이 로딩될 때 정렬과 로딩된 기판의 패키징을 위한 진공 펌핑을 수행하는 팁이 구성되는 하부 금형; 및
    상기 하부 금형의 상기 팁과 배관으로 연결되고, 상기 패키징을 위한 펌핑을 수행하는 진공 펌프;를 구비하며,
    상기 기판이 로딩된 상태에서 상기 제 1 공간의 상기 필름이 상기 제 2 공간의 상기 기판의 일면을 커버하도록 상기 상부 금형과 상기 하부 금형 중 최소한 하나 이상이 구동되며, 상기 상부 금형과 상기 하부 금형의 결합으로 상기 필름의 변부와 상기 기판의 최소한 측면의 접착이 유도되면서 상기 진공 펌프에 의한 펌핑이 수행됨을 특징으로 하는 반도체 패키지 제조 장치.
  10. 제 9 항에 있어서, 상기 하부 금형은,
    상기 제 2 공간의 측벽에 최소한 상기 기판의 측면에 대응되는 위치에 상기 필름의 해당 부분을 융착시키기 위한 융착 부재가 구성됨을 특징으로 하는 반도체 패키지 제조 장치.
KR1020060003978A 2006-01-13 2006-01-13 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치 KR20070075574A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003978A KR20070075574A (ko) 2006-01-13 2006-01-13 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003978A KR20070075574A (ko) 2006-01-13 2006-01-13 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치

Publications (1)

Publication Number Publication Date
KR20070075574A true KR20070075574A (ko) 2007-07-24

Family

ID=38500643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003978A KR20070075574A (ko) 2006-01-13 2006-01-13 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치

Country Status (1)

Country Link
KR (1) KR20070075574A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130244358A1 (en) * 2012-03-13 2013-09-19 Advanced Optoelectronic Technology, Inc. Method of manufacturing light emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130244358A1 (en) * 2012-03-13 2013-09-19 Advanced Optoelectronic Technology, Inc. Method of manufacturing light emitting diode
US8809083B2 (en) * 2012-03-13 2014-08-19 Advanced Optoelectronics Technology, Inc. Method of manufacturing light emitting diode

Similar Documents

Publication Publication Date Title
KR100384260B1 (ko) 반도체장치 및 그 제조방법
US8643169B2 (en) Semiconductor sensor device with over-molded lid
US20180158792A1 (en) Semiconductor device having semiconductor chip with large and small irregularities on upper and lower side surface portions thereof
US20090321912A1 (en) Semiconductor device and method of manufacturing the same
US8169089B2 (en) Semiconductor device including semiconductor chip and sealing material
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US9721859B2 (en) Semi-hermetic semiconductor package
US20100044881A1 (en) Semiconductor device and fabrication method thereof
US11276615B2 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
KR20070075574A (ko) 반도체 패키지, 그의 제조 방법, 및 그의 제조 장치
US7327044B2 (en) Integrated circuit package encapsulating a hermetically sealed device
US20090189297A1 (en) Semiconductor device
KR20170008023A (ko) 반도체 패키지 및 그의 제조 방법
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
US8481369B2 (en) Method of making semiconductor package with improved standoff
CN207265036U (zh) 堆叠半导体封装体和电子设备
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same
KR20110107124A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조방법
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
US8105063B1 (en) Three piece mold cavity design for packaging integrated circuits
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
US7868433B2 (en) Low stress cavity package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination