KR20070073431A - 멀티 스택 패키지와 그 제조 방법 - Google Patents

멀티 스택 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20070073431A
KR20070073431A KR1020060001338A KR20060001338A KR20070073431A KR 20070073431 A KR20070073431 A KR 20070073431A KR 1020060001338 A KR1020060001338 A KR 1020060001338A KR 20060001338 A KR20060001338 A KR 20060001338A KR 20070073431 A KR20070073431 A KR 20070073431A
Authority
KR
South Korea
Prior art keywords
window
pad
semiconductor chip
package
wbga
Prior art date
Application number
KR1020060001338A
Other languages
English (en)
Inventor
문석준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060001338A priority Critical patent/KR20070073431A/ko
Publication of KR20070073431A publication Critical patent/KR20070073431A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q7/00—Arrangement or adaptation of portable emergency signal devices on vehicles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q1/00—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor
    • B60Q1/26—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic
    • B60Q1/50—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating other intentions or conditions, e.g. request for waiting or overtaking
    • B60Q1/525—Arrangement of optical signalling or lighting devices, the mounting or supporting thereof or circuits therefor the devices being primarily intended to indicate the vehicle, or parts thereof, or to give signals, to other traffic for indicating other intentions or conditions, e.g. request for waiting or overtaking automatically indicating risk of collision between vehicles in traffic or with pedestrians, e.g. after risk assessment using the vehicle sensor data
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/06—Arrangements for holding or mounting articles, not otherwise provided for for tools or spare parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2400/00—Special features of vehicle units
    • B60Y2400/30—Sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 멀티 스택 패키지와 그 제조 방법에 관한 것이다. 배선 기판의 중앙 부분에 수지 봉지부가 형성되고 기판 가장 자리에 볼이 배치되며, 볼이 부착된 면의 반대면에 반도체 칩이 부착된 WBGA 패키지를 복수 개 적층하여 구현되는 종래의 멀티 스택 패키지(Multi Stack Package)는 상부 WBGA 패키지의 봉지부와 하부 WBGA 패키지의 반도체 칩 사이의 간격 확보가 어려워 적층 과정에서 봉지부와 반도체 칩이 서로 부딪쳐서 본딩 와이어가 손상되거나, 한 쪽으로 기울어져서 솔더 조인트(solder joint) 신뢰성이 저하되는 등의 불량을 유발하였다. 이와 같은 문제점을 해결하기 위하여, 본 발명은 배선 기판에서 윈도우 부분의 수지 봉지부 높이가 그 양측 부분의 높이보다 낮은 멀티 스택 패키지와 그 제조 방법을 제공한다. 본 발명에 따르면, 상부 WBGA 패키지의 봉지부와 하부 WBGA 패키지의 반도체 칩 사이의 간격 확보가 용이한 구조이기 때문에, 패키지 적층 과정에서 봉지부와 반도체 칩의 접촉으로 인한 본딩 와이어 손상이 방지되고 WBGA 패키지들 사이의 솔더 조인트(solder joint) 신뢰성이 향상된다.
WBGA 패키지, 멀티 스택 패키지, 수지 봉지부, 솔더 조인트, 메탈 마스크

Description

멀티 스택 패키지와 그 제조 방법{MULTI STACK PACKAGE AND MANUFACTURING METHOD THEROF}
도 1은 종래의 멀티 스택 패키지의 불량을 보여주는 단면도.
도 2는 종래의 멀티 스택 패키지를 보여주는 평면도.
도 3은 본 발명에 따른 멀티 스택 패키지를 보여주는 단면도.
도 4는 본 발명에 따른 멀티 스택 패키지를 보여주는 평면도.
도 5a 내지 도 5e는 본 발명에 따른 멀티 스택 패키지 제조 방법에 따른 공정 상태를 보여주는 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
100,200; 멀티 스택 패키지(multi stack package)
10,210; 반도체 칩 11; 전극 패드
12,212; 본딩 와이어 13; 접착제
20,220; 배선 기판 21,221; 윈도우(window)
22; 기판 베이스 23; 회로 배선
24; 보호층 25,225; 볼 패드(ball pad)
26; 기판 패드 29,229; 솔더 볼(solder ball)
30,230; 수지 봉지부 35; 수지
40; 메탈 마스크(metal mask) 41; 11자 바(bar)
45; 스퀴즈(squeeze) 50,250; WBGA 패키지
50a,250a; 상부 WBGA 패키지 50b,250b; 하부 WBGA 패키지
60; 진공 챔버(vacuum chamber)
본 발명은 복수 개의 반도체 패키지를 적층하여 제조하는 멀티 스택 패키지와 그 제조 방법에 관한 것으로서, 더욱 상세하게는 WBGA(wire bonding ball grind array) 패키지의 멀티 스택 패키지와 그 제조 방법에 관한 것이다.
BGA 패키지는 외부접속단자로 사용되는 솔더 볼들이 배선 기판 일면 상에 배열된다. 따라서, 반도체 소자의 집적도 증가와 입출력 핀 수 증가에 대응하기가 용이하고, 실장 면적이 작으며, 전기적 특성이 우수하여 그 사용이 증가되고 있다.
BGA 패키지는 배선 기판과 배선 기판에 부착되는 반도체 칩 간의 전기적 연결 방법에 따라 일반적으로 빔 리드 본딩(beam lead bonding) 방법과 와이어 본딩(wire bonding) 방법으로 나뉜다. 여기서, 와이어 본딩 방법으로 배선 기판에 본딩된 BGA 패키지를 WBGA(wire bonding BGA) 패키지라 한다.
한편, 멀티 스택 패키지(multi stack package)는 여러 개의 단일 패키지들을 수직으로 적층한 것으로서, 메모리 용량의 증대, 외부 기판에의 실장 밀도 향상 등의 목적으로 이용되고 있다.
도 1은 종래의 멀티 스택 패키지의 불량을 보여주는 단면도이고, 도 2는 종래의 멀티 스택 패키지를 보여주는 평면도이다.
도 1과 도 2를 참조하면, 종래의 멀티 스택 패키지(200)는 복수 개의 WBGA 패키지(250)가 수직으로 적층된 형태이다. WBGA 패키지(250)는 윈도우(221)가 중앙 부분에 형성된 배선 기판(220)에 전극 패드(211)가 그 윈도우(221)에 위치하도록 반도체 칩(210)이 접착제(213)로 배선 기판(220)의 일 면에 실장되고, 그 반대면에 외부접속단자로서 솔더 볼(229)이 부착된 구조이다. 반도체 칩(210)과 배선 기판(220)은 본딩 와이어(212)에 의해 전기적으로 연결된다. 배선 기판(220)의 윈도우(221) 부분에 형성되는 수지 봉지부(230)에 의해 본딩 와이어(212)와 그 접합 부분이 보호된다. 여기서, 수지 봉지부(230)는 그 형성 과정에서 표면 장력으로 인해 표면이 둥근 형태를 갖는다.
그런데 전술한 바와 같은 종래의 멀티 스택 패키지(200)는 구조적으로 상부 WBGA 패키지(250a)의 수지 봉지부(230)와 하부 WBGA 패키지(250b)의 반도체 칩(210) 사이의 간격에 대한 여유가 크지 않아 간격 확보가 어렵다. 상부 WBGA 패키지(250a)의 수지 봉지부(230)와 하부 WBGA 패키지(250b)의 반도체 칩(210)의 높이가 허용 기준보다 높아짐으로써, 또는 수지 봉지부(230)와 반도체 칩(210) 각각의 높이가 허용 기준을 만족하나 중복 발생됨으로써 상부 WBGA 패키지(250a)의 수지 봉지부(230)와 하부 WBGA 패키지(250b)의 반도체 칩(210) 사이의 간격이 확보되지 못하는 경우가 발생된다.
이와 같은 경우, 패키지 적층 과정에서 상부 WBGA 패키지(250a)의 수지 봉지 부(230)와 하부 WBGA 패키지(250b)의 반도체 칩(210)간 물리적인 접촉에 의한 충격으로 인하여 수지 봉지부(230) 내의 본딩 와이어(212)에 손상을 유발한다.
또한, 도 1에 도시된 바와 같이, 적층 과정에서 상부 WBGA 패키지(250a)가 한 쪽으로 기울어지는 경우가 발생된다. 이에 따라, 각각의 WBGA 패키지(250)를 솔더 볼(229)로 접속시키는 리플로우(reflow) 공정에서 기울어진 쪽의 반대쪽 솔더 볼(229)이 길쭉하게 형성되는 외관 불량이 발생된다. 상부 WBGA 패키지(250a)의 기울어진 정도가 심할 경우 솔더 볼(229)이 젖지 못해(non-wetting) 상부 및 하부 패키지가 전기적으로 접속되지 못하는 불량(A)이 발생된다.
더욱이, 상부 WBGA 패키지(250a)의 수지 봉지부(230)와 하부 WBGA 패키지(250b)의 반도체 칩(210)이 서로 접촉된 상태이기 때문에 신뢰성 테스트나 리플로우 공정과 같은 고온 조건에서 반도체 칩(210)에 의하여 과중한 열적 스트레스(thermal stress)가 상부 WBGA 패키지(250a)의 수지 봉지부(230)에 가해진다. 이에 따라, 상부 WBGA 패키지(250a)의 수지 봉지부(230)가 녹아 하부 WBGA 패키지(250b)의 반도체 칩(210)에 눌러 붙거나, 본딩 와이어(212)가 손상되는 불량이 발생된다.
본 발명의 목적은 전술한 문제점을 개선하기 위하여 상부 WBGA 패키지의 수지 봉지부와 하부 WBGA 패키지의 반도체 칩간 간격 확보에 유리한 구조의 멀티 스택 패키지와 그 제조 방법을 제공하는 데에 있다.
이러한 목적들을 달성하기 위하여 본 발명은, 활성면에 전극 패드가 형성된 반도체 칩; 반도체 칩의 활성면이 상면에 부착되며, 전극 패드를 개방시키는 윈도우가 형성되고, 하면의 윈도우 주변에 형성된 기판 패드, 상면 또는 양면의 마주보는 양측단에 형성된 복수 개의 볼 패드, 및 기판 패드와 볼 패드의 연결을 위한 회로 배선 패턴을 포함하는 배선 기판; 윈도우를 통해 전극 패드와 기판 패드를 전기적으로 연결하는 본딩 와이어; 각각의 볼 패드에 접합된 솔더 볼; 및 서로 마주보는 솔더 볼들 사이에 배선 기판으로부터 솔더 볼 높이보다 낮게 형성되고, 배선 기판 상면으로부터 윈도우 부분의 높이가 윈도우 양측 부분의 높이보다 낮게 형성되는 수지 봉지부;를 포함하는 WBGA 패키지가 적어도 두 개 이상 수직으로 적층되고, 상부에 위치한 WBGA 패키지의 하면에 형성된 솔더 볼들이 하부에 위치한 WBGA 패키지의 상면에 형성된 볼 패드에 부착되는 멀티 스택 패키지를 제공한다.
본 발명에 따른 멀티 스택 패키지에 있어서, WBGA 패키지는 전극 패드가 반도체 칩의 중앙 부분에 형성된 센터 패드형 반도체 칩을 가질 수 있다.
본 발명에 따른 멀티 스택 패키지에 있어서, 수지 봉지부는 솔더 볼의 배열 방향과 수직을 이루는 변의 양끝단으로부터 그 변의 길이의 적어도 ¼ 지점까지의 영역 내에 소정 부분이 위치하게 연장 형성된 것이 바람직하다.
본 발명에 따른 멀티 스택 패키지 제조 방법에 있어서, (a)기판 베이스, 그 기판 베이스를 관통하는 윈도우, 기판 베이스 하면의 윈도우 주변에 형성된 기판 패드, 및 상면 또는 양면의 마주보는 양측단에 형성된 복수 개의 볼 패드를 갖는 배선 기판의 상면에 전극 패드가 윈도우에 위치하도록 반도체 칩을 부착하고, 기판 패드와 전극 패드를 본딩 와이어로 연결하는 단계; (b)윈도우가 중심에 노출되고, 배선 기판에서 볼 패드의 배열 방향과 수직을 이루는 변의 중심에서 양끝단으로 그 변 길이의 적어도 ¼ 지점의 영역 이상이 개방되는 개구부가 형성된 메탈 마스크를 반도체 칩이 부착된 배선 기판의 반대면에 설치하는 단계; (c)스크린 프린팅에 의해 메탈 마스크에 형성된 개구부 내로 수지를 채우는 단계; (d)진공 분위기를 인가하여 수지 내에 포함된 보이드를 배출시킴과 더불어 표면 장력에 의해 배선 기판 하면으로부터 수지 봉지부의 높이가 윈도우 부분이 낮고 윈도우 양측 부분의 높아지게 하는 단계; (e)수지를 경화시키고, 배선 기판의 하면 양측단에 솔더 볼을 부착하여 WBGA 패키지를 제조하는 단계; 및 (f)상부 WBGA 패키지의 하면에 형성된 솔더 볼과 하부 WBGA 패키지의 상면에 형성된 볼 패드를 서로 접합시켜 WBGA 패키지들을 적층하는 단계;를 포함한다.
본 발명에 따른 멀티 스택 패키지 제조 방법에 있어서, (a)단계에서 반도체 칩은 전극 패드가 반도체 칩의 중앙 부분에 형성된 센터 패드형 반도체 칩일 수 있다.
본 발명에 따른 멀티 스택 패키지 제조 방법에 있어서, (b)단계의 메탈 마스크는 개구부 내에 윈도우 양측으로 바가 형성된 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다.
실시예
도 3과 도 4는 본 발명에 따른 멀티 스택 패키지를 보여주는 단면도와 평면도이다.
도 3과 도 4를 참조하면, 본 발명에 따른 멀티 스택 패키지(100)는 두 개의 WBGA 패키지(50a,50b)가 수직으로 적층된 형태로서, 상부 WBGA 패키지(50a)와 하부 WBGA 패키지(50b)는 동일한 반도체 소자이다. 각각의 WBGA 패키지(50)는 반도체 칩(10), 배선 기판(20), 및 수지 봉지부(30)를 포함한다.
각 WBGA 패키지(50a, 50b)의 반도체 칩(10)은 활성면의 중앙 부분에 전극 패드(11)가 형성된 센터 패드형 구조이다. 반도체 칩(10)은 접착제(13)에 의해 활성면이 배선 기판(20)에 부착된다. 배선 기판(20)은 기판 베이스(22)의 상부와 하부 표면에 회로 배선(23)이 형성되고, 중앙 부분에 윈도우(21)가 형성된 구조이다. 반도체 칩(10)의 전극 패드(11)가 윈도우(21)에 의해 배선 기판(20)으로부터 노출된다.
윈도우(21) 주변에서 배선 기판(20)의 하부 표면에 기판 패드(26)가 위치한다. 그리고, 배선 기판(20)의 양면의 마주보는 양쪽 가장자리 부분에 볼 패드(25)들이 위치한다. 여기서, 배선 기판(20)은 기판 베이스(22)가 둘 이상의 절연층과 도전층이 접합된 다층 구조일 수도 있다.
반도체 칩(10)의 전극 패드(11)와 배선 기판(20)의 기판 패드(26)는 윈도우(21)를 경유하는 본딩 와이어(12)에 의해 전기적으로 연결된다. 기판 패드(26)는 볼 패드(25)에 부착되어 외부접속단자로서 사용되는 솔더 볼(29)과 회로 배선(23) 에 의해 연결된다. 배선 기판(20)의 회로 배선(23)은 보호층(24)으로 덮여져 보호된다. 여기서, 보호층(24)으로서는 솔더 레지스트(solder resist)가 사용될 수 있다.
본딩 와이어(12)와 그 접합 부분은 수지 봉지부(30)에 의해 밀봉된다. 수지 봉지부(30)는 성형 수지 예컨대, 실리콘 수지(silicone resin)로 윈도우(21) 부분에 형성되어 본딩 와이어(12)를 보호한다. 수지 봉지부(30)는 배선 기판(20)의 하면으로부터 솔더 볼(29)에 비하여 상대적으로 낮은 높이로 형성된다. 여기서, 수지 봉지부(30)는 윈도우(21) 부분의 수지 봉지부(33)의 높이가 윈도우(21) 양측 부분의 수지 봉지부(31,32)의 높이보다 낮으며, 종래에 비하여 폭이 넓게 형성된다. 수지 봉지부(31,32)의 폭을 넓힘으로써 높이를 낮추어 패키지간 간격 여유가 증가될 수 있다.
수지 봉지부(30)는 윈도우(21) 부분뿐만 아니라, 배선 기판(20) 상면에 형성된 솔더 볼(29)들의 배열 방향과 수직을 이루는 변의 양끝단으로부터 그 변의 길이(W)의 적어도 ¼ 지점(¼W)까지의 영역 내에 소정 부분이 위치하게 연장 형성되는 것이 바람직하다. 그 이유는 수지 봉지부(30)의 윈도우(21) 부분의 높이가 양측 부분의 높이보다 낮아지는 형태를 형성하기에 용이하기 때문이다. 이러한 수지 봉지부(30)의 형성 과정은 이하의 멀티 스택 패키지의 제조 방법에서 자세히 설명한다.
본 실시예의 멀티 스택 패키지(100)는 전술한 구조의 WBGA 패키지(50)를 적층한 구조이다. 상부 WBGA 패키지(50a)의 하면에 형성된 솔더 볼(29)들이 하부 WBGA 패키지(50b)의 상면에 형성된 볼 패드(25)에 부착되어 물리적인 적층이 이루 어지고 전기적으로 연결된다. 수지 봉지부(30)는 윈도우 부분의 수지 봉지부(33) 높이가 그 양측의 수지 봉지부(31,32) 높이보다 낮은 구조이므로, 상부 WBGA 패키지(50a)의 수지 봉지부 부분(33)과 하부 WBGA 패키지(50b)의 반도체 칩(10)이 접촉되지 않고 적층이 용이하게 이루어질 수 있다.
이와 같은 본 발명에 따른 멀티 스택 패키지의 제조 방법에 대해 이하에서 설명한다.
도 5a 내지 도 5e는 본 발명에 따른 멀티 스택 패키지 제조 방법에 따른 공정 상태를 보여주는 단면도이다.
도 5a를 참조하면, 먼저 배선 기판(20)에 반도체 칩(10)을 부착한다. 여기서, 반도체 칩(10)은 전극 패드(11)가 중앙 부분에 형성된 센터 패드형이고, 배선 기판(20)은 그 전극 패드(11)를 개방시키는 윈도우(21)를 갖는다. 그리고, 배선 기판(20)의 기판 패드(26)와 반도체 칩(10)의 전극 패드(11)를 본딩 와이어(12)로 연결한다.
다음으로, 도 5b에 도시된 바와 같이, 메탈 마스크(metal mask;40)를 반도체 칩(10)이 부착된 배선 기판(20)의 반대면에 설치한다. 여기서, 메탈 마스크(40)는 배선 기판(20)의 윈도우(21)가 중심에 노출되는 개구부(41)를 갖는다. 개구부(41)의 크기는 배선 기판(20)에서 볼 패드(25)의 배열 방향과 수직을 이루는 변의 중심에서 양끝단으로 그 변 길이(W)의 적어도 ¼ 지점(¼W)의 영역 이상의 일정 부분이 개방되는 크기를 갖는다. 그리고, 개구부(41) 내에는 윈도우(21) 양측으로부터 소정 거리에 각각 형성되는 바(42)를 갖는다. 이 바(42)는 전체적으로 11자 형상이 다.
이어서, 도 5c에 도시된 바와 같이, 스크린 프린팅에 의해 메탈 마스크(40)의 개구부(41)에 실리콘 수지(35)를 채워 넣는다. 스크린 프린팅 과정에서 사용되는 스퀴즈(squeeze;45)는 일반적으로 금속 또는 우레탄과 같은 재질로서 그 두께가 얇기 때문에 잘 구부러지는 특성이 있다. 그리고 개구부(41)의 크기가 종래에 비하여 폭이 넓다. 따라서, 메탈 마스크(40) 위로 스퀴즈(45)가 지나갈 때 스퀴즈(45)가 개구부(41) 안으로 구부러져 본딩 와이어(12)를 손상시킬 수 있다. 바(42)는 스크린 프린팅 진행 중에 스퀴즈(45)가 개구부(41) 안으로 구부러지는 것을 방지한다. 스크린 프린팅이 완료되면 메탈 마스크(40)를 분리한다. 메탈 마스크(40)가 분리되면 윈도우 부분의 수지(33)와 그 양측 부분의 수지(31,32)가 이어져서 바(42)가 존재하던 공간이 없어진다.
계속에서, 도 5d에 도시된 바와 같이 진공 큐어(vacuum cure)를 진행한다. 패키지 반제품(51)을 진공 챔버(60) 내에 투입하면, 수지(35)에 존재하는 보이드(void)가 배출된다. 이 과정에서 윈도우(21) 부분의 수지(35)는 그 양측 부분의 수지(31,32)보다 높이가 낮아진다. 그리고 수지(30)는 표면 장력에 의해 그 표면이 곡선을 이루며, 전체적으로 갈매기 형상의 단면 형상이 된다.
윈도우(21) 부분의 수지(33)가 윈도우(21)로 인해 그 양측 부분의 수지(31,32)보다 수지(35)의 양이 많아 보이드가 많이 존재하고, 수지(35)가 표면장력에 의해 볼록하게 형성되지 않을 정도로 넓게 형성된다. 공지된 바와 같이, 표면 장력은 물질의 단위면적이 넓을수록 표면 에너지가 낮아져서 표면 장력이 감소된 다. 수지(35)가 배선 기판(20)의 양끝단으로부터 그 변의 길이(W)의 ¼ 지점(¼W)까지의 영역 내에 소정 부분이 위치하게 연장 형성되어 수지 형성 면적이 넓어짐으로써, 종래의 수지 봉지부(도 1의 230)와 같이 중앙부가 볼록하게 둥근 형태가 아니라, 윈도우(21) 부분의 수지(33)가 그 양측 부분의 수지(31,32) 보다 낮게 형성될 수 있다.
도 5e를 참조하면, 이어서 포스트 큐어(post cure) 단계를 진행한다. 포스트 큐어가 진행됨으로써 수지(도 5의 35)가 경화되어 수지 봉지부(30)가 형성된다. 그 후에, 윈도우(21)가 형성된 배선 기판(20)의 일면 양측단에 솔더 볼(29)을 형성하면 WBGA 패키지(50)가 완성된다.
도 3을 참조하면, 전술한 단계를 거쳐서 제조된 복수 개의 WBGA 패키지(50)를 적층하여 멀티 스택 패키지(100)를 완성한다. 복수 개의 WBGA 패키지(50) 중에서, 상부 WBGA 패키지(50a)의 하면에 형성된 솔더 볼(29)과 하부 WBGA 패키지(50b)의 상면에 형성된 볼 패드(25)가 서로 접촉되도록 WBGA 패키지(50)들을 적층하고 리플로우를 진행하면 멀티 스택 패키지(100)가 완성된다. 적층 과정에서 상부 WBGA 패키지(50a)의 수지 봉지부(30) 높이가 낮아졌기 때문에 WBGA 패키지(50)들간 수지 봉지부(30)와 반도체 칩(10)의 간격 여유가 증가되어 물리적인 접촉이 발생되지 않는다.
이상과 같은 본 발명에 의한 멀티 스택 패키지와 그 제조 방법에 따르면, 배선 기판에서 수지 봉지부의 윈도우 부분 높이가 양측 부분 높이보다 낮게 형성되기 때문에, 상부 WBGA 패키지의 봉지부와 하부 WBGA 패키지의 반도체 칩 사이의 간격 확보가 용이하다. 따라서, 패키지 적층 과정에서 수지 봉지부와 반도체 칩의 접촉으로 인한 본딩 와이어 손상이 방지된다. 더욱이, 수지 봉지부의 형태가 배선 기판 중앙 부분이 낮은 형태이기 때문에 수지 봉지부와 반도체 칩이 접촉되는 경우에도 패키지의 기울어짐 발생이 방지된다. 따라서 WBGA 패키지들 사이의 솔더 조인트 신뢰성이 향상된다.

Claims (6)

  1. 활성면에 전극 패드가 형성된 반도체 칩;
    상기 반도체 칩의 활성면이 상면에 부착되며,
    상기 전극 패드를 개방시키는 윈도우가 형성되고, 하면의 상기 윈도우 주변에 형성된 기판 패드, 상면 또는 양면의 마주보는 양측단에 형성된 복수 개의 볼 패드, 및 상기 기판 패드와 볼 패드의 연결을 위한 회로 배선 패턴을 포함하는 배선 기판;
    상기 윈도우를 통해 상기 전극 패드와 상기 기판 패드를 전기적으로 연결하는 본딩 와이어;
    각각의 상기 볼 패드에 접합된 솔더 볼; 및
    서로 마주보는 상기 솔더 볼들 사이에 상기 배선 기판으로부터 상기 솔더 볼 높이보다 낮게 형성되고,
    상기 배선 기판 하면으로부터 상기 윈도우 부분의 높이가 상기 윈도우 양측 부분의 높이보다 낮게 형성되는 수지 봉지부; 를 포함하는 WBGA 패키지가 적어도 두 개 이상 수직으로 적층되고,
    상부에 위치한 상기 WBGA 패키지의 하면에 형성된 상기 솔더 볼들이 하부에 위치한 상기 WBGA 패키지의 상면에 형성된 상기 볼 패드에 부착된 것을 특징으로 하는 멀티 스택 패키지.
  2. 제1 항에 있어서,
    상기 WBGA 패키지는 상기 전극 패드가 상기 반도체 칩의 중앙 부분에 형성된 센터 패드형 반도체 칩을 갖는 것을 특징으로 하는 멀티 스택 패키지.
  3. 제1 항에 있어서,
    상기 수지 봉지부는 상기 솔더 볼의 배열 방향과 수직을 이루는 변의 양끝단으로부터 상기 변의 길이의 적어도 ¼ 지점까지의 영역 내에 소정 부분이 위치하게 연장 형성된 것을 특징으로 하는 멀티 스택 패키지.
  4. (a)기판 베이스, 상기 기판 베이스를 관통하는 윈도우, 상기 기판 베이스 하면의 상기 윈도우 주변에 형성된 기판 패드, 및 상면 또는 양면의 마주보는 양측단에 형성된 복수 개의 볼 패드를 갖는 배선 기판의 상면에 전극 패드가 상기 윈도우에 위치하도록 반도체 칩을 부착하고, 상기 기판 패드와 전극 패드를 본딩 와이어로 연결하는 단계;
    (b)상기 윈도우가 중심에 노출되고, 상기 배선 기판에서 상기 볼 패드의 배열 방향과 수직을 이루는 변의 중심에서 양끝단으로 상기 변 길이의 적어도 ¼ 지점의 영역 이상이 개방되는 개구부가 형성된 메탈 마스크를 상기 반도체 칩이 부착된 상기 배선 기판의 반대면에 설치하는 단계;
    (c)스크린 프린팅에 의해 상기 메탈 마스크에 형성된 상기 개구부 내로 수지를 채우는 단계;
    (d)진공 분위기를 인가하여 상기 수지 내에 포함된 보이드를 배출시킴과 더불어 표면 장력에 의해 상기 배선 기판 하면으로부터 수지 봉지부의 높이가 상기 윈도우 부분이 낮고 상기 윈도우 양측 부분의 높아지게 하는 단계;
    (e)상기 수지를 경화시키고, 상기 배선 기판의 하면 양측단에 솔더 볼을 부착하여 WBGA 패키지를 제조하는 단계; 및
    (f)상기 상부 WBGA 패키지의 하면에 형성된 상기 솔더 볼과 상기 하부 WBGA 패키지의 상면에 형성된 상기 볼 패드를 서로 접합시켜 WBGA 패키지들을 적층하는 단계;
    를 포함하는 것을 특징으로 하는 멀티 스택 패키지 제조 방법.
  5. 제4 항에 있어서,
    상기 (a)단계의 상기 반도체 칩은 상기 전극 패드가 상기 반도체 칩의 중앙 부분에 형성된 센터 패드형 반도체 칩인 것을 특징으로 하는 멀티 스택 패키지 제조 방법.
  6. 제4 항에 있어서,
    상기 (b)단계의 상기 메탈 마스크는 상기 개구부 내에 상기 윈도우 양측으로 바가 형성된 것을 특징으로 하는 멀티 스택 패키지 제조 방법.
KR1020060001338A 2006-01-05 2006-01-05 멀티 스택 패키지와 그 제조 방법 KR20070073431A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060001338A KR20070073431A (ko) 2006-01-05 2006-01-05 멀티 스택 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001338A KR20070073431A (ko) 2006-01-05 2006-01-05 멀티 스택 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070073431A true KR20070073431A (ko) 2007-07-10

Family

ID=38508032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001338A KR20070073431A (ko) 2006-01-05 2006-01-05 멀티 스택 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070073431A (ko)

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US7190066B2 (en) Heat spreader and package structure utilizing the same
JP3383398B2 (ja) 半導体パッケージ
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
US20010042924A1 (en) Semiconductor package
JP2007281129A (ja) 積層型半導体装置
JP2001077294A (ja) 半導体装置
US20070246814A1 (en) Ball Grid array package structure
US7355286B2 (en) Flip chip bonded package applicable to fine pitch technology
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
JP2008277457A (ja) 積層型半導体装置および実装体
KR20070073431A (ko) 멀티 스택 패키지와 그 제조 방법
US6875639B2 (en) Semiconductor device and method of manufacturing the same
KR100891538B1 (ko) 칩 스택 패키지
US20080079133A1 (en) Stack type semiconductor device package
KR20050104204A (ko) 스택 패키지
KR20070063818A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination