KR20070071995A - Method of fabricating germanium-on-insulator substrate using a soi substrate - Google Patents

Method of fabricating germanium-on-insulator substrate using a soi substrate Download PDF

Info

Publication number
KR20070071995A
KR20070071995A KR1020050135902A KR20050135902A KR20070071995A KR 20070071995 A KR20070071995 A KR 20070071995A KR 1020050135902 A KR1020050135902 A KR 1020050135902A KR 20050135902 A KR20050135902 A KR 20050135902A KR 20070071995 A KR20070071995 A KR 20070071995A
Authority
KR
South Korea
Prior art keywords
layer
germanium
silicon
substrate
insulator
Prior art date
Application number
KR1020050135902A
Other languages
Korean (ko)
Other versions
KR100738459B1 (en
Inventor
육형상
강석준
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020050135902A priority Critical patent/KR100738459B1/en
Publication of KR20070071995A publication Critical patent/KR20070071995A/en
Application granted granted Critical
Publication of KR100738459B1 publication Critical patent/KR100738459B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

A method for fabricating a germanium-on-insulator substrate using an SOI substrate is provided to reduce a fabricating cost by forming a GeOI substrate using a conventional SOI substrate. An SOI substrate is prepared which includes a substrate, an insulation layer formed on the substrate, and a silicon layer formed on the insulation layer(10). Germanium ions are implanted into at least a part of the silicon layer on the SOI substrate(20). While a thermal oxide layer is formed on the surface of the silicon layer on the SOI substrate, the implanted germanium ions are condensed to form a germanium layer or a silicon-germanium layer substantially having a germanium band gap characteristic under the thermal oxide layer(30). The silicon-germanium layer has a germanium content of 85 percent or higher, having a uniform germanium content along its thickness direction.

Description

SOI 기판을 이용한 게르마늄-온-절연체 기판의 제조 방법{Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate}Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate}

도 1은 본 발명의 일 실시예에 따른 게르마늄-온-절연체 기판의 형성 방법을 보여주는 순서도이고;1 is a flow chart showing a method of forming a germanium-on-insulator substrate according to an embodiment of the present invention;

도 2, 도 3, 도 5 및 도 7은 본 발명의 일 실시예에 따른 게르마늄-온-절연체 기판의 형성과정을 보여주는 단면도들이고;2, 3, 5, and 7 are cross-sectional views illustrating a process of forming a germanium-on-insulator substrate according to an embodiment of the present invention;

도 4는 도 3의 구조의 깊이 방향의 게르마늄 농도 프로파일을 보여주는 그래프이고; 그리고4 is a graph showing a germanium concentration profile in the depth direction of the structure of FIG. 3; And

도 6은 도 5의 구조의 깊이 방향의 게르마늄 농도 프로파일을 보여주는 그래프이다.6 is a graph showing a germanium concentration profile in the depth direction of the structure of FIG. 5.

본 발명은 반도체 기판의 형성 방법에 관한 것으로서, 특히 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 갖는 게르마늄-온-절연체(Germanium-On-Insulator; GeOI) 기판의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor substrate, and more particularly, to a method for forming a germanium-on-insulator (GeOI) substrate having a germanium layer or a silicon-germanium layer having substantially germanium bandgap characteristics. will be.

종래의 반도체 기판, 예컨대 실리콘 기판을 통한 고속도 및 저전력 소자의 개발이 한계에 직면하고 있다. 따라서, 이러한 한계를 극복하기 위해 완전-공핍 소자 형성이 가능한 실리콘-온-절연체(Silicon-On-Insulator; SOI) 기판 또는 GeOI 기판이 버추얼 기판으로 개발되고 있다.The development of high speed and low power devices through conventional semiconductor substrates, such as silicon substrates, is facing limitations. Therefore, to overcome this limitation, a silicon-on-insulator (SOI) substrate or a GeOI substrate capable of forming a fully-depleted device has been developed as a virtual substrate.

SOI 기판의 제조 방법은 많이 알려져 있다. 예를 들어, Electron. Lett., 14, 593-594(1978)에 게재된 K. Izumi 등의 논문 "CMOS devices fabrication on buried SiO2 layers formed by oxygen implantation into silicon"에는 일명 SIMOX(Separation-by-Implanted Oxygen)법으로 알려진 SOI 기판의 제조 방법이 개시되어 있다. 다른 예로, Srikrishnan의 미국특허번호 5,882,987호에는 스마트-컷(smart-cut)법으로 알려진 SOI 기판의 제조 방법이 개시되어 있다.Many methods for producing SOI substrates are known. For example, Electron. K. Izumi et al., "CMOS devices fabrication on buried SiO 2 layers formed by oxygen implantation into silicon," published in Lett., 14, 593-594 (1978), also known as the Separation-by-Implanted Oxygen (SIMOX) method. A method for producing an SOI substrate is disclosed. As another example, US Patent No. 5,882,987 to Srikrishnan discloses a method of making an SOI substrate known as a smart-cut method.

GeOI 기판은 SOI 기판에 비해 고속도 및 저전력 특성에서 유리할 뿐만 아니라 화합물 반도체로 제조되는 광소자를 상부에 성장시킬 수 있는 장점을 가지고 있다. 즉, 하나의 GeOI 기판에 고속도의 소자와 광소자가 동시에 제조될 수 있다. 하지만, 상용화될 만한 GeOI 기판의 제조 방법은 아직 알려지지 않고 있다.GeOI substrates are advantageous in terms of high speed and low power characteristics compared to SOI substrates, and have the advantage of growing optical devices made of compound semiconductors on top. That is, a high speed device and an optical device may be simultaneously manufactured on one GeOI substrate. However, a method for producing a commercially available GeOI substrate is still unknown.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상용화 가능한 경제성 있는 GeOI 기판의 제조 방법을 제공하는 데 있다.Accordingly, the technical problem to be achieved by the present invention is to provide a method for manufacturing a commercially available economical GeOI substrate.

상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 게르마늄-온-절연체(GeOI) 기판의 제조 방법은 다음의 단계들을 포함한다. 기판, 상기 기판 상 의 절연체층 및 상기 절연체층 상의 실리콘층을 포함하는 SOI 기판을 제공한다. 상기 SOI 기판의 상기 실리콘층의 적어도 일부분에 게르마늄 이온을 주입한다. 상기 SOI 기판의 실리콘층 표면 부분에 열산화막층을 형성함과 동시에 상기 주입된 게르마늄 이온을 응축시켜 상기 열산화막층 아래에 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 형성한다.A method of manufacturing a germanium-on-insulator (GeOI) substrate according to an aspect of the present invention for achieving the above technical problem includes the following steps. It provides a SOI substrate comprising a substrate, an insulator layer on the substrate and a silicon layer on the insulator layer. Germanium ions are implanted into at least a portion of the silicon layer of the SOI substrate. The thermal oxide layer is formed on the surface of the silicon layer of the SOI substrate and condensed with the implanted germanium ions to form a germanium layer or a silicon-germanium layer having substantially germanium bandgap characteristics under the thermal oxide layer.

상기 본 발명의 일 측면에 따르면, 상기 실리콘-게르마늄층은 85% 이상의 게르마늄 함유량을 갖고, 나아가, 두께 방향을 따라서 균일한 게르마늄 함량을 가질 수 있다.According to an aspect of the present invention, the silicon-germanium layer may have a germanium content of 85% or more, and further, may have a uniform germanium content along the thickness direction.

상기 본 발명의 다른 측면에 따르면, 상기 게르마늄 이온을 주입하는 단계는 상기 SOI 기판의 실리콘층의 일부분을 비정질화하고, 상기 비정질화된 실리콘층 부분은 상기 열산화막층 형성 동안 상기 SOI 기판의 비정질화되지 않은 실리콘층 부분을 씨드층으로 이용하여 재결정화될 수 있다.According to another aspect of the present invention, implanting germanium ions amorphizes a portion of the silicon layer of the SOI substrate, and wherein the amorphous silicon layer portion is amorphous to the SOI substrate during the thermal oxide layer formation. The non-silicon layer portion can be recrystallized using the seed layer.

상기 본 발명의 또 다른 측면에 따르면, 상기 열산화막층의 형성 단계는 산소 기체 또는 산소 기체를 포함하는 혼합 기체의 분위기에서 수행될 수 있다.According to another aspect of the present invention, the step of forming the thermal oxide layer may be performed in an atmosphere of oxygen gas or a mixed gas containing oxygen gas.

상기 본 발명의 또 다른 측면에 따르면, 상기 GeOI 기판의 제조 방법은 상기 열산화막층을 제거하는 단계를 더 포함할 수 있다.According to another aspect of the present invention, the method of manufacturing the GeOI substrate may further include removing the thermal oxide layer.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완 전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to complete the scope of the invention. It is provided to inform you. In the drawings, the components may be exaggerated in size for convenience of description.

본 발명의 실시예들에서, 게르마늄-온-절연체(GeOI) 기판은 기판, 기판 상의 절연체층 및 절연체층 상의 게르마늄층 또는 실리콘-게르마늄층을 포함한다. GeOI 기판의 실리콘-게르마늄층은 실리콘의 밴드갭 특성을 갖지 않고, 실질적으로 게르마늄의 밴드갭 특성을 갖는다. 예를 들어, GeOI 기판의 실리콘-게르마늄층은 높은 게르마늄 함량을 가질 수 있다. 이러한 의미에서, 절연체 상에 형성된 실질적으로 게르마늄의 밴드갭 특성을 갖는 실리콘-게르마늄층 구조를 본 발명에서 GeOI 구조로 부른다.In embodiments of the present invention, a germanium-on-insulator (GeOI) substrate includes a substrate, an insulator layer on the substrate, and a germanium layer or silicon-germanium layer on the insulator layer. The silicon-germanium layer of the GeOI substrate does not have a bandgap characteristic of silicon, but substantially has a bandgap characteristic of germanium. For example, the silicon-germanium layer of a GeOI substrate may have a high germanium content. In this sense, the silicon-germanium layer structure having substantially the germanium bandgap characteristic formed on the insulator is referred to as GeOI structure in the present invention.

이하에서는 도 1의 순서도의 순서에 따라서 도 2, 도 3, 도 5 및 도 7의 단면도들을 참조하여, 본 발명의 일 실시예에 따른 GeOI 기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a GeOI substrate according to an embodiment of the present invention will be described with reference to the cross-sectional views of FIGS. 2, 3, 5, and 7 in the order of the flowchart of FIG. 1.

도 1 및 도 2를 참조하면, 먼저 SOI 기판(100)을 준비한다(단계 10). SOI 기판(100)은 기판(110), 절연체층(120) 및 실리콘층(130)을 포함한다. 기판(110)은 예컨대 벌크 Si 기판 또는 벌크 실리콘-게르마늄 기판일 수 있다. 절연체층(120)은 기판(110) 상에 형성되고, 예를 들어, 실리콘 산화막을 포함할 수 있다. 실리콘층(130)은 절연체층(120) 상에 형성되고 단결정 에피층을 포함할 수 있다.1 and 2, first, an SOI substrate 100 is prepared (step 10). The SOI substrate 100 includes a substrate 110, an insulator layer 120, and a silicon layer 130. Substrate 110 may be, for example, a bulk Si substrate or a bulk silicon-germanium substrate. The insulator layer 120 is formed on the substrate 110 and may include, for example, a silicon oxide film. The silicon layer 130 may be formed on the insulator layer 120 and include a single crystal epitaxial layer.

SOI 기판(100)은 해당 기술분야에서 알려진 바에 따라 통상적으로 제조될 수 있다. 예를 들어, Electron. Lett., 14, 593-594(1978)에 게재된 K. Izumi 등의 논문에 알려진 SIMOX법 또는 Srikrishnan의 미국특허번호 5,882,987호에 알려진 스마 트-컷(smart-cut)법이 SOI 기판(100)의 제조에 이용될 수 있다. 나아가, 이러한 SIMOX법 또는 스마트-컷법에 의해 제조된 SOI 기판(100)들이 상업적으로 판매되고 있다.The SOI substrate 100 may be conventionally manufactured as known in the art. For example, Electron. The SIMOX method known from the paper by K. Izumi et al., Published in Lett., 14, 593-594 (1978), or the smart-cut method known from US Patent No. 5,882,987 to Srikrishnan, is known as SOI substrate 100. It can be used for the preparation of. Furthermore, SOI substrates 100 manufactured by the SIMOX method or the smart-cut method are commercially available.

예를 들어, 절연체층(120)은 30 ~ 400 nm 범위의 두께를 가질 수 있다. 실리콘층(130)은 이후의 이온 주입 단계에서의 손실 및 최종 게르마늄층 또는 실리콘-게르마늄층의 두께를 고려하여 선택될 수 있다. 예를 들어, 실리콘층(130)은 100 ~ 400 nm 범위의 두께를 가질 수 있다.For example, the insulator layer 120 may have a thickness in the range of 30 to 400 nm. The silicon layer 130 may be selected in consideration of the loss in the subsequent ion implantation step and the thickness of the final germanium layer or the silicon-germanium layer. For example, the silicon layer 130 may have a thickness in the range of 100 to 400 nm.

도 1 및 도 3을 참조하면, 실리콘층(130)의 적어도 일부분에 게르마늄 이온(140)을 주입한다(단계 20). 실리콘보다 약 2.5배 무거운 게르마늄 이온(140)은 실리콘층(130)의 실리콘과 충돌하여 실리콘층(130) 내에 비정질층(145)을 형성할 수 있다. 비정질층(145)은 일정 농도 이상의 실리콘들이 원래 결정 격자의 자리에서 벗어난 경우를 가리키는 것으로서, 전자 현미경을 이용하여 관찰될 수 있다.1 and 3, germanium ions 140 are implanted into at least a portion of the silicon layer 130 (step 20). Germanium ions 140 that are about 2.5 times heavier than silicon may collide with silicon of the silicon layer 130 to form an amorphous layer 145 in the silicon layer 130. The amorphous layer 145 indicates a case where silicon of a predetermined concentration or more is deviated from the original crystal lattice, and may be observed using an electron microscope.

비정질층(145)은 실리콘층(130) 내부 또는 실리콘층(130)의 표면으로부터 일정깊이까지 형성될 수 있다. 따라서, 비정질층(145) 및 절연체층(120)의 사이에는 비정질화되지 않은 결정 구조의 실리콘층(130)의 일부분이 남아 있고, 이 층은 씨드층(150)으로 불릴 수 있다. 씨드층(150)은 이후 비정질층(145)의 재결정 시 씨드로 이용될 수 있다.The amorphous layer 145 may be formed to a predetermined depth within the silicon layer 130 or from the surface of the silicon layer 130. Thus, a portion of the amorphous silicon layer 130 of the amorphous structure remains between the amorphous layer 145 and the insulator layer 120, which may be referred to as the seed layer 150. The seed layer 150 may then be used as a seed when recrystallization of the amorphous layer 145.

게르마늄 이온(140)은 실리콘층(130)을 비정질화시키기 충분한 높은 도즈, 예컨대 1017 ~ 1019 cm-2의 도즈로 주입될 수 있다. 게르마늄 이온(140)의 주입 에너 지는 실리콘층(130)의 두께를 고려하여 선택될 수 있다. 예를 들어, 게르마늄 이온(140)의 주입 에너지는 씨드층(150)을 비정질화시키지 않도록 조절될 수 있다.Germanium ions 140 may be implanted at a high dose sufficient to amorphousize the silicon layer 130, such as a dose of 10 17 to 10 19 cm −2 . The implantation energy of the germanium ions 140 may be selected in consideration of the thickness of the silicon layer 130. For example, the implantation energy of germanium ions 140 may be adjusted so as not to amorphous the seed layer 150.

도 4를 참조하면, 도 3의 구조에 주입된 게르마늄 이온(140)의 깊이에 따른 농도 프로파일이 도시된다. 게르마늄 이온(140)은 영역(A)에서 가우시안 분포를 갖는다. 영역(A)은 실리콘층(130)에 해당할 수 있다.Referring to FIG. 4, a concentration profile according to the depth of germanium ions 140 implanted into the structure of FIG. 3 is shown. Germanium ions 140 have a Gaussian distribution in region A. Region A may correspond to silicon layer 130.

본 발명의 다른 실시예에서, 게르마늄 이온은 550 ~ 650 ℃ 범위의 고온에서 진행될 수 있다. 이와 같이, 고온에서 이온 주입이 진행되면, 비정질층(145)은 생성과 동시에 재결정될 수 있다. 따라서, 이 경우, 실리콘층(130) 내에 씨드층(150)이 남을 필요가 없을 수 있다.In another embodiment of the present invention, germanium ions may proceed at a high temperature in the range of 550 ~ 650 ℃. As such, when ion implantation proceeds at a high temperature, the amorphous layer 145 may be recrystallized simultaneously with generation. Therefore, in this case, the seed layer 150 may not need to remain in the silicon layer 130.

도 1 및 도 5를 참조하면, 실리콘층(도 3의 130)의 표면 부분에 열산화막층(170)을 형성함과 동시에 열산화막층(170) 아래에 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층(160)을 형성한다(단계 30). 열산화막층(170)의 형성 단계에서 주입된 게르마늄 이온(도 3의 140)은 열산화막층(170) 아래로 응축되어 실리콘-게르마늄층(160)을 형성할 수 있다.1 and 5, a silicon oxide having a germanium bandgap characteristic under the thermal oxide layer 170 while forming a thermal oxide layer 170 on a surface portion of the silicon layer 130 (FIG. 3). The germanium layer 160 is formed (step 30). The germanium ions (140 in FIG. 3) implanted in the formation of the thermal oxide layer 170 may be condensed under the thermal oxide layer 170 to form the silicon-germanium layer 160.

예를 들어, 산소 기체 또는 산소를 포함하는 혼합 기체 분위기의 퍼니스에서 실리콘층(도 3의 130)을 산화시킴으로써, 열산화막층(170)이 형성될 수 있다. 혼합 기체는 산소 기체 외에 분위기 조절을 위한 불활성 기체, 예컨대 질소 또는 아르곤 기체를 더 포함할 수 있다. 산화는 900 ~ 1400 ℃의 온도 범위에서 10 분 내지 5 시간 동안 진행될 수 있다.For example, the thermal oxide layer 170 may be formed by oxidizing the silicon layer 130 (in FIG. 3) in a furnace of oxygen gas or a mixed gas atmosphere containing oxygen. The mixed gas may further include an inert gas such as nitrogen or argon gas for controlling the atmosphere in addition to the oxygen gas. Oxidation may proceed for 10 minutes to 5 hours in the temperature range of 900 ~ 1400 ℃.

열산화막층(170)은 게르마늄 산화막은 거의 포함하지 않고, 실리콘 산화막을 포함할 수 있다. 왜냐하면, 실리콘과 게르마늄이 공존하는 경우, 실리콘의 산화 에너지가 게르마늄의 산화 에너지보다 낮기 때문에 실리콘의 산화가 선호되기 때문이다. 따라서, 열산화막층(170)이 성장하는 동안, 실리콘은 산화되어 실리콘 산화막을 형성하고, 게르마늄은 열산화막층(170) 아래로 축출된다. 절연막층(120)은 게르마늄의 기판(110)으로의 확산을 차단하는 역할을 수행할 수 있다.The thermal oxide layer 170 may include almost no germanium oxide layer and may include a silicon oxide layer. This is because, when silicon and germanium coexist, the oxidation of silicon is preferred because the oxidation energy of silicon is lower than that of germanium. Therefore, while the thermal oxide layer 170 is grown, silicon is oxidized to form a silicon oxide film, and germanium is evicted under the thermal oxide layer 170. The insulating layer 120 may serve to block diffusion of germanium into the substrate 110.

이에 따라, 열산화막층(170)의 성장과 동시에, 열산화막층(170) 아래의 실리콘층(130)에 게르마늄이 높은 농도로 응축되어, 실리콘-게르마늄층(160)이 형성된다. 열산화막층(170)의 두께를 조절함으로써, 실리콘-게르마늄층(160)의 두께 및 게르마늄 농도를 조절할 수 있다. 즉, 열산화막층(170)의 두께가 커질수록, 실리콘-게르마늄층(160)의 두께는 감소하고 실리콘-게르마늄층(160)의 게르마늄 농도가 높아질 수 있다. 실리콘-게르마늄층(160)의 두께가 소정의 값 이하가 되면, 도 6에 도시된 바와 같이, 실리콘 게르마늄층(160)을 표시하는 영역(B)에서 게르마늄 농도는 두께 방향으로 균일해 질 수 있다.Accordingly, at the same time as the thermal oxide layer 170 is grown, germanium is condensed at a high concentration in the silicon layer 130 under the thermal oxide layer 170, thereby forming the silicon-germanium layer 160. By controlling the thickness of the thermal oxide layer 170, the thickness of the silicon germanium layer 160 and the germanium concentration may be adjusted. In other words, as the thickness of the thermal oxide layer 170 increases, the thickness of the silicon-germanium layer 160 may decrease and the germanium concentration of the silicon-germanium layer 160 may increase. When the thickness of the silicon germanium layer 160 is less than or equal to a predetermined value, as shown in FIG. 6, the germanium concentration may be uniform in the thickness direction in the region B displaying the silicon germanium layer 160. .

열산화막층(170)의 두께는 실리콘-게르마늄층(160)의 게르마늄 농도가 85% 이상이 되도록 조절될 수 있다. 게르마늄 농도가 85% 이상이 되면, 실리콘-게르마늄층(160)은 실리콘 밴드갭 특성을 잃고, 실질적으로 게르마늄 밴드갭 특성을 가질 수 있다. 이에 따라, 실리콘-게르마늄층(160)은 실질적으로 게르마늄층으로 취급될 수 있다. 실리콘 게르마늄층(160)의 게르마늄 함량에 따른 밴드갭 특성은, S. Wolf의 "Silicon Processing for the VLSI Era", Volume 4, page 484의 도 10-3 b)를 참조할 수 있다.The thickness of the thermal oxide layer 170 may be adjusted such that the germanium concentration of the silicon-germanium layer 160 is 85% or more. When the germanium concentration is 85% or more, the silicon-germanium layer 160 may lose silicon bandgap characteristics and may have germanium bandgap characteristics substantially. Accordingly, the silicon germanium layer 160 may be substantially treated as a germanium layer. For the bandgap characteristics according to the germanium content of the silicon germanium layer 160, S. Wolf's "Silicon Processing for the VLSI Era", Volume 4, page 484, Figure 10-3 b).

실리콘-게르마늄층(160)은 성장 단계에서 재결정될 수 있다. 실리콘-게르마늄층(160)의 재결정은 씨드층(도 3의 150)으로부터 핵생성되어 성장될 수 있다. 비록 실리콘-게르마늄층(160)이 재결정되는 것으로 설명하였지만, 실리콘층(도 3의 130)이 재결정되고 이어서 실리콘-게르마늄층(160)으로 상변태되는 것으로 설명될 수도 있다.The silicon-germanium layer 160 may be recrystallized at the growth stage. Recrystallization of the silicon-germanium layer 160 may be nucleated and grown from the seed layer (150 in FIG. 3). Although the silicon-germanium layer 160 has been described as being recrystallized, it may be described that the silicon layer (130 of FIG. 3) is recrystallized and subsequently phase transformed into the silicon-germanium layer 160.

본 발명의 다른 실시예에서, 열산화막층(170) 아래에는 게르마늄층이 형성될 수도 있다. 즉, 실리콘층(도 3의 130)의 실리콘이 모두 산화되어 열산화막층(170)이 더 이상 성장되지 않게 되면, 열산화막층(170) 아래에는 실리콘이 없는 게르마늄층이 형성될 수 있다.In another embodiment of the present invention, a germanium layer may be formed under the thermal oxide layer 170. That is, when all of the silicon of the silicon layer (130 of FIG. 3) is oxidized so that the thermal oxide layer 170 is no longer grown, a germanium layer without silicon may be formed under the thermal oxide layer 170.

본 발명의 다른 실시예에서, 실리콘-게르마늄층(160)과 게르마늄층을 구분하였지만, 본 발명의 실시예들에서, 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층(160)은 게르마늄층을 포함하는 것으로 이해될 수도 있다. 이 경우, 실리콘- 게르마늄층의 게르마늄 함량은 85 ~ 100 % 범위일 수 있다.In another embodiment of the present invention, the silicon-germanium layer 160 and the germanium layer are distinguished, but in embodiments of the present invention, the silicon-germanium layer 160 having substantially germanium bandgap characteristics includes a germanium layer. It may be understood that. In this case, the germanium content of the silicon germanium layer may range from 85 to 100%.

도 1 및 도 7을 참조하면, 열산화막층(170)이 제거될 수 있다. 예를 들어, HF를 포함하는 에천트를 이용하여 열산화막층(170)이 제거될 수 있다(단계 40). 이에 따라, 순서대로 기판(110), 절연막층(120) 및 실리콘-게르마늄층(160)의 구조를 갖는 GeOI 기판이 제조될 수 있다. 여기에서, 실리콘-게르마늄층(160)은 실질적으로 게르마늄 밴드갭 특성을 갖고, 게르마늄층을 포함할 수도 있다. GeOI 기판은 광소자를 제조하기 위한 기판으로 사용될 수 있다.1 and 7, the thermal oxide layer 170 may be removed. For example, the thermal oxide layer 170 may be removed using an etchant including HF (step 40). Accordingly, a GeOI substrate having a structure of the substrate 110, the insulating layer 120, and the silicon-germanium layer 160 may be manufactured. Here, the silicon-germanium layer 160 may have a germanium band gap characteristic and may include a germanium layer. GeOI substrate can be used as a substrate for manufacturing the optical device.

본 발명의 다른 실시예에서, 열산화막층(170)은 제거되지 않고, 광소자를 제 조하기 위한 층으로 사용될 수도 있다.In another embodiment of the present invention, the thermal oxide layer 170 is not removed and may be used as a layer for manufacturing an optical device.

본 발명의 실시예들에서, GeOI 기판은 종래 반도체 제조 장치를 이용하여 경제적으로 제조될 수 있다. 따라서, GeOI 기판은 통상의 SOI 기판 및 종래의 반도체 제조 장치를 이용하여 상업적으로 용이하게 제조될 수 있다.In embodiments of the present invention, GeOI substrates can be economically manufactured using conventional semiconductor manufacturing apparatus. Thus, GeOI substrates can be easily produced commercially using conventional SOI substrates and conventional semiconductor manufacturing apparatus.

발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the invention has been presented for purposes of illustration and description. Therefore, the present invention is not limited to the above embodiments, and various modifications and changes are possible in the technical spirit of the present invention by combining the above embodiments by those skilled in the art. It is obvious.

본 발명에 따른 GeOI 기판은 통상의 SOI 기판을 이용하여 제조될 수 있어, 제조 단가를 낮출 수 있다. GeOI 기판의 제조 단계는 반도체 제조 공정에서 통상적으로 사용되는 게르마늄 이온 주입 및 열처리 단계를 사용한다. 따라서, GeOI 기판은 종래 반도체 제조 장치를 이용하여 경제적으로 제조될 수 있다. 따라서, GeOI 기판은 통상의 SOI 기판 및 종래의 반도체 제조 장치를 이용하여 상업적으로 용이하게 제조될 수 있다.GeOI substrate according to the present invention can be manufactured using a conventional SOI substrate, it is possible to lower the manufacturing cost. The manufacturing step of the GeOI substrate uses the germanium ion implantation and heat treatment steps commonly used in the semiconductor manufacturing process. Therefore, GeOI substrates can be economically manufactured using a conventional semiconductor manufacturing apparatus. Thus, GeOI substrates can be easily produced commercially using conventional SOI substrates and conventional semiconductor manufacturing apparatus.

Claims (12)

기판, 상기 기판 상의 절연체층 및 상기 절연체층 상의 실리콘층을 포함하는 SOI 기판을 제공하는 단계;Providing an SOI substrate comprising a substrate, an insulator layer on the substrate, and a silicon layer on the insulator layer; 상기 SOI 기판의 상기 실리콘층의 적어도 일부분에 게르마늄 이온을 주입하는 단계; 및Implanting germanium ions into at least a portion of the silicon layer of the SOI substrate; And 상기 SOI 기판의 실리콘층 표면 부분에 열산화막층을 형성함과 동시에 상기 주입된 게르마늄 이온을 응축시켜 상기 열산화막층 아래에 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 형성하는 단계를 포함하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.Forming a thermal oxide layer on the surface of the silicon layer of the SOI substrate and condensing the implanted germanium ions to form a germanium layer or a silicon-germanium layer having substantially germanium bandgap characteristics under the thermal oxide layer. Method of manufacturing a germanium-on-insulator substrate comprising a. 제 1 항에 있어서, 상기 실리콘-게르마늄층은 85% 이상의 게르마늄 함유량을 갖는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 1, wherein the silicon-germanium layer has a germanium content of 85% or more. 제 2 항에 있어서, 상기 실리콘-게르마늄층은 두께 방향을 따라서 균일한 게르마늄 함량을 갖는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of manufacturing a germanium-on-insulator substrate according to claim 2, wherein the silicon-germanium layer has a uniform germanium content along the thickness direction. 제 1 항에 있어서, 상기 게르마늄 이온은 1017 ~ 1019 cm-2의 도즈로 주입되는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 1, wherein the germanium ions are implanted at a dose of 10 17 to 10 19 cm −2 . 제 4 항에 있어서, 상기 SOI 기판의 실리콘층은 100 ~ 400 nm 범위의 두께를 갖고, 상기 SOI 기판의 절연체층은 30 ~ 400 nm 범위의 두께를 갖는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.5. The germanium-on-insulator substrate of claim 4, wherein the silicon layer of the SOI substrate has a thickness in the range of 100 to 400 nm, and the insulator layer of the SOI substrate has a thickness in the range of 30 to 400 nm. Manufacturing method. 제 1 항에 있어서, 상기 게르마늄 이온을 주입하는 단계는 상기 SOI 기판의 실리콘층의 일부분을 비정질화하고, 상기 비정질화된 실리콘층 부분은 상기 열산화막층 형성 동안 상기 SOI 기판의 비정질화되지 않은 실리콘층 부분을 씨드층으로 이용하여 재결정화되는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.2. The method of claim 1 wherein implanting germanium ions amorphizes a portion of the silicon layer of the SOI substrate, and wherein the amorphous silicon layer portion is amorphous of the amorphous silicon layer of the SOI substrate during the thermal oxide layer formation. A method of manufacturing a germanium-on-insulator substrate, wherein the layer portion is recrystallized using the seed layer. 제 6 항에 있어서, 상기 씨드층은 상기 SOI 기판의 절연체층에 인접한 실리콘층 부분인 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.7. The method of claim 6, wherein the seed layer is a portion of a silicon layer adjacent to an insulator layer of the SOI substrate. 제 1 항에 있어서, 상기 게르마늄 이온을 주입하는 단계는 550 ~ 650 ℃의 온도 범위에서 수행하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 1, wherein the injecting the germanium ions is performed at a temperature in a range of 550 ° C. to 650 ° C. 7. 제 1 항에 있어서, 상기 열산화막층의 형성 단계는 900 ~ 1400 ℃ 범위의 온도에서 수행하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 1, wherein the forming of the thermal oxide layer is performed at a temperature in the range of 900 to 1400 ° C. 제 1 항에 있어서, 상기 열산화막층의 형성 단계는 산소 기체 또는 산소 기체를 포함하는 혼합 기체의 분위기에서 수행하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 1, wherein the forming of the thermal oxide layer is performed in an atmosphere of oxygen gas or a mixed gas containing oxygen gas. 제 10 항에 있어서, 상기 혼합 기체는 질소 기체 또는 아르곤 기체를 포함하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of claim 10, wherein the mixed gas comprises nitrogen gas or argon gas. 제 1 항 내지 제 11 항의 어느 한 항에 있어서, 상기 열산화막층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 게르마늄-온-절연체 기판의 제조 방법.The method of manufacturing a germanium-on-insulator substrate according to any one of claims 1 to 11, further comprising removing the thermal oxide layer.
KR1020050135902A 2005-12-30 2005-12-30 Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate KR100738459B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135902A KR100738459B1 (en) 2005-12-30 2005-12-30 Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135902A KR100738459B1 (en) 2005-12-30 2005-12-30 Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate

Publications (2)

Publication Number Publication Date
KR20070071995A true KR20070071995A (en) 2007-07-04
KR100738459B1 KR100738459B1 (en) 2007-07-11

Family

ID=38507081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135902A KR100738459B1 (en) 2005-12-30 2005-12-30 Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate

Country Status (1)

Country Link
KR (1) KR100738459B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443932B2 (en) 2013-10-30 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250812A (en) 1987-04-08 1988-10-18 Matsushita Electric Ind Co Ltd Manufacture of semiconductor substrate
JPH05259075A (en) * 1992-03-12 1993-10-08 Hitachi Ltd Manufacture of semiconductor device
KR19980014184A (en) * 1996-08-08 1998-05-15 김광호 Solid phase recrystallization method of polysilicon film
JP2001148482A (en) 1999-11-19 2001-05-29 Fujitsu Ltd Manufacturing method of field effect semiconductor device
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443932B2 (en) 2013-10-30 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR100738459B1 (en) 2007-07-11

Similar Documents

Publication Publication Date Title
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US7915148B2 (en) Method of producing a tensioned layer on a substrate
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
KR101379885B1 (en) Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
Sugiyama et al. Formation of strained-silicon layer on thin relaxed-SiGe/SiO2/Si structure using SIMOX technology
JP2003031495A (en) Manufacturing method of semiconductor device substrate and semiconductor device
US7592671B2 (en) Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
JPH11340337A (en) Semiconductor device and manufacture of semiconductor device
JP2007521628A (en) Strained silicon-on-insulator (SSOI) and method of forming the same
US20070164358A1 (en) Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP2004103805A (en) Semiconductor substrate, method of manufacturing the same and semiconductor device
KR20050118189A (en) Shallow trench isolation in processes with strained silicon
JP2005268792A (en) Method of manufacturing semiconductor device, semiconductor device and apparatus
JP2010040931A (en) Manufacturing method of semiconductor substrate, and semiconductor substrate
JP2008263025A (en) Manufacturing method of semiconductor substrate
KR20070071995A (en) Method of fabricating germanium-on-insulator substrate using a soi substrate
JPH0582441A (en) Silicon carbide bipolar semiconductor device and its manufacture
JP2004055943A (en) Semiconductor device and manufacturing method therefor
KR100704146B1 (en) Manufacturing method of silicon on insulator wafer
KR20030076627A (en) Method of producing soi materials
KR100609367B1 (en) Manufacturing method of silicon on insulator wafer
JP4943820B2 (en) Method of manufacturing a GOI (Geon Insulator) substrate
JPH09306844A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 13