KR100738459B1 - Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate - Google Patents
Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate Download PDFInfo
- Publication number
- KR100738459B1 KR100738459B1 KR1020050135902A KR20050135902A KR100738459B1 KR 100738459 B1 KR100738459 B1 KR 100738459B1 KR 1020050135902 A KR1020050135902 A KR 1020050135902A KR 20050135902 A KR20050135902 A KR 20050135902A KR 100738459 B1 KR100738459 B1 KR 100738459B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- germanium
- silicon
- substrate
- insulator
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 239000012212 insulator Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 33
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 33
- -1 Germanium ions Chemical class 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000001953 recrystallisation Methods 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
상용화 가능한 경제성 있는 SOI 기판을 이용한 게르마늄-온-절연체(GeOI) 기판의 제조 방법이 제공된다. 기판, 절연체층 및 실리콘층을 포함하는 SOI 기판을 제공한다. SOI 기판의 실리콘층의 적어도 일부분에 게르마늄 이온을 주입한다. SOI 기판의 실리콘층 표면에 열산화막층을 형성함과 동시에 주입된 게르마늄 이온을 응축시켜 열산화막층 아래에 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 형성한다.There is provided a method of manufacturing a germanium-on-insulator (GeOI) substrate using an SOI substrate that is economical and commercially available. An SOI substrate comprising a substrate, an insulator layer and a silicon layer is provided. Germanium ions are implanted into at least a portion of the silicon layer of the SOI substrate. A thermally oxidized film layer is formed on the surface of the silicon layer of the SOI substrate and the implanted germanium ions are condensed to form a germanium layer or a silicon germanium layer having substantially germanium band gap characteristics below the thermal oxidation layer.
Description
도 1은 본 발명의 일 실시예에 따른 게르마늄-온-절연체 기판의 형성 방법을 보여주는 순서도이고;1 is a flowchart showing a method of forming a germanium-on-insulator substrate according to an embodiment of the present invention;
도 2, 도 3, 도 5 및 도 7은 본 발명의 일 실시예에 따른 게르마늄-온-절연체 기판의 형성과정을 보여주는 단면도들이고;FIGS. 2, 3, 5, and 7 are cross-sectional views illustrating a process of forming a germanium-on-insulator substrate according to an embodiment of the present invention;
도 4는 도 3의 구조의 깊이 방향의 게르마늄 농도 프로파일을 보여주는 그래프이고; 그리고Figure 4 is a graph showing the germanium concentration profile in the depth direction of the structure of Figure 3; And
도 6은 도 5의 구조의 깊이 방향의 게르마늄 농도 프로파일을 보여주는 그래프이다.6 is a graph showing the germanium concentration profile in the depth direction of the structure of FIG.
본 발명은 반도체 기판의 형성 방법에 관한 것으로서, 특히 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 갖는 게르마늄-온-절연체(Germanium-On-Insulator; GeOI) 기판의 형성 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor substrate, and more particularly to a method of forming a germanium-on-insulator (GeOI) substrate having a silicon-germanium layer having a germanium layer or substantially germanium bandgap characteristics will be.
종래의 반도체 기판, 예컨대 실리콘 기판을 통한 고속도 및 저전력 소자의 개발이 한계에 직면하고 있다. 따라서, 이러한 한계를 극복하기 위해 완전-공핍 소자 형성이 가능한 실리콘-온-절연체(Silicon-On-Insulator; SOI) 기판 또는 GeOI 기판이 버추얼 기판으로 개발되고 있다.The development of high-speed and low-power devices through conventional semiconductor substrates such as silicon substrates is limited. Therefore, a silicon-on-insulator (SOI) substrate or a GeOI substrate capable of forming a full-depletion device is being developed as a virtual substrate in order to overcome this limitation.
SOI 기판의 제조 방법은 많이 알려져 있다. 예를 들어, Electron. Lett., 14, 593-594(1978)에 게재된 K. Izumi 등의 논문 "CMOS devices fabrication on buried SiO2 layers formed by oxygen implantation into silicon"에는 일명 SIMOX(Separation-by-Implanted Oxygen)법으로 알려진 SOI 기판의 제조 방법이 개시되어 있다. 다른 예로, Srikrishnan의 미국특허번호 5,882,987호에는 스마트-컷(smart-cut)법으로 알려진 SOI 기판의 제조 방법이 개시되어 있다.A method of manufacturing an SOI substrate is well known. For example, Electron. Known as SIMOX (Separation-by-Implanted Oxygen) method, which is described in K. Izumi et al., "CMOS devices fabrication on buried SiO 2 layers formed by oxygen implantation into silicon", Lett., 14, 593-594 (1978) A method of manufacturing an SOI substrate is disclosed. In another example, US Pat. No. 5,882,987 to Srikrishnan discloses a method of making an SOI substrate known as a smart-cut process.
GeOI 기판은 SOI 기판에 비해 고속도 및 저전력 특성에서 유리할 뿐만 아니라 화합물 반도체로 제조되는 광소자를 상부에 성장시킬 수 있는 장점을 가지고 있다. 즉, 하나의 GeOI 기판에 고속도의 소자와 광소자가 동시에 제조될 수 있다. 하지만, 상용화될 만한 GeOI 기판의 제조 방법은 아직 알려지지 않고 있다.The GeOI substrate has advantages over the SOI substrate in terms of high speed and low power, as well as the ability to grow an optical device made of a compound semiconductor on the top. That is, a high-speed device and an optical device can be simultaneously fabricated on one GeOI substrate. However, a method of manufacturing a commercially available GeOI substrate is not yet known.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상용화 가능한 경제성 있는 GeOI 기판의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of manufacturing a GeOI substrate which is economical and commercializable.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 게르마늄-온-절연체(GeOI) 기판의 제조 방법은 다음의 단계들을 포함한다. 기판, 상기 기판 상 의 절연체층 및 상기 절연체층 상의 실리콘층을 포함하는 SOI 기판을 제공한다. 상기 SOI 기판의 상기 실리콘층의 적어도 일부분에 게르마늄 이온을 주입한다. 상기 SOI 기판의 실리콘층 표면 부분에 열산화막층을 형성함과 동시에 상기 주입된 게르마늄 이온을 응축시켜 상기 열산화막층 아래에 게르마늄층 또는 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층을 형성한다.According to an aspect of the present invention, there is provided a method of manufacturing a germanium-on-insulator (GeOI) substrate, comprising the steps of: An SOI substrate comprising a substrate, an insulator layer on the substrate, and a silicon layer on the insulator layer. Germanium ions are implanted into at least a portion of the silicon layer of the SOI substrate. A thermally oxidized film layer is formed on the surface of the silicon layer of the SOI substrate and the implanted germanium ions are condensed to form a germanium layer or a silicon germanium layer having substantially germanium band gap characteristics below the thermal oxide film layer.
상기 본 발명의 일 측면에 따르면, 상기 실리콘-게르마늄층은 85% 이상의 게르마늄 함유량을 갖고, 나아가, 두께 방향을 따라서 균일한 게르마늄 함량을 가질 수 있다.According to an aspect of the present invention, the silicon-germanium layer has a germanium content of 85% or more, and may have a uniform germanium content along the thickness direction.
상기 본 발명의 다른 측면에 따르면, 상기 게르마늄 이온을 주입하는 단계는 상기 SOI 기판의 실리콘층의 일부분을 비정질화하고, 상기 비정질화된 실리콘층 부분은 상기 열산화막층 형성 동안 상기 SOI 기판의 비정질화되지 않은 실리콘층 부분을 씨드층으로 이용하여 재결정화될 수 있다.According to another aspect of the present invention, the step of implanting germanium ions includes amorphizing a portion of the silicon layer of the SOI substrate, and the amorphized silicon layer portion is amorphized of the SOI substrate during the thermal oxidation layer formation Lt; RTI ID = 0.0 > SiC < / RTI > layer as a seed layer.
상기 본 발명의 또 다른 측면에 따르면, 상기 열산화막층의 형성 단계는 산소 기체 또는 산소 기체를 포함하는 혼합 기체의 분위기에서 수행될 수 있다.According to another aspect of the present invention, the step of forming the thermal oxidation layer may be performed in an atmosphere of a mixed gas including oxygen gas or oxygen gas.
상기 본 발명의 또 다른 측면에 따르면, 상기 GeOI 기판의 제조 방법은 상기 열산화막층을 제거하는 단계를 더 포함할 수 있다.According to still another aspect of the present invention, the method for fabricating a GeOI substrate may further include removing the thermal oxide layer.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완 전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings. The present invention will now be described more fully hereinafter with reference to the accompanying drawings, in which exemplary embodiments of the present invention are shown. However, the present invention is not limited to the embodiments described below, It is provided to let you know. In the drawings, the size of components may be exaggerated for convenience of explanation.
본 발명의 실시예들에서, 게르마늄-온-절연체(GeOI) 기판은 기판, 기판 상의 절연체층 및 절연체층 상의 게르마늄층 또는 실리콘-게르마늄층을 포함한다. GeOI 기판의 실리콘-게르마늄층은 실리콘의 밴드갭 특성을 갖지 않고, 실질적으로 게르마늄의 밴드갭 특성을 갖는다. 예를 들어, GeOI 기판의 실리콘-게르마늄층은 높은 게르마늄 함량을 가질 수 있다. 이러한 의미에서, 절연체 상에 형성된 실질적으로 게르마늄의 밴드갭 특성을 갖는 실리콘-게르마늄층 구조를 본 발명에서 GeOI 구조로 부른다.In embodiments of the present invention, the germanium-on-insulator (GeOI) substrate comprises a substrate, an insulator layer on the substrate, and a germanium layer or a silicon-germanium layer on the insulator layer. The silicon-germanium layer of the GeOI substrate does not have the bandgap characteristic of silicon and has substantially bandgap characteristics of germanium. For example, the silicon-germanium layer of a GeOI substrate may have a high germanium content. In this sense, a silicon-germanium layer structure having substantially germanium band gap characteristics formed on an insulator is referred to as a GeOI structure in the present invention.
이하에서는 도 1의 순서도의 순서에 따라서 도 2, 도 3, 도 5 및 도 7의 단면도들을 참조하여, 본 발명의 일 실시예에 따른 GeOI 기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a GeOI substrate according to an embodiment of the present invention will be described with reference to cross-sectional views of FIGS. 2, 3, 5, and 7 in the order of the flowchart of FIG.
도 1 및 도 2를 참조하면, 먼저 SOI 기판(100)을 준비한다(단계 10). SOI 기판(100)은 기판(110), 절연체층(120) 및 실리콘층(130)을 포함한다. 기판(110)은 예컨대 벌크 Si 기판 또는 벌크 실리콘-게르마늄 기판일 수 있다. 절연체층(120)은 기판(110) 상에 형성되고, 예를 들어, 실리콘 산화막을 포함할 수 있다. 실리콘층(130)은 절연체층(120) 상에 형성되고 단결정 에피층을 포함할 수 있다.Referring to FIGS. 1 and 2, an SOI substrate 100 is first prepared (step 10). The SOI substrate 100 includes a
SOI 기판(100)은 해당 기술분야에서 알려진 바에 따라 통상적으로 제조될 수 있다. 예를 들어, Electron. Lett., 14, 593-594(1978)에 게재된 K. Izumi 등의 논문에 알려진 SIMOX법 또는 Srikrishnan의 미국특허번호 5,882,987호에 알려진 스마 트-컷(smart-cut)법이 SOI 기판(100)의 제조에 이용될 수 있다. 나아가, 이러한 SIMOX법 또는 스마트-컷법에 의해 제조된 SOI 기판(100)들이 상업적으로 판매되고 있다.The SOI substrate 100 can be conventionally manufactured as is known in the art. For example, Electron. SIMOX method known from K. Izumi et al., Published in Lett., 14, 593-594 (1978), or a smart-cut method known from US Pat. No. 5,882,987 to Srikrishnan, . ≪ / RTI > Further, SOI substrates 100 manufactured by such SIMOX method or smart-cut method are commercially available.
예를 들어, 절연체층(120)은 30 ~ 400 nm 범위의 두께를 가질 수 있다. 실리콘층(130)은 이후의 이온 주입 단계에서의 손실 및 최종 게르마늄층 또는 실리콘-게르마늄층의 두께를 고려하여 선택될 수 있다. 예를 들어, 실리콘층(130)은 100 ~ 400 nm 범위의 두께를 가질 수 있다.For example, the
도 1 및 도 3을 참조하면, 실리콘층(130)의 적어도 일부분에 게르마늄 이온(140)을 주입한다(단계 20). 실리콘보다 약 2.5배 무거운 게르마늄 이온(140)은 실리콘층(130)의 실리콘과 충돌하여 실리콘층(130) 내에 비정질층(145)을 형성할 수 있다. 비정질층(145)은 일정 농도 이상의 실리콘들이 원래 결정 격자의 자리에서 벗어난 경우를 가리키는 것으로서, 전자 현미경을 이용하여 관찰될 수 있다.Referring to FIGS. 1 and 3,
비정질층(145)은 실리콘층(130) 내부 또는 실리콘층(130)의 표면으로부터 일정깊이까지 형성될 수 있다. 따라서, 비정질층(145) 및 절연체층(120)의 사이에는 비정질화되지 않은 결정 구조의 실리콘층(130)의 일부분이 남아 있고, 이 층은 씨드층(150)으로 불릴 수 있다. 씨드층(150)은 이후 비정질층(145)의 재결정 시 씨드로 이용될 수 있다.The
게르마늄 이온(140)은 실리콘층(130)을 비정질화시키기 충분한 높은 도즈, 예컨대 1017 ~ 1019 cm-2의 도즈로 주입될 수 있다. 게르마늄 이온(140)의 주입 에너 지는 실리콘층(130)의 두께를 고려하여 선택될 수 있다. 예를 들어, 게르마늄 이온(140)의 주입 에너지는 씨드층(150)을 비정질화시키지 않도록 조절될 수 있다.The
도 4를 참조하면, 도 3의 구조에 주입된 게르마늄 이온(140)의 깊이에 따른 농도 프로파일이 도시된다. 게르마늄 이온(140)은 영역(A)에서 가우시안 분포를 갖는다. 영역(A)은 실리콘층(130)에 해당할 수 있다.Referring to FIG. 4, the concentration profile according to the depth of the
본 발명의 다른 실시예에서, 게르마늄 이온은 550 ~ 650 ℃ 범위의 고온에서 진행될 수 있다. 이와 같이, 고온에서 이온 주입이 진행되면, 비정질층(145)은 생성과 동시에 재결정될 수 있다. 따라서, 이 경우, 실리콘층(130) 내에 씨드층(150)이 남을 필요가 없을 수 있다.In another embodiment of the present invention, germanium ions can be conducted at a high temperature in the range of 550 to 650 占 폚. Thus, when the ion implantation proceeds at a high temperature, the
도 1 및 도 5를 참조하면, 실리콘층(도 3의 130)의 표면 부분에 열산화막층(170)을 형성함과 동시에 열산화막층(170) 아래에 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층(160)을 형성한다(단계 30). 열산화막층(170)의 형성 단계에서 주입된 게르마늄 이온(도 3의 140)은 열산화막층(170) 아래로 응축되어 실리콘-게르마늄층(160)을 형성할 수 있다.1 and 5, a
예를 들어, 산소 기체 또는 산소를 포함하는 혼합 기체 분위기의 퍼니스에서 실리콘층(도 3의 130)을 산화시킴으로써, 열산화막층(170)이 형성될 수 있다. 혼합 기체는 산소 기체 외에 분위기 조절을 위한 불활성 기체, 예컨대 질소 또는 아르곤 기체를 더 포함할 수 있다. 산화는 900 ~ 1400 ℃의 온도 범위에서 10 분 내지 5 시간 동안 진행될 수 있다.For example, the thermal
열산화막층(170)은 게르마늄 산화막은 거의 포함하지 않고, 실리콘 산화막을 포함할 수 있다. 왜냐하면, 실리콘과 게르마늄이 공존하는 경우, 실리콘의 산화 에너지가 게르마늄의 산화 에너지보다 낮기 때문에 실리콘의 산화가 선호되기 때문이다. 따라서, 열산화막층(170)이 성장하는 동안, 실리콘은 산화되어 실리콘 산화막을 형성하고, 게르마늄은 열산화막층(170) 아래로 축출된다. 절연막층(120)은 게르마늄의 기판(110)으로의 확산을 차단하는 역할을 수행할 수 있다.The thermal
이에 따라, 열산화막층(170)의 성장과 동시에, 열산화막층(170) 아래의 실리콘층(130)에 게르마늄이 높은 농도로 응축되어, 실리콘-게르마늄층(160)이 형성된다. 열산화막층(170)의 두께를 조절함으로써, 실리콘-게르마늄층(160)의 두께 및 게르마늄 농도를 조절할 수 있다. 즉, 열산화막층(170)의 두께가 커질수록, 실리콘-게르마늄층(160)의 두께는 감소하고 실리콘-게르마늄층(160)의 게르마늄 농도가 높아질 수 있다. 실리콘-게르마늄층(160)의 두께가 소정의 값 이하가 되면, 도 6에 도시된 바와 같이, 실리콘 게르마늄층(160)을 표시하는 영역(B)에서 게르마늄 농도는 두께 방향으로 균일해 질 수 있다.Thus, simultaneously with the growth of the thermal
열산화막층(170)의 두께는 실리콘-게르마늄층(160)의 게르마늄 농도가 85% 이상이 되도록 조절될 수 있다. 게르마늄 농도가 85% 이상이 되면, 실리콘-게르마늄층(160)은 실리콘 밴드갭 특성을 잃고, 실질적으로 게르마늄 밴드갭 특성을 가질 수 있다. 이에 따라, 실리콘-게르마늄층(160)은 실질적으로 게르마늄층으로 취급될 수 있다. 실리콘 게르마늄층(160)의 게르마늄 함량에 따른 밴드갭 특성은, S. Wolf의 "Silicon Processing for the VLSI Era", Volume 4, page 484의 도 10-3 b)를 참조할 수 있다.The thickness of the
실리콘-게르마늄층(160)은 성장 단계에서 재결정될 수 있다. 실리콘-게르마늄층(160)의 재결정은 씨드층(도 3의 150)으로부터 핵생성되어 성장될 수 있다. 비록 실리콘-게르마늄층(160)이 재결정되는 것으로 설명하였지만, 실리콘층(도 3의 130)이 재결정되고 이어서 실리콘-게르마늄층(160)으로 상변태되는 것으로 설명될 수도 있다.The silicon-
본 발명의 다른 실시예에서, 열산화막층(170) 아래에는 게르마늄층이 형성될 수도 있다. 즉, 실리콘층(도 3의 130)의 실리콘이 모두 산화되어 열산화막층(170)이 더 이상 성장되지 않게 되면, 열산화막층(170) 아래에는 실리콘이 없는 게르마늄층이 형성될 수 있다.In another embodiment of the present invention, a germanium layer may be formed under the thermal
본 발명의 다른 실시예에서, 실리콘-게르마늄층(160)과 게르마늄층을 구분하였지만, 본 발명의 실시예들에서, 실질적으로 게르마늄 밴드갭 특성을 갖는 실리콘-게르마늄층(160)은 게르마늄층을 포함하는 것으로 이해될 수도 있다. 이 경우, 실리콘- 게르마늄층의 게르마늄 함량은 85 ~ 100 % 범위일 수 있다.In another embodiment of the present invention, the silicon-
도 1 및 도 7을 참조하면, 열산화막층(170)이 제거될 수 있다. 예를 들어, HF를 포함하는 에천트를 이용하여 열산화막층(170)이 제거될 수 있다(단계 40). 이에 따라, 순서대로 기판(110), 절연막층(120) 및 실리콘-게르마늄층(160)의 구조를 갖는 GeOI 기판이 제조될 수 있다. 여기에서, 실리콘-게르마늄층(160)은 실질적으로 게르마늄 밴드갭 특성을 갖고, 게르마늄층을 포함할 수도 있다. GeOI 기판은 광소자를 제조하기 위한 기판으로 사용될 수 있다.Referring to FIGS. 1 and 7, the
본 발명의 다른 실시예에서, 열산화막층(170)은 제거되지 않고, 광소자를 제 조하기 위한 층으로 사용될 수도 있다.In another embodiment of the present invention, the
본 발명의 실시예들에서, GeOI 기판은 종래 반도체 제조 장치를 이용하여 경제적으로 제조될 수 있다. 따라서, GeOI 기판은 통상의 SOI 기판 및 종래의 반도체 제조 장치를 이용하여 상업적으로 용이하게 제조될 수 있다.In the embodiments of the present invention, the GeOI substrate can be economically manufactured using a conventional semiconductor manufacturing apparatus. Therefore, the GeOI substrate can be easily manufactured commercially using a conventional SOI substrate and a conventional semiconductor manufacturing apparatus.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the invention has been presented for purposes of illustration and description. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. It is clear.
본 발명에 따른 GeOI 기판은 통상의 SOI 기판을 이용하여 제조될 수 있어, 제조 단가를 낮출 수 있다. GeOI 기판의 제조 단계는 반도체 제조 공정에서 통상적으로 사용되는 게르마늄 이온 주입 및 열처리 단계를 사용한다. 따라서, GeOI 기판은 종래 반도체 제조 장치를 이용하여 경제적으로 제조될 수 있다. 따라서, GeOI 기판은 통상의 SOI 기판 및 종래의 반도체 제조 장치를 이용하여 상업적으로 용이하게 제조될 수 있다.The GeOI substrate according to the present invention can be manufactured using a conventional SOI substrate, thereby reducing the manufacturing cost. The manufacturing steps of the GeOI substrate employ germanium ion implantation and heat treatment steps commonly used in semiconductor manufacturing processes. Therefore, the GeOI substrate can be economically manufactured using a conventional semiconductor manufacturing apparatus. Therefore, the GeOI substrate can be easily manufactured commercially using a conventional SOI substrate and a conventional semiconductor manufacturing apparatus.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050135902A KR100738459B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050135902A KR100738459B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070071995A KR20070071995A (en) | 2007-07-04 |
KR100738459B1 true KR100738459B1 (en) | 2007-07-11 |
Family
ID=38507081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050135902A KR100738459B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100738459B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443932B2 (en) | 2013-10-30 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63250812A (en) | 1987-04-08 | 1988-10-18 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor substrate |
JPH05259075A (en) * | 1992-03-12 | 1993-10-08 | Hitachi Ltd | Manufacture of semiconductor device |
KR19980014184A (en) * | 1996-08-08 | 1998-05-15 | 김광호 | Solid phase recrystallization method of polysilicon film |
JP2001148482A (en) | 1999-11-19 | 2001-05-29 | Fujitsu Ltd | Manufacturing method of field effect semiconductor device |
KR20050025261A (en) * | 2003-09-03 | 2005-03-14 | 인터내셔널 비지네스 머신즈 코포레이션 | Use of thin soi to inhibit relaxation of sige layers |
-
2005
- 2005-12-30 KR KR1020050135902A patent/KR100738459B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63250812A (en) | 1987-04-08 | 1988-10-18 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor substrate |
JPH05259075A (en) * | 1992-03-12 | 1993-10-08 | Hitachi Ltd | Manufacture of semiconductor device |
KR19980014184A (en) * | 1996-08-08 | 1998-05-15 | 김광호 | Solid phase recrystallization method of polysilicon film |
JP2001148482A (en) | 1999-11-19 | 2001-05-29 | Fujitsu Ltd | Manufacturing method of field effect semiconductor device |
KR20050025261A (en) * | 2003-09-03 | 2005-03-14 | 인터내셔널 비지네스 머신즈 코포레이션 | Use of thin soi to inhibit relaxation of sige layers |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443932B2 (en) | 2013-10-30 | 2016-09-13 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20070071995A (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717213B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
JP5398537B2 (en) | Low defect Si: C layer with retrograde carbon profile | |
EP2686878B1 (en) | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures | |
TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
US7524740B1 (en) | Localized strain relaxation for strained Si directly on insulator | |
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
Sugiyama et al. | Formation of strained-silicon layer on thin relaxed-SiGe/SiO2/Si structure using SIMOX technology | |
JP2003031495A (en) | Manufacturing method of semiconductor device substrate and semiconductor device | |
JPH11340337A (en) | Semiconductor device and manufacture of semiconductor device | |
JP2007505477A (en) | Silicon-on-insulator structures and SiGe deposition on bulk substrates | |
JP2006524426A (en) | Method and layer structure for producing strained layers on a substrate | |
KR100602534B1 (en) | USE OF THIN SOI TO INHIBIT RELAXATION OF SiGe LAYERS | |
US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
JP4212228B2 (en) | Manufacturing method of semiconductor device | |
JP4136939B2 (en) | Semiconductor device and manufacturing method thereof | |
US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
KR100738459B1 (en) | Method of fabricating Germanium-On-Insulator Substrate Using A SOI substrate | |
KR20050060982A (en) | A method of fabricating soi wafer | |
KR20030076627A (en) | Method of producing soi materials | |
JP2006269999A (en) | PROCESS FOR PRODUCING STRAINED Si-SOI SUBSTRATE AND STRAINED Si-SOI SUBSTRATE PRODUCED BY THAT METHOD | |
EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
JP4943820B2 (en) | Method of manufacturing a GOI (Geon Insulator) substrate | |
JP2010027731A (en) | Method of manufacturing simox wafer, and simox wafer | |
JPH09306844A (en) | Semiconductor device and manufacture thereof | |
JPH04242958A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 13 |